JPH08162566A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08162566A JPH08162566A JP30645494A JP30645494A JPH08162566A JP H08162566 A JPH08162566 A JP H08162566A JP 30645494 A JP30645494 A JP 30645494A JP 30645494 A JP30645494 A JP 30645494A JP H08162566 A JPH08162566 A JP H08162566A
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- semiconductor device
- mounting
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 熱膨張率の差によって生じる応力による接続
不良を確実に防止する。 【構成】 パッケージ２と実装基板７との隙間に樹脂９
を介在させ、パッケージ２と実装基板７とを確実に固着
し、パッケージ２の変形に伴って実装基板７も変形させ
ることにより半田８に加わるせん断力を緩和する。この
樹脂９は、実装されたパッケージ２における外周部近傍
に樹脂９をポッティングし、真空脱泡によりパッケージ
２と実装基板７との隙間に充填させ、窒素ガスなどによ
り５気圧程度の圧力を加えながら１１０℃程度の加熱を
１０時間程度行い、樹脂９内に残された空孔を圧縮さな
がら樹脂９を硬化させて介在させる。
不良を確実に防止する。 【構成】 パッケージ２と実装基板７との隙間に樹脂９
を介在させ、パッケージ２と実装基板７とを確実に固着
し、パッケージ２の変形に伴って実装基板７も変形させ
ることにより半田８に加わるせん断力を緩和する。この
樹脂９は、実装されたパッケージ２における外周部近傍
に樹脂９をポッティングし、真空脱泡によりパッケージ
２と実装基板７との隙間に充填させ、窒素ガスなどによ
り５気圧程度の圧力を加えながら１１０℃程度の加熱を
１０時間程度行い、樹脂９内に残された空孔を圧縮さな
がら樹脂９を硬化させて介在させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、表面実装形セラミックパッケージにおける半導体装
置のプリント配線板への実装に適用して有効な技術に関
するものである。
に、表面実装形セラミックパッケージにおける半導体装
置のプリント配線板への実装に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、こ
の種の半導体装置の例として、表面実装形セラミックＰ
ＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）半導体装置およ
びセラミックＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）半導体装置がある。
の種の半導体装置の例として、表面実装形セラミックＰ
ＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）半導体装置およ
びセラミックＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）半導体装置がある。
【０００３】この表面実装形セラミックＰＧＡ半導体装
置（以下、ＰＧＡ半導体装置という）は、パッケージ本
体からコバールあるいは銅からなるリードピンを垂直に
取り出した構造となっており、該リードピンを実装基板
の接続端子であるランドに突き立てるようなかたちで実
装し、半田などにより実装基板のランドと電気的に接続
固定を行っている。
置（以下、ＰＧＡ半導体装置という）は、パッケージ本
体からコバールあるいは銅からなるリードピンを垂直に
取り出した構造となっており、該リードピンを実装基板
の接続端子であるランドに突き立てるようなかたちで実
装し、半田などにより実装基板のランドと電気的に接続
固定を行っている。
【０００４】また、セラミックＢＧＡ半導体装置（以
下、ＢＧＡ半導体装置という）は、プリント配線基板の
裏面に球状の半田をアレイ状に並べ、それらの半田をリ
ードの代わりとして実装基板のランドと電気的に接続固
定を行っている。
下、ＢＧＡ半導体装置という）は、プリント配線基板の
裏面に球状の半田をアレイ状に並べ、それらの半田をリ
ードの代わりとして実装基板のランドと電気的に接続固
定を行っている。
【０００５】なお、ＰＧＡ半導体装置およびＢＧＡ半導
体装置について詳しく記載されている例としては、日経
ＢＰ社、１９８３年８月２日号（ｎｏ．５８７）「日経
エレクトロニクス」ｐ９４〜ｐ９７があり、この文献に
は、ＰＧＡおよびＢＧＡにおける構成および機能などが
記載されている。
体装置について詳しく記載されている例としては、日経
ＢＰ社、１９８３年８月２日号（ｎｏ．５８７）「日経
エレクトロニクス」ｐ９４〜ｐ９７があり、この文献に
は、ＰＧＡおよびＢＧＡにおける構成および機能などが
記載されている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なＰＧＡ半導体装置では、次のような問題点があること
が本発明者により見い出された。
なＰＧＡ半導体装置では、次のような問題点があること
が本発明者により見い出された。
【０００７】すなわち、ＰＧＡ半導体装置におけるパッ
ケージに用いられるアルミナの線膨張係数は、6.５×１
０-6／Ｋであるのに対し、代表的な実装基板であるガラ
スエポキシ基板の線膨張係数は、１５×１０-6／Ｋとな
っている。
ケージに用いられるアルミナの線膨張係数は、6.５×１
０-6／Ｋであるのに対し、代表的な実装基板であるガラ
スエポキシ基板の線膨張係数は、１５×１０-6／Ｋとな
っている。
【０００８】そして、半導体装置の動作時における発熱
などの温度変化により、パッケージとプリント配線板と
の熱膨張率の差から生じる歪みによりリードピンと実装
基板とを電気的に接続固定している半田に応力が集中し
てしまい、その半田に破断が生じて接続不良を起こして
しまう恐れがある。
などの温度変化により、パッケージとプリント配線板と
の熱膨張率の差から生じる歪みによりリードピンと実装
基板とを電気的に接続固定している半田に応力が集中し
てしまい、その半田に破断が生じて接続不良を起こして
しまう恐れがある。
【０００９】また、同じくアルミナをパッケージ材料と
したＢＧＡ半導体装置においても同様の問題が生じる恐
れがある。
したＢＧＡ半導体装置においても同様の問題が生じる恐
れがある。
【００１０】本発明の目的は、熱膨張率の差によって生
じる応力による接続不良を確実に防止することのできる
半導体装置を提供することにある。
じる応力による接続不良を確実に防止することのできる
半導体装置を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明の半導体装置は、パッケ
ージにおける裏面とパッケージが実装される実装配線基
板との隙間に樹脂を介在させたものである。
ージにおける裏面とパッケージが実装される実装配線基
板との隙間に樹脂を介在させたものである。
【００１４】また、本発明の半導体装置は、パッケージ
における裏面とパッケージが実装される実装配線基板と
の隙間に介在した樹脂が、エポキシ系レジンまたはポリ
イミド系熱硬化性レジンからなるものである。
における裏面とパッケージが実装される実装配線基板と
の隙間に介在した樹脂が、エポキシ系レジンまたはポリ
イミド系熱硬化性レジンからなるものである。
【００１５】さらに、本発明の半導体装置は、前記パッ
ケージがセラミックボール・グリッド・アレイまたは表
面実装形セラミックピン・グリッド・アレイよりなるも
のである。
ケージがセラミックボール・グリッド・アレイまたは表
面実装形セラミックピン・グリッド・アレイよりなるも
のである。
【００１６】
【作用】上記した本発明の半導体装置によれば、パッケ
ージにおける裏面とパッケージが実装される実装配線基
板との隙間にエポキシ系レジンまたはポリイミド系熱硬
化性レジンなどの樹脂を介在させることによって、パッ
ケージと実装配線基板とを確実に固着でき、パッケージ
の変形に伴って実装配線基板も同様に変形させることが
できるので、パッケージの電極部と実装配線基板のラン
ド部とを電気的に接続固定している半田に加わるせん断
力を緩和することができる。
ージにおける裏面とパッケージが実装される実装配線基
板との隙間にエポキシ系レジンまたはポリイミド系熱硬
化性レジンなどの樹脂を介在させることによって、パッ
ケージと実装配線基板とを確実に固着でき、パッケージ
の変形に伴って実装配線基板も同様に変形させることが
できるので、パッケージの電極部と実装配線基板のラン
ド部とを電気的に接続固定している半田に加わるせん断
力を緩和することができる。
【００１７】それにより、パッケージの電極部と実装配
線基板のランド部とを電気的に接続固定している半田の
破断などによる接触不良を確実に防止することができ、
半導体装置における電気的接続の信頼性を向上させるこ
とができる。
線基板のランド部とを電気的に接続固定している半田の
破断などによる接触不良を確実に防止することができ、
半導体装置における電気的接続の信頼性を向上させるこ
とができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１９】（実施例１）図１は、本発明の実施例１に
よる一部を破断したＰＧＡ半導体装置における斜視図、
図２は、本発明の実施例１による実装基板に実装された
ＰＧＡ半導体装置におけるリードピン近傍の要部断面
図、図３（ａ）〜（ｃ）は、本発明の実施例１による実
装基板に実装されたＰＧＡ半導体装置における樹脂介在
の工程説明図である。
よる一部を破断したＰＧＡ半導体装置における斜視図、
図２は、本発明の実施例１による実装基板に実装された
ＰＧＡ半導体装置におけるリードピン近傍の要部断面
図、図３（ａ）〜（ｃ）は、本発明の実施例１による実
装基板に実装されたＰＧＡ半導体装置における樹脂介在
の工程説明図である。
【００２０】本実施例１において、ＰＧＡ半導体装置１
は、たとえば、図示しない導電パターンが形成されたア
ルミナなどの積層セラミック基板からなるパッケージ２
が設けられており、その中央部には、半導体チップ３が
位置している。
は、たとえば、図示しない導電パターンが形成されたア
ルミナなどの積層セラミック基板からなるパッケージ２
が設けられており、その中央部には、半導体チップ３が
位置している。
【００２１】また、半導体チップ３の外周部近傍には、
パッケージ２における該導電パターンの電極部２ａが形
成され、その電極部２ａと半導体チップ３の電極部（図
示せず）とがボンディングワイヤ４によって電気的に接
続されている。
パッケージ２における該導電パターンの電極部２ａが形
成され、その電極部２ａと半導体チップ３の電極部（図
示せず）とがボンディングワイヤ４によって電気的に接
続されている。
【００２２】また、パッケージ２の底面には、垂直にア
レイ状にリードピン５が設けられており、それぞれの所
定のリードピン５は、それぞれの導電パターンと電気的
に接続されている。
レイ状にリードピン５が設けられており、それぞれの所
定のリードピン５は、それぞれの導電パターンと電気的
に接続されている。
【００２３】さらに、このＰＧＡ半導体装置１は表面実
装形であるので挿入実装形のＰＧＡよりもアレイ状のリ
ードピン５は短ピン化されており、1.５ｍｍ〜２ｍｍ程
度の長さとなっている。
装形であるので挿入実装形のＰＧＡよりもアレイ状のリ
ードピン５は短ピン化されており、1.５ｍｍ〜２ｍｍ程
度の長さとなっている。
【００２４】また、パッケージ２における半導体チップ
３が位置する中央部の上部は、たとえば、低融点ガラス
などからなるリッド６によって気密封止されている。
３が位置する中央部の上部は、たとえば、低融点ガラス
などからなるリッド６によって気密封止されている。
【００２５】そして、ＰＧＡ半導体装置１は、図２に示
すように、パッケージ２を実装する、たとえば、ガラス
エポキシ材からなる実装基板（実装配線基板）７に設け
られた接続部であるランド７ａに半田８によって電気的
に接続固定されて、ランド７ａと電気的に接続されてい
る図示しない所定のプリント配線により任意の接続先に
接続される。
すように、パッケージ２を実装する、たとえば、ガラス
エポキシ材からなる実装基板（実装配線基板）７に設け
られた接続部であるランド７ａに半田８によって電気的
に接続固定されて、ランド７ａと電気的に接続されてい
る図示しない所定のプリント配線により任意の接続先に
接続される。
【００２６】また、パッケージ２とパッケージ２が実装
されている実装基板７との隙間には樹脂９が介在してい
る。
されている実装基板７との隙間には樹脂９が介在してい
る。
【００２７】さらに、この樹脂９は、たとえば、エポキ
シ系レジンやポリイミド系熱硬化性レジンなどのパッケ
ージ２と実装基板７との中間程度の線膨張係数を持った
樹脂が最適である。
シ系レジンやポリイミド系熱硬化性レジンなどのパッケ
ージ２と実装基板７との中間程度の線膨張係数を持った
樹脂が最適である。
【００２８】そして、パッケージ２と実装基板７の隙間
に介在した樹脂９により、パッケージ２と実装基板７と
を確実に固着し、パッケージ２の変形に伴って実装基板
７も同様に変形させることによって半田８に加わるせん
断力を緩和する。
に介在した樹脂９により、パッケージ２と実装基板７と
を確実に固着し、パッケージ２の変形に伴って実装基板
７も同様に変形させることによって半田８に加わるせん
断力を緩和する。
【００２９】次に、本実施例の作用について説明する。
【００３０】まず、予め半田８が盛られた実装基板７に
おけるランド７ａ上にＰＧＡ半導体装置１のアレイ状の
リードピン５を突き当てるようなかたちで搭載させる。
おけるランド７ａ上にＰＧＡ半導体装置１のアレイ状の
リードピン５を突き当てるようなかたちで搭載させる。
【００３１】その後、図３（ａ）に示すように、ＰＧＡ
半導体装置１が実装された実装基板７を加熱炉などを通
過させて加熱を行い、半田８を溶融させてリードピン５
とランド７ａとを電気的に接続固定する。
半導体装置１が実装された実装基板７を加熱炉などを通
過させて加熱を行い、半田８を溶融させてリードピン５
とランド７ａとを電気的に接続固定する。
【００３２】そして、図３（ｂ）に示すように、パッケ
ージ２の外周部における対向する２辺の近傍に樹脂９を
ポッティングする。
ージ２の外周部における対向する２辺の近傍に樹脂９を
ポッティングする。
【００３３】次に、図３（ｃ）に示すように、ＰＧＡ半
導体装置１を所定の処理室において真空引きを行うこと
によって真空脱泡し、ハッチングに示すパッケージ２と
実装基板７との隙間に樹脂９を充填させる。なお、図３
（ｃ）に示すハッチングは断面を示すものでない。
導体装置１を所定の処理室において真空引きを行うこと
によって真空脱泡し、ハッチングに示すパッケージ２と
実装基板７との隙間に樹脂９を充填させる。なお、図３
（ｃ）に示すハッチングは断面を示すものでない。
【００３４】その後、たとえば、窒素ガスなどにより５
気圧程度の圧力を加えながら、たとえば、１１０℃程度
の加熱を１０時間程度することによって樹脂９内に残さ
れた空孔を圧縮しながら樹脂９を硬化させる。
気圧程度の圧力を加えながら、たとえば、１１０℃程度
の加熱を１０時間程度することによって樹脂９内に残さ
れた空孔を圧縮しながら樹脂９を硬化させる。
【００３５】それにより、本実施例１では、パッケージ
２と実装基板７との隙間に樹脂９を介在させることによ
って、リードピン３とランド６とを電気的に接続固定し
ている半田５に加わる応力を緩和でき、半田５の破断お
よび半田５の破断による接続不良を確実に防止すること
によってＰＧＡ半導体装置１における信頼性を向上させ
ることができる。
２と実装基板７との隙間に樹脂９を介在させることによ
って、リードピン３とランド６とを電気的に接続固定し
ている半田５に加わる応力を緩和でき、半田５の破断お
よび半田５の破断による接続不良を確実に防止すること
によってＰＧＡ半導体装置１における信頼性を向上させ
ることができる。
【００３６】（実施例２）図４は、本発明の実施例２に
よるＢＧＡ半導体装置における要部断面図である。
よるＢＧＡ半導体装置における要部断面図である。
【００３７】本実施例２において、ＢＧＡ半導体装置１
０は、たとえば、アルミナからなる多層プリント配線板
（パッケージ）１１が設けられており、この多層プリン
ト配線板１１の裏面には球状の半田１２がアレイ状に配
置されており、これが出力端子となっている。
０は、たとえば、アルミナからなる多層プリント配線板
（パッケージ）１１が設けられており、この多層プリン
ト配線板１１の裏面には球状の半田１２がアレイ状に配
置されており、これが出力端子となっている。
【００３８】また、多層プリント配線板１１の表面にお
ける中央部には半導体チップ１３が搭載され、この半導
体チップ１３は、モールド樹脂（図示せず）などによっ
て封止されている。
ける中央部には半導体チップ１３が搭載され、この半導
体チップ１３は、モールド樹脂（図示せず）などによっ
て封止されている。
【００３９】さらに、半導体チップ１３の裏面には電極
部（図示せず）がアレイ状に設けられ、これら電極部と
多層プリント配線板１１に設けられた電極部（図示せ
ず）とが、球状の半田（図示せず）によって電気的に接
続固定されている。
部（図示せず）がアレイ状に設けられ、これら電極部と
多層プリント配線板１１に設けられた電極部（図示せ
ず）とが、球状の半田（図示せず）によって電気的に接
続固定されている。
【００４０】さらに、ＢＧＡ半導体装置１０は、多層プ
リント配線板１１と多層プリント配線板１１を実装する
実装基板（実装配線基板）１４とが半田１２によって電
気的に接続固定されている。
リント配線板１１と多層プリント配線板１１を実装する
実装基板（実装配線基板）１４とが半田１２によって電
気的に接続固定されている。
【００４１】また、多層プリント配線板１１と実装基板
１４との実装は、多層プリント配線板１１に形成されて
いる半田１２を実装基板１４に設けられた接続端子であ
るランド１４ａと重合させて実装を行い、加熱炉を通す
ことによって加熱し、半田１２を溶融させて、電気的な
接続固定を行う。
１４との実装は、多層プリント配線板１１に形成されて
いる半田１２を実装基板１４に設けられた接続端子であ
るランド１４ａと重合させて実装を行い、加熱炉を通す
ことによって加熱し、半田１２を溶融させて、電気的な
接続固定を行う。
【００４２】さらに、ＢＧＡ半導体装置１０は、多層プ
リント配線板１１と実装基板１４と隙間に、前記実施例
１と同様に、たとえば、エポキシ系レジンやポリイミド
系の熱硬化性レジンなどの樹脂１５を介在させている。
リント配線板１１と実装基板１４と隙間に、前記実施例
１と同様に、たとえば、エポキシ系レジンやポリイミド
系の熱硬化性レジンなどの樹脂１５を介在させている。
【００４３】そして、多層プリント配線板１１と実装基
板１４の隙間に介在した樹脂１５により多層プリント配
線板１１と実装基板１４とを確実に固着し、多層プリン
ト配線板１１の変形に伴って実装基板１４も同様に変形
させることによって半田１２に加わるせん断力を緩和で
きる。
板１４の隙間に介在した樹脂１５により多層プリント配
線板１１と実装基板１４とを確実に固着し、多層プリン
ト配線板１１の変形に伴って実装基板１４も同様に変形
させることによって半田１２に加わるせん断力を緩和で
きる。
【００４４】また、この樹脂１５を介在させる方法は、
前記実施例１と同様に、多層プリント配線板１１におけ
る外周部近傍に樹脂１５をポッティングしたＢＧＡ半導
体装置１０を真空引きにより真空脱泡して多層プリント
配線板１１と実装基板１４との隙間に樹脂１５を充填さ
せる。
前記実施例１と同様に、多層プリント配線板１１におけ
る外周部近傍に樹脂１５をポッティングしたＢＧＡ半導
体装置１０を真空引きにより真空脱泡して多層プリント
配線板１１と実装基板１４との隙間に樹脂１５を充填さ
せる。
【００４５】その後、窒素ガスなどにより５気圧程度の
圧力を加えながら、たとえば、１１０℃程度の加熱を１
０時間程度することによって樹脂１５内に残された空孔
を圧縮しながら樹脂１５を硬化させる。
圧力を加えながら、たとえば、１１０℃程度の加熱を１
０時間程度することによって樹脂１５内に残された空孔
を圧縮しながら樹脂１５を硬化させる。
【００４６】それにより、本実施例２によれば、多層プ
リント配線板１１と実装基板１４との隙間に樹脂１５を
介在させることによって、多層プリント配線板１１と実
装基板１４とを電気的に接続固定している半田１２に加
わる応力を緩和することができるので半田１２の破断お
よび半田１２の破断による接続不良を確実に防止でき、
ＢＧＡ半導体装置１０における信頼性を向上させること
ができる。
リント配線板１１と実装基板１４との隙間に樹脂１５を
介在させることによって、多層プリント配線板１１と実
装基板１４とを電気的に接続固定している半田１２に加
わる応力を緩和することができるので半田１２の破断お
よび半田１２の破断による接続不良を確実に防止でき、
ＢＧＡ半導体装置１０における信頼性を向上させること
ができる。
【００４７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４９】（１）本発明によれば、パッケージにおけ
る裏面とパッケージが実装される実装配線基板との隙間
に介在させた樹脂によって、パッケージの電極部と実装
配線基板のランド部とを電気的に接続固定している半田
に加わるせん断力を緩和することができる。
る裏面とパッケージが実装される実装配線基板との隙間
に介在させた樹脂によって、パッケージの電極部と実装
配線基板のランド部とを電気的に接続固定している半田
に加わるせん断力を緩和することができる。
【００５０】（２）また、本発明では、上記（１）によ
り、パッケージの電極部と実装配線基板のランド部とを
電気的に接続固定している半田の破断による接触不良を
確実に防止することができ、セラミックボール・グリッ
ド・アレイや表面実装形セラミックピン・グリッド・ア
レイなどの半導体装置における電気的接続の信頼性を向
上させることができる。
り、パッケージの電極部と実装配線基板のランド部とを
電気的に接続固定している半田の破断による接触不良を
確実に防止することができ、セラミックボール・グリッ
ド・アレイや表面実装形セラミックピン・グリッド・ア
レイなどの半導体装置における電気的接続の信頼性を向
上させることができる。
【図１】本発明の実施例１による一部を破断したＰＧＡ
半導体装置における斜視図である。
半導体装置における斜視図である。
【図２】本発明の実施例１による実装基板に実装された
ＰＧＡ半導体装置におけるリードピン近傍の要部断面図
ある。
ＰＧＡ半導体装置におけるリードピン近傍の要部断面図
ある。
【図３】（ａ）〜（ｃ）は、本発明の実施例１による実
装基板に実装されたＰＧＡ半導体装置における樹脂介在
の工程説明図である。
装基板に実装されたＰＧＡ半導体装置における樹脂介在
の工程説明図である。
【図４】本発明の実施例２によるＢＧＡ半導体装置にお
ける要部断面図である。
ける要部断面図である。
１ 表面実装形セラミックＰＧＡ半導体装置 ２ パッケージ ２ａ 電極部 ３ 半導体チップ ４ ボンディングワイヤ ５ リードピン ６ リッド ７ 実装基板（実装配線基板） ７ａ ランド ８ 半田 ９ 樹脂 １０ セラミックＢＧＡ半導体装置 １１ 多層プリント配線板（パッケージ） １２ 半田 １３ 半導体チップ １４ 実装基板（実装配線基板） １４ａ ランド １５ 樹脂
Claims (3)
- 【請求項１】 パッケージにおける裏面と前記パッケー
ジが実装される実装配線基板との隙間に樹脂を介在させ
たことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記樹脂が、エポキシ系レジンまたはポリイミド系熱硬化
性レジンからなることを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、前記パッケージがセラミックボール・グリッド・
アレイまたは表面実装形セラミックピン・グリッド・ア
レイよりなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30645494A JPH08162566A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30645494A JPH08162566A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162566A true JPH08162566A (ja) | 1996-06-21 |
Family
ID=17957204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30645494A Pending JPH08162566A (ja) | 1994-12-09 | 1994-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1080937C (zh) * | 1997-09-23 | 2002-03-13 | 欣兴电子股份有限公司 | 球格阵列集成电路元件的印刷电路基板承载盘 |
| JP2020198411A (ja) * | 2019-06-05 | 2020-12-10 | Fdk株式会社 | 高密度実装モジュール |
-
1994
- 1994-12-09 JP JP30645494A patent/JPH08162566A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1080937C (zh) * | 1997-09-23 | 2002-03-13 | 欣兴电子股份有限公司 | 球格阵列集成电路元件的印刷电路基板承载盘 |
| JP2020198411A (ja) * | 2019-06-05 | 2020-12-10 | Fdk株式会社 | 高密度実装モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084310A (en) | Semiconductor device, lead frame, and lead bonding | |
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| KR100200254B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04233263A (ja) | 成形ハイブリッド パッケージ及びこのためのリード フレーム | |
| JPH1079405A (ja) | 半導体装置およびそれが実装された電子部品 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| JPH11330131A (ja) | 半導体装置 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| CN113540056A (zh) | 半导体模块及其制造方法 | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JPH08162566A (ja) | 半導体装置 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2000277573A (ja) | 集積回路パッケージ、集積回路、集積回路パッケージング方法、および集積回路製造方法 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH118334A (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JP3087721B2 (ja) | メモリモジュール | |
| JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH0945804A (ja) | 半導体パッケージ |