JP2011222663A - セラミックパッケージ及びその製造方法並びにセラミックモジュール - Google Patents

セラミックパッケージ及びその製造方法並びにセラミックモジュール Download PDF

Info

Publication number
JP2011222663A
JP2011222663A JP2010088683A JP2010088683A JP2011222663A JP 2011222663 A JP2011222663 A JP 2011222663A JP 2010088683 A JP2010088683 A JP 2010088683A JP 2010088683 A JP2010088683 A JP 2010088683A JP 2011222663 A JP2011222663 A JP 2011222663A
Authority
JP
Japan
Prior art keywords
ceramic
seal ring
circuit board
ceramic package
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010088683A
Other languages
English (en)
Inventor
Kazunori Ishida
和範 石田
Kazuhiro Yamaguchi
和宏 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010088683A priority Critical patent/JP2011222663A/ja
Publication of JP2011222663A publication Critical patent/JP2011222663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】マザーボードへの実装時に半導体ベアチップの気密封止が損なわれることのないセラミックパッケージ及びその製造方法並びにセラミックモジュールを得ること。
【解決手段】セラミック回路基板1と、セラミック回路基板1上に実装された半導体ベアチップ2と、セラミック回路基板1上において半導体ベアチップ2が実装された領域を囲うシールリングランド5と、シールリングランド5に超音波溶接されたシールリング4と、シールリング4の端部に接合されたカバー9とを有する。
【選択図】図1

Description

本発明は、半導体ベアチップを気密封止した構造のセラミックパッケージ及びその製造方法並びにセラミックモジュールに関する。
半導体デバイスは、半導体ベアチップを保護するため気密封止や樹脂封止によりパッケージ化されているが、高周波回路においては樹脂による電気特性劣化を避けるために気密封止構造がとられている。
気密封止を構成できるパッケージ材料として選べる材料は、組織が緻密であり高気密性を保てるセラミック又は金属に限られる。そして、構成部材を減らす観点から、回路を形成したセラミック回路基板がパッケージベースとして使用される。
セラミック回路基板を半導体ベアチップの容器として気密封止化する方法は二つある。一つはセラミック回路基板にキャビティ(凹部)を形成し、カバーをセラミック回路基板に直に取り付ける方法である。もう一つは、気密空間を形成するために所定の高さの金属製のシールリング(又は封着リング)をセラミック回路基板に取り付け、シールリングにカバーを取り付ける方法である。
カバーをセラミック回路基板に直に取り付ける方法として溶接を適用することは、セラミック回路基板側が高温によって破損するため不可能である。また、200℃以上の加熱が必要なはんだ接合では、はんだ接合時にキャビティ内で膨脹した空気が溶融はんだ部から空気が逃げ、その流路がリークパスとなって残りやすく、高気密化が困難である。したがって、カバーをセラミック回路基板に直に取り付ける方法として適用可能な方法は、接着となるが、接着では高気密性の維持は望めない。
これに対し、セラミック回路基板上にシールリングを取り付ける方法では、セラミック回路基板は直に高温には曝されないため、カバーを抵抗溶接やレーザ溶接などの溶接法によって取り付けることが可能であり、高気密接合が可能である。
したがって、セラミック回路基板をベースとするパッケージでは、シールリングを設ける構成が最も高気密性を保持できる。
シールリングとセラミック回路基板との取り付け方法はセラミック回路基板の耐熱性によって異なり、1500℃程度で焼成される高温焼成セラミック(High Temperature Co-fired Ceramics:HTCC)では、Agろう付け(一般には処理温度900℃程度)が可能なため、堅牢なシールリング接合が可能である(特許文献1)。
Agろうは、セラミックパッケージに半導体ベアチップを組み入れる工程で加わる熱やカバーの溶接において発生する熱の影響を何ら受けないため、セラミックパッケージにおいては使い勝手が良い接合材として多用されてきた。
しかし、HTCCはその焼成温度が高いため回路導体として使用できる金属がタングステンやモリブデンなどの高融点・高抵抗金属に限られ、銅損(導体抵抗)が大きいという問題がある。特に高周波回路における銅損は回路出力低下の原因として影響が大きいことから低抵抗金属を導体として適用できる低温焼成セラミック(Low Temperature Co-fired Ceramics:LTCC)を適用する場合が多い。
LTCCは、焼成温度が900℃未満であるため、銀や銅などの融点が1000℃強の低抵抗金属を用いることが可能であり、銅損は最小に抑えられるという利点があるが、焼成温度がAgろう付けの処理温度とほぼ同じである。よって、シールリング取り付けの方法としてAgろう付けを用いるとLTCC自体を構成するガラス成分が軟化して変形してしまうため、Agろうを使うことができず、低温ろうを用いる必要がある。低温ろうは各種あるが、安価かつ鉛フリーという条件に適合するろう材は、Sn−Ag−Cu系に代表されるSnが主成分で融点200〜250℃程度のはんだに限られる。
特開2006−173287号公報
LTCC基板にシールリングをはんだ付けして構成したLTCCパッケージは、半導体ベアチップを封入した上でカバーを溶接するが、溶接の熱によってシールリング取り付けはんだが再溶融して気密性が得られない場合があり、溶接条件、シールリングの熱容量、セラミック回路基板の熱伝導性など複数の条件をパラメータとする非常にシビアな設計が必要となっている。また、LTCCパッケージは一つの電子デバイスとしてプリント基板などマザーボードに搭載されるが、その接続はLTCCパッケージに取り付けられたリード線のはんだ付けや、LTCCパッケージにBGA(Ball Grid Array)を設けてのはんだ付けである。いずれもリフロー法によって一括接続するため、LTCCパッケージ全体がはんだ付け温度に曝されるためシールリング取り付けはんだが再溶融し、気密が損なわれる問題が生じる。
シールリング取り付けはんだとマザーボードとの接続はんだの溶融温度に差を付けることによってシールリング取り付けはんだの再溶融を抑止することも考えられるが、安価なSn主成分のはんだは、種類による溶融温度の差がほとんど無く、融点が若干異なる程度であり、マザーボードとの接続はんだのみを選択的に溶解させることは困難である。
本発明は、上記に鑑みてなされたものであって、マザーボードへの実装時に半導体ベアチップの気密封止が損なわれることのないセラミックパッケージ及びその製造方法並びにセラミックモジュールを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、セラミック回路基板と、セラミック回路基板上に実装された半導体ベアチップと、セラミック回路基板上において半導体ベアチップが実装された領域を囲う導体層と、導体層に超音波溶接されたシールリングと、シールリングの端部に接合されたカバーとを有することを特徴とする。
本発明によれば、マザーボードへの実装時に半導体ベアチップの気密封止が損なわれることがなく、シールリングを接合する際のセラミック回路基板へのダメージを小さく抑えられるという効果を奏する。
図1は、本発明にかかるセラミックパッケージの実施の形態の構成を示す図である。 図2は、本発明の実施の形態に係るセラミックパッケージの製造工程の流れを示す図である。
以下に、本発明にかかるセラミックパッケージ及びその製造方法並びにセラミックモジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明にかかるセラミックパッケージ及びセラミックモジュールの実施の形態の構成を示す図である。本実施の形態にかかるセラミックパッケージ10は、BGA(Ball Grid Array)型であり、セラミック回路基板1の一方の面には半導体ベアチップ2を取り付ける部品ランド3及びシールリング4を取り付けるためのシールリングランド5が設けてあり、セラミック回路基板1の他方の面には、バンプ6の接続用のバンプランド7が設けてある。セラミック回路基板1は、ガラスとアルミナ等を組成とし900℃未満で焼結するグリーンシートにAg又はCuを主成分とする導体ペーストを用いて部品ランド3、シールリング用ランド5及び複数のバンプランド7を形成した後、グリーンシートと導体ペーストとを同時に焼成した低温焼成セラミック基板である。成型アルミ部材8は、シールリングランド5と略同一形状に成型された薄板状(箔状)の部材である。シールリング4は筒状、カバー9は板状であり、各々はLTCCとの線膨脹係数に近い金属(例えばKOVAR)で形成されている。セラミックパッケージ10は、バンプ6を介してプリント基板などのマザーボード11に搭載され、電気的に接続される。
図2は、本発明の実施の形態に係るセラミックパッケージの製造工程の流れを示す図である。セラミック回路基板1のシールリングランド5に成型アルミ部材8を配置し、シールリング4を載せる(図2(a))。そして、1mm当たり50N以上の圧力でセラミック回路基板1側にシールリング4を押圧するとともに、周波数60KHz〜100KHz程度の超音波を印加する。これにより、シールリング4とシールリングランド5とが拡散接合される(図2(b))。超音波による拡散接合では、接合部に緻密な組織を得られるので高気密性を得ることが可能である。なお、成型アルミ部材8がシールリングランド5と略同一形状の薄板状であるため、シールリング4をセラミック回路基板1側へ押圧しても位置ずれしにくくなっている。
次に、部品ランド3上に半導体ベアチップ2を接着剤やはんだで取り付ける。成型アルミ部材8は拡散接合されているためバルク相当となっており、接着硬化温度やはんだ温度に加熱されてもはんだのように再溶融することが無く、半導体ベアチップ2の取り付け工程の自由度も大きくなる。半導体ベアチップ2の搭載後、カバー9をシールリング4に抵抗溶接、レーザ溶接等の溶接法によって接合してセラミックパッケージ10が完成する(図2(c))。
シールリング4及びカバー9には、LTCCとの線膨脹係数に近いことから一般的にはKOVARが用いられ、カバー9の溶接の際には、溶接部分はKOVARの融点1450℃に達するが、KOVARは金属としては熱伝導率が低いため成型アルミ部材8の位置での温度は数百℃に下がる。シールリングをはんだで接合している場合には300℃で再溶融してしまうため距離を取るべくシールリングを高く(厚く)したり熱拡散させるためにシールリングのリング幅を広げたりして凌ぐ工夫が必要であった。しかし、本実施の形態にかかるセラミックパッケージ10では、成型アルミ部材8の融点はバルクと同等の660℃であるため、このような工夫は特に必要ない。
セラミックパッケージ10は、プリント基板などのマザーボード11に搭載し、電気的に接続する。BGA接続の場合は、セラミックパッケージ10は、バンプ6を介してマザーボードにはんだ付けする(図2(d))。バンプ6自体がはんだで形成されたはんだボールであっても金属ボールをはんだ付けしても良いが、いずれにしてもセラミックパッケージ10とマザーボード11との接合ははんだ付けとなる。このため、全体加熱によって成型アルミ部材8もはんだ融点以上の温度に曝されるが、成型アルミ部材8ははんだ融点程度の温度で再溶融することが無いため、シールリング4で囲われた空間の気密性が保たれる。
このように、本実施の形態においては、シールリングとLTCC基板との間にセラミック回路基板の焼成温度よりも低い温度で超音波接合可能な金属(例えばアルミニウム)で形成されたシールリングを挟み、シールリングに圧力をかけながら超音波を印加して接合する。したがって、セラミックパッケージを製造するに当たってのはんだ使用量を低減できる。また、この接合部は金属バルクの溶融温度(例えばアルミニウムであれば660℃)にまで加熱されない限り再溶融しないため、はんだ付け温度程度でシールリング接合部が再溶融して気密が損なわれるようなことは無い。したがって、HTCCで用いられているAgろうに匹敵する堅牢な接合が得られる。また、はんだ付け温度よりも低温での接合が可能であるため、LTCCには従来構成でシールリングをはんだ付けする場合と同等以上の熱負荷はかからず、セラミックパッケージの信頼性に影響を及ぼすことがない。よって、セラミックパッケージの耐久性を高めるとともに、歩留まりの向上を実現できる。
上記の説明においては、シールリングの接合に中間材として成型アルミ部材8を用いる場合例としたが、超音波接合できる金属であれば、他の金属を適用することも可能である。例えば、Au(融点1063℃)や銅(融点1084℃)などの成型部材を用いても良い。
なお、アルミニウムは柔軟で応力緩和効果があり、また表面に酸化被膜が生じて不動態となるため、腐食しても表面だけにとどまり、接合後の表面処理をしなくても良い。しかも、価格も高価ではないため、シールリング接合材として好ましい。超音波接合できる金属とその組み合わせは数多く有り、どの組み合わせでも適用可能であるが、アルミニウムや金は柔軟性が高く、接合後の表面処理を要しない点で好適である。また、アルミニウムや金は比較的柔らかい金属であるため、超音波パワーと荷重が極端に大きくなることがないため、脆弱なセラミック基板上で接合するのに好適である。
また、シールリング4とシールリングランド5との間に配置する中間材は、薄板状に成型された部材である必要はなく、シールリング4やシールリングランド5に線材をワイヤボンダで仮止めし、その後シールリング4をシールリングランド5に超音波接合することも可能である。
さらに、シールリング4とシールリングランド5とが超音波溶接可能である場合には、中間材を用いなくてもよい。例えば、シールリング4が表面にNiやAuの皮膜が形成されたKOVARであり、シールリングランド5がNiやAuを主成分とする場合には、シールリング4をシールリングランド5に直に超音波溶接することが可能である。
また、BGA型接続の構成を例としたが、セラミック基板とシールリングとで気密構造をとる形態であれば、マザーボードなどとの接続においてはんだ付け以上の加熱をする場合に気密性を維持する効果は同様である。
以上により、カバー溶接時の熱、及びセラミックパッケージをマザーボードに接合する際の加熱によるシールリング取り付け部の再溶融を防止でき、気密が損なわれることが無いセラミックパッケージ及びその製造方法並びにセラミックモジュールを得ることができる。
以上のように、本発明にかかるセラミックパッケージ及びその製造方法並びにセラミックモジュールは、低温焼成セラミック基板を適用したセラミックパッケージの気密性を損なわない点で有用であり、特に、Agろう付けのような基板の焼成温度に近い温度での処理を不要として低温焼成セラミック基板へのダメージを非常に小さく抑えるのに適している。
1 セラミック回路基板
2 半導体ベアチップ
3 部品ランド
4 シールリング
5 シールリングランド
6 バンプ
7 バンプランド
8 成型アルミ部材
9 カバー
10 セラミックパッケージ
11 マザーボード

Claims (7)

  1. セラミック回路基板と、
    前記セラミック回路基板上に実装された半導体ベアチップと、
    前記半導体ベアチップが実装された領域を前記セラミック回路基板上において囲う導体層と、
    前記導体層に超音波溶接されたシールリングと、
    前記シールリングの端部に接合されたカバーとを有することを特徴とするセラミックパッケージ。
  2. 前記シールリングが、中間材を介して前記導体層に超音波溶接されたことを特徴とする請求項1記載のセラミックパッケージ。
  3. 前記中間材がアルミニウムを材料として形成されたことを特徴とする請求項2記載のセラミックパッケージ。
  4. 請求項2又は3記載のセラミックパッケージと、該セラミックパッケージが実装されるマザーボードとを有するセラミックモジュールであって、
    前記中間材の融点及び前記セラミック回路基板の焼成温度のいずれよりも融点が低いはんだを介して、前記セラミックパッケージが前記マザーボードに実装されたことを特徴とするセラミックモジュール。
  5. セラミック回路基板上に環状に形成された導体層にシールリングを超音波溶接する超音波溶接工程と、
    前記セラミック回路基板上の前記シールリングで囲われた領域に半導体ベアチップを実装する工程と、
    前記シールリングの端部にカバーを接合して前記半導体ベアチップを封止する工程とを有することを特徴とするセラミックパッケージの製造方法。
  6. 前記超音波溶接工程において、前記シールリングと前記導体層との間に中間材を介在させて超音波溶接を行うことを特徴とする請求項5記載のセラミックパッケージの製造方法。
  7. 前記中間材は、前記導体層と略同一形状に成型された薄板状の部材であることを特徴とする請求項6記載のセラミックパッケージの製造方法。
JP2010088683A 2010-04-07 2010-04-07 セラミックパッケージ及びその製造方法並びにセラミックモジュール Pending JP2011222663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010088683A JP2011222663A (ja) 2010-04-07 2010-04-07 セラミックパッケージ及びその製造方法並びにセラミックモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010088683A JP2011222663A (ja) 2010-04-07 2010-04-07 セラミックパッケージ及びその製造方法並びにセラミックモジュール

Publications (1)

Publication Number Publication Date
JP2011222663A true JP2011222663A (ja) 2011-11-04

Family

ID=45039279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010088683A Pending JP2011222663A (ja) 2010-04-07 2010-04-07 セラミックパッケージ及びその製造方法並びにセラミックモジュール

Country Status (1)

Country Link
JP (1) JP2011222663A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015190501A1 (ja) * 2014-06-13 2015-12-17 三菱マテリアル株式会社 パッケージ封止方法及び封止用ペースト
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015190501A1 (ja) * 2014-06-13 2015-12-17 三菱マテリアル株式会社 パッケージ封止方法及び封止用ペースト
JP2016015483A (ja) * 2014-06-13 2016-01-28 三菱マテリアル株式会社 パッケージ封止方法及び封止用ペースト
TWI645930B (zh) * 2014-06-13 2019-01-01 日商三菱綜合材料股份有限公司 Package sealing method and sealing paste
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Similar Documents

Publication Publication Date Title
US7816794B2 (en) Electronic device and method of fabricating the same
JP3303791B2 (ja) 電子部品の製造方法
JP4492448B2 (ja) 半導体パワーモジュール
JP4525636B2 (ja) パワーモジュール
JP2011165745A (ja) セラミックパッケージ
US9991220B2 (en) Semiconductor device
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JP2013131711A (ja) 電子部品
KR20160106065A (ko) 저항기 및 저항기의 제조 방법
JP2005125447A (ja) 電子部品およびその製造方法
JP2010147053A (ja) 半導体装置
JP2011222663A (ja) セラミックパッケージ及びその製造方法並びにセラミックモジュール
JP2014175567A (ja) セラミックパッケージ
JP2009147123A (ja) 半導体装置及びその製造方法
JP6991253B2 (ja) 電子装置パッケージ及びその製造方法
JP3775433B2 (ja) 電子部品装置
JP2001110845A (ja) フリップチップの実装構造
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JP2004129193A (ja) 弾性表面波装置
JP2007208243A (ja) Ltccモジュールおよびその製造方法
US20070235858A1 (en) Mounting assembly for semiconductor devices
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2013012720A (ja) 電子装置
CN219017629U (zh) 一种气密封装功放模块
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法