JPH08162512A - 半導体装置の製造方法及びその装置 - Google Patents

半導体装置の製造方法及びその装置

Info

Publication number
JPH08162512A
JPH08162512A JP6331112A JP33111294A JPH08162512A JP H08162512 A JPH08162512 A JP H08162512A JP 6331112 A JP6331112 A JP 6331112A JP 33111294 A JP33111294 A JP 33111294A JP H08162512 A JPH08162512 A JP H08162512A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor integrated
integrated circuit
grade
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6331112A
Other languages
English (en)
Other versions
JP2755195B2 (ja
Inventor
Manabu Yabe
学 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6331112A priority Critical patent/JP2755195B2/ja
Priority to US08/569,842 priority patent/US5726074A/en
Priority to KR1019950049118A priority patent/KR100230118B1/ko
Priority to GB9525185A priority patent/GB2295923B/en
Publication of JPH08162512A publication Critical patent/JPH08162512A/ja
Application granted granted Critical
Publication of JP2755195B2 publication Critical patent/JP2755195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 ウェハ検査工程で各良品半導体チップの電気
特性データを測定／記録し、そのデータを基に同一グレ
ード毎に半導体チップを製品に組立、選別を行い、これ
により選別時間の効果的な短縮、歩留まり向上を実現す
る。 【構成】 ウェハ検査工程においてウェハ上の各半導体
チップの良否判定を行うと同時に良品の半導体チップに
対して電気特性データを測定しディスク（５ｂ）に記録
する。組立工程では、良品の半導体チップを、ウェハ検
査工程で記録されたデータを基に、グレード別に分類さ
れ、組み立てを行う。ここで、ディスク（５ｂ）のデー
タと、ウェハの一致を確認するため、ウェハ貼付シート
上にウェハ（１Ｗ）上のウェハＩＤ（１ａ）を変換した
バーコード（５ａ）を貼り付け、ディスクの中にはウェ
ハＩＤ（１ａ）を記録する。組み立てられた製品は、同
一グレード毎にロットまとめられ、選別工程に送られ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
及びその装置に関し、特にウェハ上の半導体をウェハテ
スト、組立、選別を行う半導体集積回路の製造方法に関
する。
【０００２】
【従来の技術】従来、ウェハ上の半導体を測定し、パッ
ケージに組み立て及び選別を行う技術として図６、図７
に示すものが知られている。なお、以後、ウェハ上の半
導体集積回路を「半導体チップ」、パッケージに組み立
てられた半導体集積回路を「半導体装置」という。従来
工程について図６、図７を参照して説明する。図６
（ｈ）〜（ｌ）は、それぞれ従来工程における各工程毎
のウェハ状態を示す説明図であり、図７は図６の各工程
毎のウェハ加工を行うための製造装置ブロック図であ
る。
【０００３】まず、ウェハテスト工程について示す。ウ
ェハテスト工程では、図６（ｈ）に示すウェハ（Ｗ５）
上に形成された半導体チップ（１ｅ）を測定する。この
測定は、図７に示すディスクユニット（１ｆ）を有する
プローバ（２ｆ）に、ＧＰ−ＩＢケーブル（３ｆ）で接
続されているテスタ（４ｆ）で測定する。この測定結果
のうち、良品又は不良品に対応する位置座標データのみ
をディスクユニット（１ｆ）のディスク（５ｆ）に記憶
する。
【０００４】次に、同じウェハテスト工程では、図７に
示すディスクユニット（６ｆ）を有するマーキング専用
機（７ｆ）に、ディスク（５ｆ）を移して、ディスク
（５ｆ）のデータを読み取る。ディスク（５ｆ）より読
み取ったデータに基づき、図６（ｉ）の（Ｗ５）上に、
図６（ｊ）に示すようにウェハ（Ｗ６）上の不良の半導
体チップの表面にマーキング（ｍ１）を行う。マーキン
グ（ｍ１）を行った後ウェハ（Ｗ６）を、図７に示すウ
ェハマウント装置（８ｆ）にセットし、図６（ｋ）に示
すようにウェハリング（２ｅ）のウェハ貼付シート（３
ｅ）に貼り付ける。
【０００５】次に、図７に示すダイシング装置（９ｆ）
により、ウェハ（Ｗ６）上の各半導体チップ毎に図６
（ｋ）に示すスクライブ線（４ｅ）に沿って切断加工を
行う。次に、切断加工を行った、図６（Ｉ）に示すウェ
ハ（Ｗ７）を貼り付けたウェハリング（２ｅ）を図７に
示すマウント装置（１０ｆ）にセットする。図７に示す
マウント装置（１０ｆ）では、白黒画像を認識可能なカ
メラ（１１ｆ）でウェハ（Ｗ７）の表面画像を取り込
み、カメラ（１１ｆ）に配線（１２ｆ）で接続される画
像認識部（１３ｆ）で、ウェハ（Ｗ７）の表面画像を２
値化画像データとして処理し、ウェハ（Ｗ７）のマーキ
ング（ｍ１）を施していない半導体チップのみを良品と
判断し、図示はしていないが、リードフレームに登載接
着している。
【０００６】上記従来技術として、例えば、特開平１−
１９４３３１号が提案されている。この半導体装置製造
方法では、電気特性の例として、メモリＤＲＡＭの動作
速度について、そのグレード別分類を各グレードに対応
した色付きのインク表示により行うことが言及されてい
る。具体的に、特開平１−１９４３３１号が、上記従来
技術の工程と異なる点は、ウェハテスト工程に於いて取
られたデータの内、図６（ｈ）に示すウェハ（Ｗ５）上
に形成されている各半導体チップの、良品の動作速度と
それに対応する位置座標データを、図７に示すディスク
（５ｆ）に書き込むこと、マーキング専用機（７ｆ）で
ディスク（５ｆ）から読み出したデータを用いて良品の
半導体チップの表面に動作速度に対応して異なる色でマ
ーキングを行うこと、またマウント装置（１０ｆ）に於
いてカラー撮影カメラによりマーキングの色を認識し同
一動作速度のチップを選別しながらリードフレームにマ
ウントし同一動作速度単位で組み立てを行うことであ
る。本発明の目的は、ウェハ検査工程で各良品半導体チ
ップの電気特性データを測定／記録し、そのデータを基
に同一グレード毎に半導体チップを製品に組立、選別を
行い、これにより選別時間の効果的な短縮、歩留まり向
上を実現するものである。
【０００７】
【発明が解決しようとする課題】一般に半導体装置の市
場に、特にメモリの製品市場では、同一半導体装置でも
その半導体装置の電気特性によるグレードにより需要も
価格も異なる。例えば、同じ４ＤＭＲＡＭでも動作速度
６０［ｎｓｅｃ］のものの方が、８０［ｎｓｅｃ］のも
のより高価で売買されており又需要も多い。動作速度に
関しては、６０［ｎｓｅｃ］以下、６０［ｎｓｅｃ］〜
８０［ｎｓｅｃ］、８０［ｎｓｅｃ］以上とするのが一
般的であるが、拡散を含めた半導体装置製造工程では、
作り込みレベルで動作速度を単一グレードに制御するこ
とは不可能であり、全てを組み立て後選別を行う。この
ため、需要の少ない８０［ｎｓｅｃ］以上の半導体装置
を組み立てることになり、製造コスト及び在庫コストが
かかる欠点がある。
【０００８】この問題を解決するために、前述した特開
平１−１９４３３１号には、ウェハテスト工程に於いて
取られている半導体チップの動作速度データをもとに、
良品半導体チップ上へグレード毎に異なる色でマーキン
グし、ダイボンディング工程に於いて各半導体チップ上
の色でグレード別分類を物理的に行い、同一グレード毎
に組み立て及び選別を行うことが提案されている。しか
し現状は、動作速度と同様に、作り込みレベルの制御項
目として、他にホールド特性があり、一般にこれは４ｋ
リフレッシュ品、２ｋリフレッシュ品の２分類にグレー
ド分けされている。
【０００９】したがって、動作速度とホールド特性とを
同時にグレード別分類すると６分類となり、マーキング
装置に最低６色のインクを登載し、かつダイボンディン
グ工程に於いても６色以上の認識能力が必要となる。し
かし、これは技術とコストの兼ね合いにより事実上不可
能である。また、次世代のメモリの１６ＭＤＲＡＭの選
別時間は、４ＭＤＲＡＭと比較して１．７倍となるよう
に、半導体装置の選別時間は増加傾向にあり、これによ
る設備投資額の増加は製造コストの増加につながるた
め、選別時間の効果的短縮が必須である。
【００１０】
【課題を解決するための手段】本発明は、ウェハテスト
工程、組立工程、選別工程を含む半導体集積回路の製造
方法において、ウェハ上の所定位置に形成された複数の
半導体集積回路を測定し、個々の該半導体集積回路の位
置データと電気特性とを対応して記憶装置に記憶し、前
記ウェハ上の前記半導体集積回路を個片に切断した後、
該記憶装置から読み出した個々の半導体集積回路に対応
する位置データと電気特性にもとづき、不良品でない同
一電気特性の半導体集積回路を２分類以上の部分集合に
分類し、該部分集合毎にパッケージに組み立て及び選別
を行う半導体集積回路の製造方法である。また本発明
は、ウェハ状態での半導体集積回路の電気特性測定が、
選別におけるパッケージに組み立てられた半導体集積回
路の電気特性測定の測定精度よりプラス側及びマイナス
側にシフトさせた範囲の値で測定し、ウェハテストにお
ける測定結果でグレード別分類されたデータにもとずい
て、部分集合毎にパッケージに組み立て及び選別を行う
ことを特徴とする半導体集積回路の製造方法である。
【００１１】また本発明は、ウェハテスト手段、組立手
段、選別手段を含む半導体集積回路の製造装置におい
て、ウェハ状態での半導体集積回路の電気特性測定シス
テム、個々の該半導体集積回路の位置データと電気特性
とを対応して記憶させるシステム、前記ウェハ上の前記
半導体集積回路を個片に切断するシステム、個片に切断
された半導体集積回路を部分集合毎にパッケージに組み
立て及び選別を行うシステムを有し、ウェハ状態での半
導体集積回路の電気特性測定システムと、パッケージに
組み立てられた半導体集積回路の電気特性測定システム
の間の測定精度の差を統計的処理にて求め、前記ウェハ
状態での半導体集積回路の電気特性測定システムの電気
特性を決定する際の境界値と、前記パッケージに組み立
てられた半導体集積回路測定システムの電気特性を決定
する際の境界値を、前記統計的処理の結果により異なる
値に設定することで、選別時間をより効果的に短縮する
半導体集積回路の製造装置である。
【００１２】
【作用】本発明では、ウェハテスト工程に於いて取られ
たグレード別分類のデータを、半導体チップを物理的に
分類する工程に送り、そのデータを基に同一グレード毎
に半導体装置を組み立てるために、マーキング工程省略
を可能とし、これにより、分類数の上限を理論的に無く
すことが可能となるものである。次に選別時間の短縮方
法の説明を行う。選別工程でのグレード判別について図
９、図１０に示す。図９は、「製品がＡグレードのみの
グレード判定」、「製品がＢグレードのみのグレード判
定」、「製品がＣグレードのみのグレード判定」、「製
品がＡとＢグレードの時のグレード判定」及び「製品が
ＢとＣグレードの時のグレード判定」、並びに図１０は
「製品がＡとＢとＣグレードの時のグレード判定」の選
別工程である。
【００１３】選別工程でのグレード判別の回数は、図
９、図１０に示すように、ロットに含まれるグレード数
により、これはロット中のグレード数が多ければ、グレ
ード判定に要する時間も長くなることを意味する。従っ
て、ロット中のグレード数を減らすことで選別時間の短
縮が可能になる。
【００１４】図８の（１）は任意の電気特性に対する製
品の分布を示し、及び図８の（２）はウェハテスト〜選
別工程間の測定相関分布を示すものである。ウェハテス
ト工程の測定精度は、半導体デバイス選別工程間の測定
精度より劣っている。このために、選別の測定値を真値
とするとき、真値が図８に点線で示す「ｍ」以上でも、
ウェハテスト測定値が「ｍ」未満と、又真値が「ｍ」未
満でもウェハテスト測定値が「ｍ」以上と誤りの判定を
してしまう。この「誤りの判定」の起こる確率の分布が
測定相関分布であり、測定相関分布は図８の（２）に示
すように、「ｍ」を母平均とする正規分布となる。この
「誤りの判定」により、ウェハテスト工程に於いて半導
体チップのグレード別分類を行っても、選別工程に於い
て再度グレード分けを行わなければならない。
【００１５】ここで、ある電気特性に対する、半導体装
置の存在確率分布が図８の（１）の時、電気特性「Ｘ」
での前述の「誤りの判定」が起こる半導体装置の割合
は、Ｘでの（１）の値Ｙと、（２）の値Ｙ´の積 Ｙ×
Ｙ´になる。ここで、（１）は正規分布なので、（１）
の分散値がσの時、｜ｍ−Ｘ｜≧４σで、Ｙ＝０とみな
せ、Ｙ×Ｙ´＝０となる。換言すると、ｍ−４σ＜Ｘ＜
ｍ＋４σの範囲で、前述の「誤りの判定」が起こること
を意味する。
【００１６】今、半導体装置のグレード分けが、Ａグレ
ード＜Ｘ１、Ｘ１≦Ｂグレード＜Ｘ２、Ｘ２≦Ｃグレー
ド、ウェハテスト〜選別工程間測定相関分布の分散値が
σ１、（｜Ｘ２−４σ１｜−｜Ｘ１＋４σ１｜）＞０の
場合、ウェハテスト工程の分類スペックをＸ１及びＸ２
とする。すなわち、Ａグレード＜Ｘ１、Ｘ１≦Ｂグレー
ド＜Ｘ２、Ｘ２≦Ｃグレードとする。この時、前記の
「誤りの判定」が起きる範囲はＸ１±４σ１の区間と、
Ｘ２±４σ１の区間になる。
【００１７】従って、Ａグレードと判定される半導体チ
ップを組み立てると、ＡかＢグレードの半導体装置のど
ちらかになる。Ｂグレードと判定される半導体チップを
組み立てると、ＡかＢかＣグレードの半導体装置のどれ
かになる。Ｃグレードと判定される半導体チップを組み
立てると、ＢかＣグレードのどちらかになる。ここで、
ウェハテストの分類スペックをＸ１＋４σ１、Ｘ２−４
σ１に設定すると、すなわち、Ａグレード＜Ｘ１＋４σ
１、Ｘ１＋４σ１≦Ｂグレード＜Ｘ２−４σ１、Ｘ２−
４σ１≦Ｃグレードとすると、前記「誤りの判定」の範
囲は、Ｘ１〜Ｘ１＋８σ１の区間とＸ２−８σ１〜Ｘ２
の区間となり、全てＢグレードの中に収まる。
【００１８】従って、Ａグレードと判定される半導体チ
ップを組み立てると、ＡかＢグレードの半導体装置のど
ちらかになる。Ｂグレードと判定される半導体チップを
組み立てるとＢグレードの半導体装置になる。Ｃグレー
ドと判定される半導体チップを組み立てると、ＢかＣグ
レードのどちらかになる。従って、ウェハテストの分類
スペックをＸ１及びＸ２とした場合にウェハテストでＢ
グレードと判定される半導体チップにはＡ、Ｂ、Ｃの３
つの半導体装置が含まれていたのに対してウェハテスト
の分類スペックをＸ１＋４σ１及び、Ｘ２−４σ１とす
ることによって、Ｂグレードと判定される半導体チップ
にはＢの半導体装置しか含まれていないので選別時間が
短縮できる。このように、ウェハテストにおいて、グレ
ード別分類され同一グレード毎にまとめられた半導体チ
ップのロットは、選別工程において１グレード以上の半
導体製品に再分類される。しかし、スペックを測定相関
の４σ分シフトさせれば、ウェハテストでグレード別分
類したロット中のグレード数は変化し、選別時間を短縮
することができる。
【００１９】ここで、通常、同一半導体装置のロットの
電気的特性による分布は、どのロットも同様の分布にな
り、従って幾つかのロットの選別結果からその半導体装
置の分布を求めることができる。また、測定相関も同じ
理由から、幾つかのロットのウェハテストと選別の測定
値を比較し求めることができる。半導体装置の分布と測
定相関から、ウェハテスト分類後の各ロットの半導体チ
ップの分布が求められ、又各々の選別時間も計算でき
る。以上より、ウェハテストのスペックを選別のスペッ
クに対しプラス側及びマイナス側に４σシフトさせ、ウ
ェハテスト分類後のグレード数を変えた全ての場合の選
別時間計算を実施、最も効率の良いウェハテストのスペ
ックを採用することで選別時間を短縮する。
【００２０】
【実施例】次に本発明について図面を参照して説明す
る。 ［実施例１］本発明の第１の実施例を図１、図２、図
３、図４で説明する。図１は、それぞれ本発明の実施例
における各工程毎のウェハ状態を示す説明図であり、
図２及び図３は、本発明の実施例におけるウェハテスト
工程、組立工程、選別工程を示した工程説明図で、図２
と図３は続いているものである。また、図４のＡは、図
２及び図３のディスクユニットによりディスクに書き込
まれるデータのフォーマット図であり、図４のＢはウェ
ハ上に刻印されるウェハＩＤの例を示す図である。
【００２１】図１（ａ）に示すウェハ（Ｗ１）を、図２
に示すレーザマーキング装置（１ｂ）にセットし、ウェ
ハ（Ｗ１）上にレーザによりウェハ固有の、数字と文字
及び記号で構成されたＩＤ表示（以後ウェハＩＤと記
す）を刻印する。ウェハ上に刻印されるウェハＩＤの例
を４図のＢに示す。次に、図１（ｂ）のウェハ（Ｗ２）
上のウェハＩＤ（１ａ）を、図２に示すプローバ（２
ｂ）に取り付けられた画像処理機能及び文字認識機能を
有するウェハＩＤ認識装置（３ｂ）により認識し、認識
したウェハＩＤ（１ａ）を、ディスクユニット（４ｂ）
内のディスク（５ｂ）に記録する。
【００２２】その後、ウェハ（Ｗ２）上に形成されてい
る半導体チップ（２ａ）を、図２に示すプローバ（２
ｂ）にＧＰ−ＩＢケーブル（６ｂ）で接続されているテ
スタ（７ｂ）で測定する。測定結果の電気特性データは
ディスクユニット（４ｂ）内のディスク（５ｂ）に記憶
する。ウェハ（Ｗ２）は複数の集合でロットを構成して
おり、ディスク（５ｂ）はロットに１枚がマッチング
し、ディスク（５ｂ）中には各ウェハＩＤをキーコード
としてロットの全ウェハ分の電気特性データが記録され
る。
【００２３】以上で半導体製造工程でのウェハテスト工
程を終了し、検査済みの図１（ｃ）のウェハ（Ｗ３）
は、測定結果を記録したディスク（５ｂ）と一緒に梱包
されて、半導体製造工程での組立工程へ搬送される。上
記の説明においては、便宜上各１枚のウェハの処置につ
いて詳細を述べているが、実際には、複数のウェハ全て
についてこれを繰り返しロット単位で各工程での処理を
行う。
【００２４】組み立て工程では、まず測定された図１
（ｃ）のウェハ（Ｗ３）を図２に示すウェハマウント装
置（８ｂ）で、図１（ｄ）のウェハリング（３ａ）のウ
ェハ貼付シート（４ａ）に貼り付ける。次に、図１
（ｄ）に示すウェハ（Ｗ３）を貼り付けたウェハリング
（３ａ）を、図２に示すバーコードラベリング装置（９
ｂ）にセットし、同時にバーコードラベリング装置（９
ｂ）のディスクユニット（１０ｂ）にディスク（５ｂ）
を移す。このバーコードラベリング装置（９ｂ）では、
ウェハＩＤ認識装置（１１ｂ）によりウェハ（Ｗ３）上
のウェハＩＤ（１ａ）を認識し、ディスクユニット（１
０ｂ）のディスク（５ｂ）に記録されたウェハＩＤのデ
ータの中に、ウェハＩＤ（１ａ）が含まれることを確認
した後、ウェハＩＤ（１ａ）をバーコードに変換した図
１（ｅ）のバーコードラベル（５ａ）を、ウェハ貼付シ
ート（４ａ）上に貼り付ける。
【００２５】次に、図３に示すダイシング装置（１２
ｂ）で、図１（ｅ）のウェハ（Ｗ３）を、ウェハ（Ｗ
３）上の各半導体チップ間にあるスクライダ線（６ａ）
に沿って、各半導体チップ毎に切断する。次に、図３の
ソーティングマウント装置（１ｃ）に、図１（ｆ）の各
半導体チップ毎に切断されたウェハ（Ｗ４）を貼り付け
た状態のウェハリング（３ａ）をセットし、同時にソー
ティングマウント装置（１ｃ）のディスクユニット（２
ｃ）に、図２のディスク（５ｂ）を移す。
【００２６】図３に示すソーティングマウント装置（１
ｃ）では、バーコードリーダー（３ｃ）が図１（ｆ）の
ウェハ貼付シート（４ａ）上のバーコードラベル（５
ａ）から読み取ったウェハＩＤが、ディスク（５ｂ）に
記録されたウェハＩＤデータの中に含まれることを確認
する。なお、この実施例では、ウエハテスト工程等での
測定結果の電気特性データをディスクに記憶する場合に
ついて示したが、記録情報伝達媒体はディスクに限るも
のではなく、どのような記録媒体でも用いることがで
き、また測定結果のデータを通信回線を用いて情報を伝
達し、記録することもできるものである。その後、ディ
スクに記録された電気特性データにより、ユーザより要
求のあったグレードの半導体チップを同一グレード毎
に、図示はしていないが、リードフレームに接着して行
く。この時、使用した半導体チップのデータはディスク
より削除する。また現段階では需要のない半導体チップ
は、そのまま図１（ｆ）に示すウェハリング（３ａ）の
ウェハ貼付シート（４ａ）からピックアップせずに、デ
ィスク（５ｂ）と共に保管する。
【００２７】次に、リードフレームに接着された半導体
チップは、図３のソーティングマウント装置（１ｃ）以
後の組立工程にて、同一グレード毎に半導体装置（Ｄ
１）に組み立てられ、各グレード毎に分割して選別工程
へと送られる。選別工程では、図３に示すテスタ（４
ｃ）にＧＰ−ＩＢケーブル（５ｃ）でつながれたハンド
ラ（６ｃ）上で、半導体装置（Ｄ１）を測定し最終的な
良否判定及び製品のグレード分けを行う。ここで、選別
工程における図３に示すテスタ（４ｃ）と、図２に示す
ウェハテスト工程に於けるテスタ（７ｂ）とは予め電気
特性の判別している複数の半導体装置によって測定相関
は調査及び調整済みであり、前記［作用］で述べた計算
方式にしたがって、テスタ（７ｂ）のスペックをプラス
側又はマイナス側に「４σ」分シフトさせている。
【００２８】すなわち、幾つかのロットの選別結果から
その半導体装置の分布を求めることができ、また、測定
相関も同じ理由から、幾つかのロットのウェハテストと
選別の測定値を比較し求めることができる。半導体装置
の分布と測定相関から、ウェハテスト分類後の各ロット
の半導体チップの分布が求められ、又各々の選別時間も
計算できる。そしてウェハテストのスペックを選別のス
ペックに対しプラス側及びマイナス側に４σシフトさ
せ、ウェハテスト分類後のグレード数を変えた全ての場
合の選別時間計算を実施、最も効率の良いウェハテスト
のスペックを採用することで選別時間を短縮することが
できるものである。また、図９、図１０に示すように、
選別工程でのグレード判別の回数は、ロット中のグレー
ド数を減らすことで選別時間の短縮が可能になるもので
ある。
【００２９】図４のＡは、図２のディスクユニット（４
ｂ）により、ディスク（５ｂ）に書き込まれるデータの
フォーマット図である。図４のＡに示すように、データ
はウェハＩＤデータ（１）、位置座標データ（２）とし
てＸ座標２ｘ（Ｘ方向２ｘ）及びＹ座標データ２ｙ（Ｙ
方向２ｙ）、電気特性データ（３）から構成されてい
る。位置座標データ（２）及び電気特性データ（３）
は、図１のウェハ（Ｗ２）上に存在する良品の半導体チ
ップ分だけ繰り返し書き込まれる。
【００３０】次に、上記ウェハテスト工程、組立工程、
選別工程の各工程での、図４のＡのデータ利用形態及び
加工について述べる。ウェハテスト工程で受け入れられ
る図１に示すウェハ（Ｗ２）上のウェハＩＤ（１ａ）
を、図２に示すプローバ（２ｂ）のウェハＩＤ認識装置
（３ｂ）により認識し、認識したウェハＩＤ（１ａ）を
ディスクユニット（４ｂ）でディスク（５ｂ）のウェハ
ＩＤデータ（１）に書き込む。図２に示すテスタ（７
ｂ）でウェハ（Ｗ２）の測定を開始するとき、良品の半
導体チップであった場合は、プローバ（２ｂ）から得ら
れた半導体チップの位置座標をディスク（５ｂ）の位置
座標データ（２）に書き込み、テスタ（７ｂ）から得ら
れた半導体チップの電気特性を、ディスク（５ｂ）の電
気特性データ（３）に書き込む。
【００３１】以後、ウェハ１枚分の測定が終了するまで
は、良品の半導体チップであった場合、ディスク（５
ｂ）内へのデータ書き込みを繰り返す。また、ウェハ１
枚分の測定が終了したならば、次のウェハに交換し、測
定を開始するときウェハＩＤをディスク（５ｂ）のウェ
ハＩＤデータ（１）へ書き込み、以後は１ロット分のウ
ェハの測定が終了するまで上記を繰り返す。１ロット分
の測定が終了したならば、その測定が終了したロット
と、そのロットに対応するデータを書き込まれたディス
クを次工程に送る。
【００３２】図２に示すバーコードラベリング装置（９
ｂ）では、ウェハのＩＤ認識装置（１１ｂ）によりウェ
ハ（Ｗ３）上のウェハＩＤ（１ａ）を認識し、ディスク
ユニットのディスク（５ｂ）に記録されたウェハＩＤデ
ータ（１）の内ウェハＩＤ（２ａ）と一致するデータが
あることを確認した後、ウェハＩＤ（２ａ）をバーコー
ドに変換したバーコードラベル（５ａ）を、ウェハ貼付
シート（４ａ）上に貼り付ける。ウェハ貼付シート（４
ａ）にバーコードラベル（５ａ）を貼り付け終えたら、
次のウェハに交換し、以後１ロット分の作業が終了する
まで前記作業を繰り返す。１ロット分の作業が終了後、
そのロットとそのロットに対応するデータが書き込まれ
たディスクを次工程に送る。
【００３３】図３に示すソーティングマウント装置（１
ｃ）では、ディスク（５ｂ）に記録されたウェハＩＤデ
ータ（１）の中で、バーコードリーダ（３ｃ）がウェハ
貼付シート（４ａ）上のバーコードラベル（５ａ）から
交換したウェハＩＤと一致するウェハＩＤデータ（１）
を検索し、ディスク（５ｂ）に記録されたそのウェハＩ
Ｄデータ（１）の後に続く位置座標データ（２）及び電
気特性データ（３）により、必要グレードの半導体チッ
プを同一グレード毎に、図示はしてないが、リードフレ
ームに接着する。
【００３４】ウェハ１枚分の作業が終了したら次のウェ
ハをセットし、前記作業を繰り返す。１ロット分の作業
が終了したら、現段階で需要のない半導体チップを張り
付けられたままのロットを、それに対応するデータが書
き込まれたディスクと共に保管する。なお、図４のＡの
電気特性データ（３）には、主として動作速度データ、
ホールド特性データ、品種データ等が書き込まれる。半
導体チップは、それら書き込まれた任意の電気特性デー
タの任意のグレードもしくは複数グレードの組み合わせ
によって各グレード毎に分けられる。例えば動作速度が
Ａグレードでなおかつホールド特性がＤグレードという
ように、図３のソーティングマウント装置（１ｃ）でグ
レード毎に分け、同一グレード毎に半導体装置に組み立
てることも可能である。この実施例ではウェハ貼付シー
ト（４ａ）に貼付された半導体チップは半導体チップ毎
の位置座標データ（２）及び電気特性データ（３）が記
録されたディスク（５ｂ）と共に保管されているので、
後から従来のグレードにはない特殊グレード規格（たと
えば動作速度７０ｎｓ〜９０ｎｓ等）の設定の必要が生
じた時も、ディスク（５ｂ）内の電気特性データ（３）
を参照することにより、規格を満足する必要な半導体チ
ップだけを選択して組立てることができる。
【００３５】［実施例２］次に、第２の実施例について
図５を用いて説明を行う。図５は、本発明の第２の実施
例で、特にチップリーティング以降の工程を示した説明
図である。図３のダイシング装置（１２ｂ）までの工
程、すなわち、図２及び図３に示すウェハテスト工程及
び組み立て工程は、上記第１の実施例と同様であり、そ
の説明を省略する。ダイシングを終了した図１（ｆ）に
示すウェハ（Ｗ４）を、図５に示すチップソート装置
（１ｄ）にセットし、また、チップソート装置（１ｄ）
のディスクユニット（２ｄ）にディスク（５ｂ）を移
す。
【００３６】チップソート装置（１ｄ）ではバーコード
リーダ（３ｄ）が、図１（ｆ）のウェハ貼付シート（４
ａ）上のバーコード（５ａ）から読み取ったウェハＩＤ
と、ディスク（５ｂ）に記録されたウェハＩＤデータ
（１）が一致することを確認する。その後、ディスク
（５ｂ）に記録された電気特性データ（３）に従い、ウ
ェハ（Ｗ６）上の半導体チップを、同一グレード毎に異
なるウェハリングのウェハ貼付シートに貼り付け直す。
【００３７】次に，必要なグレードの半導体チップが貼
り付けたウェハ貼付シート（４ｄ）のウェハリング（５
ｄ）をマウント装置（６ｄ）にセットする。マウント装
置（６ｄ）では、半導体チップ（７ｄ）をウェハリング
のウェハ貼付シート（５ｄ）からピックアップし、図示
はしてないが、リードフレームに接着する。又、現段階
で需要のない半導体チップ（８ｄ）は、各グレード毎に
それぞれ異なるウェハリング（９ｄ）及び（１０ｄ）の
ウェハ貼付シート（１１ｄ）及び（１２ｄ）に貼り付け
直して保管する。
【００３８】リードフレームに接着された半導体チップ
（７ｄ）は、マウント装置（６ｄ）以後の半導体装置組
立工程で半導体装置（Ｄ２）に組み立てられる。半導体
装置組立工程以後の工程は、第１の実施例と同様にな
る。また、ウェハテスト工程に於いて測定されたデータ
のディスク（５ｂ）への記録方法及びスペックの設定方
法も第１の実施例と同様になる。この第２の実施例の利
点は、ウェハリングのウェハ貼付シートに半導体チップ
を同一グレード毎に貼り付け直すため、リードフレーム
に対する半導体チップの接着を従来のマウント装置で行
える点、また、需要のない半導体チップも、同一グレー
ド毎にウェハリングのウェハ貼付シートに貼り付け直し
保管するため、保管してある半導体チップのディスクに
よる管理を行う必要が無く点が挙げられる。
【００３９】以上、各実施例で示したように、本発明
は、ウェハ検査工程においてウェハ上の各半導体チップ
の良否判定を行うと同時に良品の半導体チップに対して
電気特性データを測定してディスクに記録し、組立工程
では、良品の半導体チップを、ウェハ検査工程で記録さ
れたデータを基に、グレード別に分類され、組み立てを
行うもので、そしてディスクのデータと、ウェハの一致
を確認するため、ウェハ貼付シート上にウェハＩＤを変
換したバーコードを貼り付け、ディスクの中にはウェハ
ＩＤを記録する。組み立てられた製品は、同一グレード
毎にロットにまとめられ、選別工程に送られるものであ
る。
【００４０】
【発明の効果】以上説明したように本発明によれば、ウ
ェハテスト工程でのデータを活用することにより、選別
工程に於けるテスト時間を短縮することを可能にする。
選別工程テスト時間の短縮は従来比で１割短縮可能であ
る。また、従来ホールド特性によるグレード分けについ
ては、同一の半導体チップを任意に４ｋリフレッシュ品
と２ｋリフレッシュ品とに製品別に分け、全て組み立て
た後に選別を行っていたため、４ｋリフレッシュ品とし
て組み立てられた半導体装置の中に含まれるホールド特
性の劣る製品（２ｋリフレッシュ製品レベル）は不良と
して廃棄されていた。そこでホールド特性データによる
分類をウェハテストに於いて行うことにより、従来４ｋ
リフレッシュ品として組み立てられていた中の２ｋリフ
レッシュ品のホールド特性を有する製品を、２ｋリフレ
ッシュ品として組み立てることが可能となり、これによ
り選別時の歩留まりが５％向上する。さらに、需要の少
ないグレードの製品も最後まで完成させなくても良くな
り、製造コストと在庫コストを低減できる効果がある。
【図面の簡単な説明】
【図１】 本発明の実施例における各工程毎のウェハ状
態を示す説明図。
【図２】 本発明の一つの実施例におけるウェハテスト
工程、組立工程、選別工程を示した工程説明図。
【図３】 本発明の一つの実施例におけるウェハテスト
工程、組立工程、選別工程を示したもので図２に続く工
程説明図。
【図４】 ディスクに書き込まれるデータのフォーマッ
ト図及びウェハ上に刻印されるウェハＩＤの例を示す
図。
【図５】 本発明の第２の実施例を示した説明図。
【図６】 従来技術における各工程毎のウェハ状態を示
す説明図。
【図７】 従来技術の各工程毎の製造装置ブロック図。
【図８】 電気特性に対する製品の分布及び測定相関分
布を示す図。
【図９】 ロット中の製品グレード判定フローの例を示
す図
【図１０】 ロット中の製品グレード判定フローの例を
示す図
【符号の説明】
１ ウェハＩＤデータ ２ 位置座標データ ２ｘ ｘ方向 ２ｙ ｙ方向 ３ 電気特性データ １ａ ウェハＩＤ ２ａ 半導体チップ ３ａ ウェハリング ４ａ ウェハ貼付シート ５ａ バーコードラベル ６ａ スクライブ線 １ｂ レーザマーキング装置 ２ｂ プローバ ３ｂ ウェハＩＤ認識装置 ４ｂ ディスクユニット ５ｂ ディスク ６ｂ ＧＰ−ＩＢケーブル ７ｂ テスタ ８ｂ ウェハマウント装置 ９ｂ バーコードラベリング装置 １０ｂ ディスクユニット １１ｂ ウェハＩＤ認識装置 １２ｂ ダイシング装置 １ｃ ソーティングマウント装置 ２ｃ ディスクユニット ３ｃ バーコードリーダ ４ｃ テスタ ５ｃ ＧＰ−ＩＢケーブル １ｄ チップソート装置 ２ｄ ディスクユニット ３ｄ バーコードリーダ ４ｄ、１１ｄ、１２ｄ ウェハ貼付シート ５ｄ、９ｄ、１０ｄ ウェハリング ６ｄ マウント装置 ７ｄ、８ｄ 半導体チップ １ｅ 半導体チップ ２ｅ ウェハリング ３ｅ ウェハ貼付シート ４ｅ スクライブ線 １ｆ ディスクユニット ２ｆ プローバ ３ｆ ＧＰ−ＩＢケーブル ４ｆ テスタ ５ｆ ディスク ６ｆ ディスクユニット ７ｆ マーキング専用機 ８ｆ ウェハマウント装置 ９ｆ ダイシング装置 １０ｆ マウント装置 １１ｆ カメラ １２ｆ 配線 １３ｆ 画像認識部 Ｄ１ 半導体装置 Ｄ２ 半導体装置 ｍｌ マーキング Ｗ１〜８ ウェハ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ウェハテスト工程、組立工程、選別工程
    を含む半導体集積回路の製造方法において、ウェハ上の
    所定位置に形成された複数の半導体集積回路を測定し、
    個々の該半導体集積回路の位置データと電気特性とを対
    応して記憶装置に記憶し、前記ウェハ上の前記半導体集
    積回路を個片に切断した後、該記憶装置から読み出した
    個々の半導体集積回路に対応する位置データと電気特性
    にもとづき、不良品でない同一電気特性の半導体集積回
    路を２分類以上の部分集合に分類し、該部分集合毎にパ
    ッケージに組み立て及び選別を行う半導体集積回路の製
    造方法。
  2. 【請求項２】 ウェハ状態での半導体集積回路の電気特
    性測定が、選別におけるパッケージに組み立てられた半
    導体集積回路の電気特性測定の測定精度よりプラス側及
    びマイナス側にシフトさせた範囲の値で測定し、ウェハ
    テストにおける測定結果でグレード別分類されたデータ
    にもとずいて、部分集合毎にパッケージに組み立て及び
    選別を行うことを特徴とする請求項１に記載の半導体集
    積回路の製造方法。
  3. 【請求項３】 ウェハテスト手段、組立手段、選別手段
    を含む半導体集積回路の製造装置において、ウェハ状態
    での半導体集積回路の電気特性測定システム、個々の該
    半導体集積回路の位置データと電気特性とを対応して記
    憶させるシステム、前記ウェハ上の前記半導体集積回路
    を個片に切断するシステム、個片に切断された半導体集
    積回路を部分集合毎にパッケージに組み立て及び選別を
    行うシステムを有し、ウェハ状態での半導体集積回路の
    電気特性測定システムと、パッケージに組み立てられた
    半導体集積回路の電気特性測定システムの間の測定精度
    の差を統計的処理にて求め、前記ウェハ状態での半導体
    集積回路の電気特性測定システムの電気特性を決定する
    際の境界値と、前記パッケージに組み立てられた半導体
    集積回路測定システムの電気特性を決定する際の境界値
    を、前記統計的処理の結果により異なる値に設定するこ
    とで、選別時間をより効果的に短縮する半導体集積回路
    の製造装置。
JP6331112A 1994-12-08 1994-12-08 半導体装置の製造方法及びその装置 Expired - Fee Related JP2755195B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6331112A JP2755195B2 (ja) 1994-12-08 1994-12-08 半導体装置の製造方法及びその装置
US08/569,842 US5726074A (en) 1994-12-08 1995-12-08 Method and apparatus for manufacturing semiconductor device
KR1019950049118A KR100230118B1 (ko) 1994-12-08 1995-12-08 반도체 집적 회로 제조 방법 및 장치
GB9525185A GB2295923B (en) 1994-12-08 1995-12-08 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6331112A JP2755195B2 (ja) 1994-12-08 1994-12-08 半導体装置の製造方法及びその装置

Publications (2)

Publication Number Publication Date
JPH08162512A true JPH08162512A (ja) 1996-06-21
JP2755195B2 JP2755195B2 (ja) 1998-05-20

Family

ID=18239998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6331112A Expired - Fee Related JP2755195B2 (ja) 1994-12-08 1994-12-08 半導体装置の製造方法及びその装置

Country Status (4)

Country Link
US (1) US5726074A (ja)
JP (1) JP2755195B2 (ja)
KR (1) KR100230118B1 (ja)
GB (1) GB2295923B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508093A (ja) * 2001-10-31 2005-03-24 クリー　インコーポレイテッド 発光装置及びその製造方法並びに発光デバイスの製造システム
JP2005129567A (ja) * 2003-10-21 2005-05-19 Trecenti Technologies Inc 半導体装置の製造方法
JP2006267056A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびそのテスト方法
US7556973B2 (en) 2005-06-02 2009-07-07 Fujifilm Corporation Manufacturing method for semiconductor device
JP2009217830A (ja) * 2002-12-31 2009-09-24 Transmeta Corp マイクロプロセッサ、マイクロプロセッサを含む集積回路モジュール、電子デバイス、及びコンピュータ、マイクロプロセッサの動作方法及び製造方法、並びに、マイクロプロセッサのためのデータ構造
WO2010067472A1 (ja) * 2008-12-08 2010-06-17 株式会社アドバンテスト 試験装置および試験方法
WO2013108367A1 (ja) * 2012-01-17 2013-07-25 パイオニア株式会社 電子部品実装装置および電子部品実装方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625876B4 (de) * 1995-03-03 2005-11-03 Advantest Corp. Automatisches Prüfmanipulatorsystem für IC-Prüfer
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6624897B1 (en) * 1999-04-15 2003-09-23 Micron Technology, Inc. Apparatus and method for feature edge detection in semiconductor processing
TW586170B (en) 2000-04-25 2004-05-01 Tokyo Electron Ltd Semiconductor device inspection system
US6990387B1 (en) * 2000-05-18 2006-01-24 Intel Corporation Test system for identification and sorting of integrated circuit devices
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
FR2815771A1 (fr) * 2000-10-24 2002-04-26 Schlumberger Systems & Service Procede de marquage d'au moins un circuit integre d'une galette de circuits integres
JP3809353B2 (ja) * 2001-08-02 2006-08-16 キヤノン株式会社 Ｉｄ付き加工物の製造方法
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
US7569126B2 (en) 2004-06-18 2009-08-04 Roche Diagnostics Operations, Inc. System and method for quality assurance of a biosensor test strip
FR2904727B1 (fr) * 2006-08-03 2008-10-10 Microcomposants De Haute Secur Procede de decoupe d'elements electroniques appartenant a une plaque semi-conductrice
US7908023B2 (en) * 2008-01-14 2011-03-15 International Business Machines Corporation Method of establishing a lot grade system for product lots in a semiconductor manufacturing process
JP5715445B2 (ja) * 2011-02-28 2015-05-07 株式会社東芝 品質推定装置、品質推定方法及び品質推定方法をコンピュータに実行させるためのプログラム
JP2013089804A (ja) * 2011-10-19 2013-05-13 Renesas Electronics Corp 半導体装置のスクリーニング装置、半導体装置のスクリーニング方法及びプログラム
US9575115B2 (en) * 2012-10-11 2017-02-21 Globalfoundries Inc. Methodology of grading reliability and performance of chips across wafer
CN104795383B (zh) * 2014-01-20 2017-11-03 中芯国际集成电路制造(上海)有限公司 对准标记、对准标记的检测方法和对准标记检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139541A (ja) * 1984-07-31 1986-02-25 Nec Corp 半導体装置の製造方法
JPH06151545A (ja) * 1992-11-02 1994-05-31 Matsushita Electron Corp 集積回路の検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194331A (ja) * 1988-01-28 1989-08-04 Nec Corp マーキングによるダイボンディング方法
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process
KR950000099B1 (ko) * 1991-11-12 1995-01-09 삼성전자 주식회사 바이너리 코딩(Bianry Coding)법을 이용한 반도체소자의 위치인식방법
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
US5746310A (en) * 1996-12-05 1998-05-05 Illinois Tool Works Inc. Welded container carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139541A (ja) * 1984-07-31 1986-02-25 Nec Corp 半導体装置の製造方法
JPH06151545A (ja) * 1992-11-02 1994-05-31 Matsushita Electron Corp 集積回路の検査方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508093A (ja) * 2001-10-31 2005-03-24 クリー　インコーポレイテッド 発光装置及びその製造方法並びに発光デバイスの製造システム
US7858403B2 (en) 2001-10-31 2010-12-28 Cree, Inc. Methods and systems for fabricating broad spectrum light emitting devices
US8476091B2 (en) 2001-10-31 2013-07-02 Cree, Inc. Methods of selectively applying luminous material to light emitting devices based on measured output thereof
JP2009217830A (ja) * 2002-12-31 2009-09-24 Transmeta Corp マイクロプロセッサ、マイクロプロセッサを含む集積回路モジュール、電子デバイス、及びコンピュータ、マイクロプロセッサの動作方法及び製造方法、並びに、マイクロプロセッサのためのデータ構造
JP2005129567A (ja) * 2003-10-21 2005-05-19 Trecenti Technologies Inc 半導体装置の製造方法
JP2006267056A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置およびそのテスト方法
US7556973B2 (en) 2005-06-02 2009-07-07 Fujifilm Corporation Manufacturing method for semiconductor device
WO2010067472A1 (ja) * 2008-12-08 2010-06-17 株式会社アドバンテスト 試験装置および試験方法
WO2013108367A1 (ja) * 2012-01-17 2013-07-25 パイオニア株式会社 電子部品実装装置および電子部品実装方法

Also Published As

Publication number Publication date
GB9525185D0 (en) 1996-02-07
US5726074A (en) 1998-03-10
GB2295923A (en) 1996-06-12
KR100230118B1 (ko) 1999-11-15
JP2755195B2 (ja) 1998-05-20
GB2295923B (en) 1999-06-23

Similar Documents

Publication Publication Date Title
JP2755195B2 (ja) 半導体装置の製造方法及びその装置
US7137557B2 (en) Semiconductor device and an information management system therefore
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
US7502659B2 (en) Sorting a group of integrated circuit devices for those devices requiring special testing
US5691570A (en) Integrated circuits having patterns of mirror images and packages incorporating the same
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JPH08213464A (ja) 識別機能付半導体集積回路
GB2291739A (en) Semiconductors wafer label
KR20050087301A (ko) 소켓 관리 시스템과, 그를 포함하는 테스트 시스템
JP2005057203A (ja) ウェハ、集積回路チップおよび半導体装置の製造方法
US6790682B2 (en) Die bonder for die-bonding a semiconductor chip to lead frame and method of producing a semiconductor device using the die bonder
US20050039089A1 (en) System and method for analysis of cache array test data
JPH09306873A (ja) ウェーハの分割システム
JPH0950945A (ja) 半導体装置の製造方法
JP4479950B2 (ja) 識別情報発生回路
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
KR20050032240A (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
JPH10233350A (ja) 半導体チップおよびそれを用いた半導体装置の製造システム
JPH07135226A (ja) 半導体装置の製造方法
KR100583528B1 (ko) 결함 정보 통합 관리 시스템 및 방법
JPH0513529A (ja) 半導体集積回路
JPH10223657A (ja) 半導体装置の組立方法
JPS58178530A (ja) 半導体集積回路装置の製造方法
JPH05198465A (ja) 半導体ウエハおよび半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees