JPH08154035A - 同調増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 同調周波数と最大減衰量とを互いに干渉する
ことなく、任意に調整し得る同調増幅器を得ること。 【構成】 非反転回路50と、入力される交流信号の電圧
レベルを約１／２に分圧する２つの抵抗からなる第１の
直列回路と、入力される交流信号の位相を所定量シフト
させるインダクタと可変抵抗からなる第２の直列回路
と、第１および第２の直列回路の各出力の差分に対して
所定の増幅を行う差動増幅器とを含む２つの移相回路1
0、30と、帰還抵抗70および入力抵抗74のそれぞれを介
することにより後段の移相回路30から出力される信号と
入力端子90に入力される入力信号とを所定の割合で加算
する加算回路とを含んで構成されている。移相回路10、
30内のインダクタと可変抵抗からなる第２の直列回路の
時定数を変化させて同調周波数を調整し、入力抵抗74と
帰還抵抗70の抵抗比を変化させて最大減衰量を調整す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、同調周波数と最大減
衰量とを互いに干渉することなく、任意に調整し得る同
調増幅器に関する。

【０００２】

【従来の技術】同調増幅器として従来より能動素子およ
びリアクタンス素子を使用した各種の増幅回路が提案さ
れ実用化されている。

【０００３】

【発明が解決しようとする課題】従来の同調増幅器にお
いては、同調周波数を調整すると、ＬＣ回路に依存する
Ｑと利得が変化し、最大減衰量を調整すると同調周波数
が変化したり、また、図３３の特性曲線ＡおよびＢに示
すように、最大減衰量を調整すると同調周波数における
利得が変化するので、同調周波数、同調周波数における
利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことな
く調整することは極めて困難であった。

【０００４】さらに、同調周波数および最大減衰量を調
整し得る同調増幅器を集積回路によって形成することも
困難であった。

【０００５】そこで、この発明は、このような課題を解
決するために考えられたものである。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ために、この発明の同調増幅器は、入力信号が一方端に
入力される入力側インピーダンス素子と、帰還信号が一
方端に入力される帰還側インピーダンス素子とを含んで
おり、前記入力信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とインダクタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記インダクタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む２
つの移相回路と、を備え、前記２つの移相回路を縦続接
続し、これら縦続接続された２つの移相回路の中の前段
の移相回路に対して前記加算回路によって加算された信
号を入力するとともに、後段の移相回路から出力される
信号を前記帰還信号として前記帰還側インピーダンス素
子の一方端に入力し、これら２つの移相回路のいずれか
の出力を同調信号として取り出すことを特徴とする。

【０００７】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とインダクタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記インダクタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む２
つの移相回路と、入力される交流信号の位相を変えずに
出力する非反転回路と、を備え、前記２つの移相回路お
よび前記非反転回路のそれぞれを縦続接続し、これら縦
続接続された複数の回路の中の初段の回路に対して前記
加算回路によって加算された信号を入力するとともに、
最終段の回路から出力される信号を前記帰還信号として
前記帰還側インピーダンス素子の一方端に入力し、これ
ら複数の回路のいずれかの出力を同調信号として取り出
すことを特徴とする。

【０００８】また、この発明の同調増幅器は、入力端子
に入力される交流信号が一方端に入力される入力側イン
ピーダンス素子と、帰還信号が一方端に入力される帰還
側インピーダンス素子とを含んでおり、前記入力端子に
入力される交流信号と前記帰還信号とを加算する加算回
路と、入力される交流信号が両端に印加される抵抗値が
ほぼ等しい第１および第２の抵抗により構成された第１
の直列回路と、前記交流信号が両端に印加される第３の
抵抗とインダクタにより構成された第２の直列回路と、
前記第１の直列回路を構成する前記第１および第２の抵
抗の接続点の電位と前記第２の直列回路を構成する前記
第３の抵抗と前記インダクタの接続点の電位との差分を
所定の増幅度で増幅して出力する差動増幅器とを含む２
つの移相回路と、入力される交流信号の位相を反転して
出力する位相反転回路と、を備え、前記２つの移相回路
および前記位相反転回路のそれぞれを縦続接続し、これ
ら縦続接続された複数の回路の中の初段の回路に対して
前記加算回路によって加算された信号を入力するととも
に、最終段の回路から出力される信号を前記帰還信号と
して前記帰還側インピーダンス素子の一方端に入力し、
これら複数の回路のいずれかの出力を同調信号として取
り出すことを特徴とする。

【０００９】また、この発明の同調増幅器は、入力側イ
ンピーダンス素子を介して入力された交流信号を同相で
出力する非反転回路と、２つの抵抗の直列接続およびイ
ンダクタと抵抗との直列接続よりなり、前記非反転回路
の出力が印加される第１のブリッジ回路と、前記第１の
ブリッジ回路の２つの出力の差を得る第１の差動増幅器
とを有し、前記第１のブリッジ回路に入力された信号を
移相する第１の移相回路と、２つの抵抗の直列接続およ
び抵抗とインダクタとの直列接続よりなり、前記第１の
移相回路の出力が印加される第２のブリッジ回路と、前
記第２のブリッジ回路の２つの出力の差を得る第２の差
動増幅器とを有し、前記第２のブリッジ回路に入力され
た信号を前記第１の移相回路とは反対方向に移相する第
２の移相回路と、前記第２の移相回路の出力を帰還側イ
ンピーダンス素子を介して前記非反転回路の入力へ帰還
する回路と、を備えることを特徴とする。

【００１０】また、この発明の同調増幅器は、入力抵抗
を介して入力された交流信号を反転して出力する位相反
転回路と、２つの抵抗の直列接続およびインダクタと抵
抗との直列接続よりなり、前記位相反転回路の出力が印
加される第１のブリッジ回路と、前記第１のブリッジ回
路の２つの出力の差を得る第１の差動増幅器とを有し、
前記第１のブリッジ回路に入力された信号を移相する第
１の移相回路と、２つの抵抗の直列接続およびインダク
タと抵抗との直列接続よりなり、前記第１の移相回路の
出力が印加される第２のブリッジ回路と、前記第２のブ
リッジ回路の２つの出力の差を得る第２の差動増幅器と
を有し、前記第２のブリッジ回路に入力された信号を前
記第１の移相回路と同じ方向に移相する第２の移相回路
と、前記第２の移相回路の出力を帰還抵抗を介して前記
位相反転回路の入力へ帰還する回路と、を備えることを
特徴とする。

【００１１】

【実施例】以下、この発明を適用した一実施例の同調増
幅器について、図面を参照しながら具体的に説明する。

【００１２】（第１実施例）図１は、この発明を適用し
た第１実施例の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器１は、入力信号の位相を変えずに
出力する非反転回路50と、それぞれが入力信号の位相を
所定量シフトさせることにより所定の周波数において合
計で０°の位相シフトを行う２つの移相回路10、30と、
帰還抵抗70および入力抵抗74（入力抵抗74は帰還抵抗70
の抵抗値のｎ倍の抵抗値を有しているものとする）のそ
れぞれを介することにより後段の移相回路30から出力さ
れる信号（帰還信号）と入力端子90に入力される信号
（入力信号）とを所定の割合で加算する加算回路とを含
んで構成されている。なお、非反転回路50はバッファ回
路として機能するものであるが、同調増幅器の基本動作
のみに着目した場合には省略してもよい。

【００１３】図２は、図１に示した前段の移相回路10の
構成を抜き出して示したものである。同図に示す前段の
移相回路10は、２入力の差分電圧を所定の増幅度（例え
ば約２倍）で増幅して出力する差動増幅器12と、入力端
22に入力された信号の位相を所定量シフトさせて差動増
幅器12の非反転入力端子に入力する可変抵抗16およびイ
ンダクタ17と、入力端22に入力された信号の位相を変え
ずにその電圧レベルを約１／２に分圧して差動増幅器12
の反転入力端子に入力する抵抗18および20とを含んで構
成されている。

【００１４】なお、インダクタ17と可変抵抗16との間に
挿入されているキャパシタ19は直流電流阻止用であり、
そのインピーダンスは動作周波数において極めて小さ
く、すなわち大きな静電容量を有している。また、イン
ダクタ17と抵抗20の接続点が接地されている場合を考え
て以下の説明を行うものとする。

【００１５】このような構成を有する移相回路10におい
て、所定の交流信号が入力端22に入力されると、差動増
幅器12の反転入力端子には、入力端22に印加される電圧
（入力電圧Ｅi）を抵抗18と抵抗20とによって分圧した
電圧が印加される。抵抗18および20の各抵抗値はほぼ等
しく設定されており、これら２つの抵抗18、20の直列回
路により構成される分圧回路によって約１／２に分圧さ
れた電圧Ｅi／２が差動増幅器12の反転入力端子に印加
される。

【００１６】一方、入力信号が入力端22に入力される
と、差動増幅器12の非反転入力端子には、インダクタ17
と可変抵抗16の接続点（正確にはインダクタ17に直列に
接続されたキャパシタ19と可変抵抗16の接続点である
が、上述したようにこのキャパシタ19は直流電流阻止用
であって動作に影響を与えないため基本動作の説明を行
う場合には省略することができる）に現れる信号が入力
される。可変抵抗16とインダクタ17により構成されるＬ
Ｒ回路（直列回路）の一方端には入力信号が入力されて
いるため、入力信号の位相をこのＬＲ回路によって所定
量シフトした信号の電圧が差動増幅器12の非反転入力端
子には印加される。

【００１７】差動増幅器12は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００１８】図３は、移相回路10の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【００１９】同図に示すように、インダクタ17の両端に
現れる電圧ＶL1と可変抵抗16の両端に現れる電圧ＶR1
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図３に示す半円の円周に沿ってインダクタ17
の両端電圧ＶL1と可変抵抗16の両端電圧ＶR1とが変化す
る。

【００２０】また、差動増幅器12の非反転入力端子に印
加される電圧（インダクタ17の両端電圧ＶL1）から反転
入力端子に印加される電圧（抵抗20の両端電圧Ｅi／
２）をベクトル的に減算したものが差分電圧Ｅo′とな
る。この差分電圧Ｅo′は、図３に示した半円におい
て、その中心点を始点とし、電圧ＶL1と電圧ＶR1とが交
差する円周上の一点を終点とするベクトルで表すことが
でき、その大きさは半円の半径Ｅi／２に等しくなる。
実際には、差動増幅器12はこの差分電圧Ｅo′を２倍に
増幅しており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。
したがって、この実施例の移相回路10において、入力信
号の振幅と出力信号の振幅とは等しく、入出力信号間で
信号の減衰が生じないことがわかる。

【００２１】また、図３から明らかなように、電圧ＶL1
と電圧ＶR1とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶL1との位相差は、周波数ωが０から∞まで変
化するに従って９０°から０°まで変化する。そして、
移相回路10全体の位相シフト量φ1はその２倍であり、
周波数に応じて１８０°から０°まで変化する。

【００２２】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００２３】図４は、前段の移相回路10を等価的に表し
た図であり、差動増幅器12の入力側に設けられた２つの
直列回路に対応する構成が示されている。

【００２４】抵抗18および20により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、抵抗18、20
のそれぞれは電圧Ｅi／２を発生する２つの電圧源27、2
8に置き換えて考えることができる。このとき、図４に
示す等価回路の閉ループに流れる電流Ｉは、インダクタ
17のインダクタンスをＬ、可変抵抗16の抵抗値をＲとす
ると、

【数１】 となる。ここで、図４に示す２点間の電位差（差分）Ｅ
o′を求めると、

【数２】 となる。上述した(2)式に(1)式を代入して計算すると、

【数３】 となる。また、この実施例の移相回路10の出力電圧Ｅo
は、上述した差分Ｅo′を２倍したものであるから、

【数４】 となる。ここで、可変抵抗16とインダクタ17からなるＬ
Ｒ回路の時定数をＴ（＝Ｌ／Ｒ）とした。

【００２５】この(4)式においてｓ＝ｊωを代入して変
形すると、

【数５】 となる。(5)式から出力電圧Ｅoの絶対値を求めると、

【数６】 となる。すなわち、(6)式は、この実施例の移相回路10
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることを表
している。

【００２６】また、(5)式から出力電圧Ｅoの入力電圧Ｅ
iに対する位相シフト量φ1を求めると、

【数７】 となる。この(7)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ1は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗16の抵抗値Ｒを可変することにより、位
相シフト量φ1がほぼ９０°となる周波数ωを変化させ
ることができる。

【００２７】図５は、図１に示した後段の移相回路30の
構成を抜き出して示したものである。同図に示す後段の
移相回路30は、２入力の差分電圧を所定の増幅度（例え
ば約２倍）で増幅して出力する差動増幅器32と、入力端
42に入力された信号の位相を所定量シフトさせて差動増
幅器32の非反転入力端子に入力するインダクタ37および
可変抵抗36と、入力端42に入力された信号の位相を変え
ずにその電圧レベルを約１／２に分圧して差動増幅器32
の反転入力端子に入力する抵抗38および40とを含んで構
成されている。

【００２８】なお、インダクタ37に直列に挿入されてい
るキャパシタ39は直流電流阻止用であり、そのインピー
ダンスは動作周波数において極めて小さく、すなわち大
きな静電容量を有している。

【００２９】このような構成を有する移相回路30におい
て、所定の交流信号が入力端42に入力されると、差動増
幅器32の反転入力端子には、入力端42に印加される電圧
（入力電圧Ｅi）を抵抗38と抵抗40とによって分圧した
電圧が印加される。抵抗38および40の各抵抗値はほぼ等
しく設定されており、これら２つの抵抗38、40の直列回
路により構成される分圧回路によって約１／２に分圧さ
れた電圧Ｅi／２が差動増幅器32の反転入力端子に印加
される。

【００３０】一方、入力信号が入力端42に入力される
と、差動増幅器32の非反転入力端子には、インダクタ37
と可変抵抗36の接続点に現れる信号が入力される。イン
ダクタ37と可変抵抗36により構成されるＬＲ回路（直列
回路）の一方端には入力信号が入力されているため、入
力信号の位相をこのＬＲ回路によって所定量シフトした
信号の電圧が差動増幅器32の非反転入力端子には印加さ
れる。

【００３１】差動増幅器32は、このようにして２つの入
力端子に印加される電圧の差分を所定の増幅度、例えば
約２倍に増幅した信号を出力する。

【００３２】図６は、移相回路30の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。

【００３３】同図に示すように、可変抵抗36の両端に現
れる電圧ＶR2とインダクタ37の両端に現れる電圧ＶL2
は、互いに位相が９０°ずれており、これらをベクトル
的に合成（加算）したものが入力電圧Ｅiとなる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図６に示す半円の円周に沿って可変抵抗36の
両端電圧ＶR2とインダクタ37の両端電圧ＶL2とが変化す
る。

【００３４】また、差動増幅器32の非反転入力端子に印
加される電圧（可変抵抗36の両端電圧ＶR2）から反転入
力端子に印加される電圧（抵抗40の両端電圧Ｅi／２）
をベクトル的に減算したものが差分電圧Ｅo′となる。
この差分電圧Ｅo′は、図６に示した半円において、そ
の中心点を始点とし、電圧ＶR2と電圧ＶL2とが交差する
円周上の一点を終点とするベクトルで表すことができ、
その大きさは半円の半径Ｅi／２に等しくなる。実際に
は、差動増幅器32はこの差分電圧Ｅo′を２倍に増幅し
ており、出力電圧Ｅo＝Ｅo′×２＝Ｅiとなる。したが
って、この実施例の移相回路30において、入力信号の振
幅と出力信号の振幅とは等しく、入出力信号間で信号の
減衰が生じないことがわかる。

【００３５】また、図６から明らかなように、電圧ＶR2
と電圧ＶL2とは円周上で直角に交わるため、入力電圧Ｅ
iと電圧ＶR2との位相差は、周波数ωが０から∞まで変
化するに従って０°から９０°まで変化する。そして、
移相回路30全体の位相シフト量φ2はその２倍であり、
周波数に応じて０°から１８０°まで変化する。

【００３６】次に、上述した入出力電圧間の関係を定量
的に検証する。

【００３７】図７は、後段の移相回路30を等価的に表し
た図であり、差動増幅器32の入力側に設けられた２つの
直列回路に対応する構成が示されている。

【００３８】抵抗38および40により構成される直列回路
の両端には入力電圧Ｅiが印加されるため、前段の移相
回路10の場合と同様に、抵抗38、40のそれぞれは電圧Ｅ
i／２を発生する２つの電圧源27、28に置き換えて考え
ることができる。このとき、図７に示す等価回路の閉ル
ープに流れる電流Ｉは、可変抵抗36の抵抗値をＲ、イン
ダクタ37のインダクタンスをＬとすると、上述した(1)
式で表すことができる。

【００３９】ここで、図７に示す２点間の電位差（差
分）Ｅo′を求めると、

【数８】 となる。上述した(8)式に(1)式を代入して計算すると、

【数９】 となる。また、この実施例の移相回路30の出力電圧Ｅo
は、上述した差分Ｅo′を２倍したものであるから、

【数１０】 となる。ここで、移相回路10と同様に、インダクタ37と
可変抵抗36からなるＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）
とした。

【００４０】(10)式においてｓ＝ｊωを代入して変形す
ると、

【数１１】 となる。

【００４１】上述した(10)式および(11)式は、前段の移
相回路10について示した(4)式および(5)式と符号のみ異
なっている。したがって、出力電圧Ｅoの絶対値は(6)式
をそのまま適用することができ、後段の移相回路30は入
出力間の位相がどのように回転しても、その出力信号の
振幅は入力信号の振幅に等しく一定であることがわか
る。

【００４２】また、(11)式から出力電圧Ｅoの入力電圧
Ｅiに対する位相シフト量φ2を求めると、

【数１２】 となる。この(12)式から、例えばωがほぼ１／Ｔ（＝Ｒ
／Ｌ）となるような周波数における位相シフト量φ2は
ほぼ９０°となり、入力信号の振幅を減衰させることな
く位相のみをほぼ９０°シフトさせることができる。し
かも、可変抵抗36の抵抗値Ｒを可変することにより、位
相シフト量φ2がほぼ９０°となる周波数ωを変化させ
ることができる。

【００４３】このようにして、２つの移相回路10、30の
それぞれにおいて位相が所定量シフトされる。しかも、
図３および図６に示すように、各移相回路10、30におけ
る入出力電圧の相対的な位相関係は反対方向であって、
所定の周波数において２つの移相回路10、30の全体によ
り位相シフト量が０°となる信号が出力される。

【００４４】また、後段の移相回路30の出力は、帰還抵
抗70を介して移相回路10の前段に設けられた非反転回路
50の入力側に帰還されており、この帰還された信号と入
力抵抗74を介して入力される信号とが加算される。この
加算された信号は、バッファ回路として機能する非反転
回路50を介して移相回路10の入力端（図２に示した入力
端22）に入力される。

【００４５】このような帰還ループを形成することによ
り、ある周波数において帰還ループを一巡する信号の位
相シフト量が０°となる。このとき、非反転回路50や２
つの移相回路10、30の各増幅度を調整して、同調増幅器
１全体のループゲインをほぼ１に設定することにより、
同調動作が行われる。

【００４６】図８は、上述した構成を有する２つの移相
回路10、30および非反転回路50の全体を伝達関数Ｋ1を
有する回路に置き換えたシステム図であり、伝達関数Ｋ
1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗70が、
直列に帰還抵抗70のｎ倍の抵抗値（ｎＲ0）を有する入
力抵抗74が接続されている。図９は、図８に示すシステ
ムをミラーの定理によって変換したシステム図であり、
変換後のシステム全体の伝達関数Ａは、

【数１３】 で表すことができる。

【００４７】ところで、(4)式から明らかなように、前
段の移相回路10の伝達関数Ｋ2は、

【数１４】 であり、(10)式から明らかなように、後段の移相回路30
の伝達関数Ｋ3は、

【数１５】 である。したがって、移相回路10、30を２段縦続接続し
た場合の全体の伝達関数Ｋ1は、

【数１６】 となる。この(16)式を上述した(13)式に代入すると、

【数１７】 となる。

【００４８】この(17)式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにも最
大減衰量を与えることがわかる。さらに、ω＝１／Ｔの
同調点（２つの移相回路10、30の各時定数が異なる場合
であってそれぞれをＴ₁、Ｔ₂とした場合には、ω＝１／
√（Ｔ₁・Ｔ₂)の同調点）においてはＡ＝１であって帰
還抵抗70と入力抵抗74の抵抗比ｎに無関係であることが
わかる。換言すれば、図１０に示すように、ｎの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。

【００４９】このように、この実施例の同調増幅器１に
よれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えても
同調周波数および同調時の利得が一定であり、最大減衰
量のみを変化させることができる。反対に、最大減衰量
は上述した抵抗比ｎによって決定されるため、各移相回
路10、30内の可変抵抗16あるいは36の抵抗値を変えて同
調周波数を変えた場合であっても、この最大減衰量に影
響を与えることはなく、同調周波数、同調周波数におけ
る利得、最大減衰量を互いに干渉しあうことなく調整す
ることができる。

【００５０】また、この実施例の同調増幅器１におい
て、インダクタ17および37は、写真触刻法等によりスパ
イラル状の導体を形成することによって半導体基板上へ
形成することが可能となるが、このようなインダクタ17
および37を用いることにより、それ以外の構成部品（差
動増幅器や抵抗等）とともに半導体基板上に形成するこ
とができることから、同調周波数および最大減衰量を調
整し得る同調増幅器１の全体を半導体基板上に形成して
集積回路とすることも容易である。但し、この場合には
インダクタ17および37が有するインダクタンスは極めて
小さくなるため、同調周波数が高くなる。別の見方をす
れば、同調増幅器１の同調周波数はＲ／Ｌに比例し、こ
の中のインダクタンスＬは集積化等により小さくするこ
とが容易であるため、同調周波数の高周波化に適してい
る。

【００５１】なお、上述した第１実施例の同調増幅器１
では、前段に移相回路10を、後段に移相回路30をそれぞ
れ配置したが、これらの全体によって入出力信号間の位
相シフト量が０°となればよいことから、これらの前後
を入れ換えて前段に移相回路30を、後段に移相回路10を
それぞれ配置して同調増幅器を構成するようにしてもよ
い。

【００５２】（第２実施例）上述した第１実施例の同調
増幅器１は、構成が異なる２つの移相回路10および30を
組み合わせて構成したが、同じ構成を有する２つの移相
回路を組み合わせて同調増幅器を構成するようにしても
よい。

【００５３】図１に示す同調増幅器１に含まれる一方の
移相回路10は図２に示した基本構成を有しており、移相
回路10の入力と出力との間には(4)式で表される関係が
成立する。以下では、図２に示す構成を有する移相回路
10を(4)式中の分数の符号を用いて便宜上「−型の移相
回路」と称して説明を行う。また、図１に示す同調増幅
器１に含まれる他方の移相回路30は図５に示した基本構
成を有しており、移相回路30の入力と出力との間には(1
0)式で表された関係が成立する。以下では、図５に示す
構成を有する移相回路30を(10)式中の分数の符号を用い
て便宜上「＋型の移相回路」と称して説明を行う。

【００５４】このように各移相回路を便宜上２つのタイ
プに分類した場合には、第１実施例の同調増幅器１は、
タイプが異なる２つの移相回路10および30を組み合わせ
ることにより、全体としての位相シフト量が０°となる
周波数において同調動作を行うようになっている。

【００５５】ところで、１つの−型の移相回路10に信号
の位相を反転させる位相反転回路を接続した場合のその
全体の入出力間の関係に着目すると、(4)式において分
数の符号「−」を反転して「＋」にすればよく、１つの
−型の移相回路に位相反転回路を接続した構成が１つの
＋型の移相回路に等価であるといえる。同様に、１つの
＋型の移相回路30に信号の位相を反転させる位相反転回
路を接続した場合のその全体の入出力間の関係に着目す
ると、(10)式において分数の符号「＋」を反転して
「−」にすればよく、１つの＋型の移相回路に位相反転
回路を接続した構成が１つの−型の移相回路に等価であ
るといえる。

【００５６】したがって、第１実施例においてタイプが
異なる２つの移相回路10および30を組み合わせて同調増
幅器を構成する代わりに、同タイプの２つの移相回路と
位相反転回路を組み合わせて同調増幅器を構成すること
ができる。

【００５７】図１１は、第２実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ａは、入力信
号の位相を反転する位相反転回路80と、図２に示す−型
の２つの移相回路10と、帰還抵抗70および入力抵抗74
（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有
しているものとする）のそれぞれを介することにより後
段の移相回路10から出力される信号（帰還信号）と入力
端子90に入力される信号（入力信号）とを所定の割合で
加算する加算回路とを含んで構成されている。

【００５８】このような構成を有する同調増幅器１ａに
おいて、ある周波数において２つの移相回路10によって
位相が１８０°シフトされるとともに、位相反転回路80
によって位相が反転されるため、全体として信号の位相
シフト量が０°となる。例えば、２つの移相回路10内の
ＬＲ回路の時定数が同じであると仮定し、その値をＴと
おくと、ω＝１／Ｔの周波数では２つの移相回路10のそ
れぞれにおける位相シフト量が９０°となる。したがっ
て、位相反転回路80によって位相が反転されるととも
に、２つの移相回路10の全体によって位相が１８０°シ
フトされ、全体として、位相が一巡して位相シフト量が
０°となる信号が後段の移相回路10から出力される。

【００５９】また、後段の移相回路10の出力は、帰還抵
抗70を介して位相反転回路80の入力側に帰還されてお
り、この帰還された信号と入力抵抗74を介して入力され
る信号とが加算され、この加算された信号が位相反転回
路80に入力されている。

【００６０】このような帰還ループを形成することによ
り、位相反転回路80によって信号の位相が反転されると
ともに、ある周波数において２つの移相回路10によって
位相が１８０°シフトされ、全体として帰還ループを一
巡する信号の位相シフト量が０°となる。このとき、位
相反転回路80や２つの移相回路10の各増幅度を調整し
て、同調増幅器１ａ全体のループゲインをほぼ１に設定
することにより、同調動作が行われる。

【００６１】ところで、上述した位相反転回路80および
２つの移相回路10を含む第２実施例の同調増幅器１ａ
は、その全体を伝達関数Ｋ1を有する回路に置き換える
と、第１実施例の場合と同様に、図８に示すシステム図
で表すことができる。したがって、ミラーの定理によっ
て変換することにより図９に示すシステム図で表すこと
ができ、変換後のシステム全体の伝達関数Ａは(13)式で
表すことができる。

【００６２】また、移相回路10の伝達関数Ｋ2は(14)式
で表されるため、位相反転回路80と２段の移相回路10と
を接続した場合の全体の伝達関数Ｋ1は、

【数１８】 となる。この(18)式で求めた伝達関数Ｋ1は、(16)式で
求めた第１実施例の同調増幅器１の２つの移相回路10、
30の全体の伝達関数Ｋ1と同じであり、同調増幅器１ａ
の全体の伝達関数は(17)式に示したＡをそのまま適用す
ることができる。

【００６３】したがって、第２実施例の同調増幅器１ａ
は、第１実施例の同調増幅器１と同様の特性を有してお
り、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋
１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路10の
各時定数が異なる場合であってそれぞれをＴ₁、Ｔ₂とし
た場合には、ω＝１／√（Ｔ₁・Ｔ₂）の同調点）におい
てはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎ
に無関係であって、図１０に示すようにｎの値を変化さ
せても同調点がずれることなく、かつ同調点の減衰量も
変化しない。

【００６４】このように、この実施例の同調増幅器１ａ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路10内の可変抵抗16の抵抗値を変えて同調周波数を変
えた場合であっても、この最大減衰量に影響を与えるこ
とはなく、同調周波数、同調周波数における利得、最大
減衰量を互いに干渉しあうことなく調整することができ
る。

【００６５】また、第１実施例と同様に、インダクタ17
は写真触刻法等によりスパイラル状の導体を形成するこ
とによって半導体基板上へ形成することが可能となる
が、このようなインダクタ17を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、同調周波数お
よび最大減衰量を調整し得る同調増幅器１ａの全体を半
導体基板上に形成して集積回路とすることも容易であ
る。また、集積化した場合には容易に同調周波数を高周
波化することができる。

【００６６】（第３実施例）上述した第２実施例の同調
増幅器１ａでは−型の２つの移相回路10を接続した場合
を説明したが、＋型の移相回路30を２段接続することに
より同調増幅器を構成するようにしてもよい。

【００６７】図１２は、第３実施例の同調増幅器の構成
を示す図である。同図に示す同調増幅器１ｂは、入力信
号の位相を反転する位相反転回路80と、図５に示す＋型
の２つの移相回路30と、帰還抵抗70および入力抵抗74
（入力抵抗74は帰還抵抗70の抵抗値のｎ倍の抵抗値を有
しているものとする）のそれぞれを介することにより後
段の移相回路30から出力される信号（帰還信号）と入力
端子90に入力される信号（入力信号）とを所定の割合で
加算する加算回路とを含んで構成されている。

【００６８】上述した第１実施例で説明したように、＋
型の２つの移相回路30のそれぞれは、入力信号の周波数
ωが０から∞まで変化するにしたがって位相シフト量が
０°から１８０°まで変化する。例えば、２つの移相回
路30内のＬＲ回路の時定数が同じであると仮定し、その
値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回
路30のそれぞれにおける位相シフト量が９０°となる。
したがって、２つの移相回路30の全体によって位相が１
８０°シフトされるとともに、前段に設けられた位相反
転回路80によって位相が反転されるため、全体として、
位相が一巡して位相シフト量が０°となる信号が後段の
移相回路30から出力される。

【００６９】また、後段の移相回路30の出力は、帰還抵
抗70を介して位相反転回路80の入力側に帰還されてお
り、この帰還された信号と入力抵抗74を介して入力され
る信号とが加算され、この加算された信号が位相反転回
路80に入力されている。

【００７０】このような帰還ループを形成することによ
り、位相反転回路80によって信号の位相が反転されると
ともに、ある周波数において２つの移相回路30によって
位相が１８０°シフトされ、全体として帰還ループを一
巡する信号の位相シフト量が０°となる。このとき、位
相反転回路80や２つの移相回路30の各増幅度を調整し
て、同調増幅器１ｂ全体のループゲインをほぼ１に設定
することにより、同調動作が行われる。

【００７１】ところで、上述した位相反転回路80および
２つの移相回路30を含む第３実施例の同調増幅器１ｂ
は、その全体を伝達関数Ｋ1を有する回路に置き換える
と、第１実施例の場合と同様に、図８に示すシステム図
で表すことができる。したがって、ミラーの定理によっ
て変換することにより図９に示すシステム図で表すこと
ができ、変換後のシステム全体の伝達関数Ａは(13)式で
表すことができる。

【００７２】また、(15)式から明らかなように、２つの
移相回路30のそれぞれの伝達関数Ｋ3は、(14)式で表さ
れる移相回路10の伝達関数Ｋ2と符号のみ異なっている
ことから、位相反転回路80と２段の移相回路30とを接続
した場合の全体の伝達関数Ｋ1は(18)式に示したものを
そのまま適用することができる。このため、第２実施例
の同調増幅器１ａと同様に、同調増幅器１ｂの全体の伝
達関数は(17)式に示したＡをそのまま適用することがで
きる。

【００７３】したがって、第３実施例の同調増幅器１ｂ
は、第１実施例の同調増幅器１等と同様の特性を有して
おり、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ
＋１）となって、最大減衰量を与えることがわかる。ま
た、ω＝∞のときにも最大減衰量を与えることがわか
る。さらに、ω＝１／Ｔの同調点（２つの移相回路30の
各時定数が異なる場合であってそれぞれをＴ₁、Ｔ₂とし
た場合には、ω＝１／√（Ｔ₁・Ｔ₂）の同調点）におい
てはＡ＝１であって帰還抵抗70と入力抵抗74の抵抗比ｎ
に無関係であって、図１０に示すようにｎの値を変化さ
せても同調点がずれることなく、かつ同調点の減衰量も
変化しない。

【００７４】このように、この実施例の同調増幅器１ｂ
によれば、帰還抵抗70と入力抵抗74の抵抗比ｎを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比ｎによって決定されるため、各移相
回路30内の可変抵抗36の抵抗値を変えて同調周波数を変
えた場合であっても、この最大減衰量に影響を与えるこ
とはなく、同調周波数、同調周波数における利得、最大
減衰量を互いに干渉しあうことなく調整することができ
る。

【００７５】また、第１実施例等と同様に、インダクタ
37は写真触刻法等によりスパイラル状の導体を形成する
ことによって半導体基板上へ形成することが可能となる
が、このようなインダクタ37を用いることにより、それ
以外の構成部品（差動増幅器や抵抗等）とともに半導体
基板上に形成することができることから、同調周波数お
よび最大減衰量を調整し得る同調増幅器１ｂの全体を半
導体基板上に形成して集積回路とすることも容易であ
る。また、集積化した場合には容易に同調周波数を高周
波化することができる。

【００７６】（その他の実施例）上述した各実施例の同
調増幅器に含まれる非反転回路50あるいは位相反転回路
80は、トランジスタやオペアンプや抵抗等を組み合わせ
て簡単に構成することができる。

【００７７】図１３は、オペアンプを用いて構成した非
反転回路と位相反転回路の具体例を示す図である。同図
(Ａ)に示す非反転回路50は、反転入力端子が抵抗54を介
して接地されているとともにこの反転入力端子と出力端
子との間に抵抗56が接続されたオペアンプ52を含んで構
成されており、２つの抵抗54、56の抵抗比によって定ま
る所定の増幅度を有するバッファとして機能する。オペ
アンプ52の非反転入力端子に交流信号が入力されると、
オペアンプ52の出力端子からは同相の信号が出力され
る。

【００７８】また、同図(Ｂ)に示す位相反転回路80は、
入力信号が抵抗84を介して反転入力端子に入力されると
ともに非反転入力端子が接地されたオペアンプ82と、こ
のオペアンプ82の反転入力端子と出力端子との間に接続
された抵抗86とを含んで構成されている。この位相反転
回路80は、２つの抵抗84、86の抵抗比によって定まる所
定の増幅度を有しており、抵抗84を介してオペアンプ82
の反転入力端子に交流信号が入力されると、オペアンプ
82の出力端子からは位相が反転した逆相の信号が出力さ
れる。

【００７９】ところで、上述した各実施例の同調増幅器
は、２つの移相回路と非反転回路あるいは位相反転回路
によって構成されており、接続された複数の回路の全体
によって所定の周波数において合計の位相シフト量を０
°にすることにより所定の同調動作を行うようになって
いる。したがって、位相シフト量だけに着目すると、移
相回路と非反転回路あるいは位相反転回路とをどのよう
な順番で接続するかはある程度の自由度があり、必要に
応じて接続順番を決めることができる。

【００８０】図１４は、タイプが異なる２つの移相回路
と非反転回路とを組み合わせて同調増幅器を構成した場
合において、２つの移相回路と非反転回路50の接続状態
を示す図である。なお、これらの図において、帰還側イ
ンピーダンス素子70ａおよび入力側インピーダンス素子
74ａは、各同調増幅器の出力信号と入力信号とを所定の
割合で加算するためのものであり、最も一般的には図１
等に示すように、帰還側インピーダンス素子70ａとして
帰還抵抗70を、入力側インピーダンス素子74ａとして入
力抵抗74を使用する。

【００８１】但し、帰還側インピーダンス素子70ａおよ
び入力側インピーダンス素子74ａは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還側インピーダンス素子70ａおよび
入力側インピーダンス素子74ａをともにキャパシタによ
り、あるいは帰還側インピーダンス素子70ａおよび入力
側インピーダンス素子74ａをともにインダクタにより形
成するようにしてもよい。または、抵抗やキャパシタあ
るいはインダクタを組み合わせることにより、インピー
ダンスの実数分および虚数分の比を同時に調整しうるよ
うにして各インピーダンス素子を形成してもよい。

【００８２】図１４(Ａ)には、タイプが異なる（一方が
−型であって他方が＋型である）２つの移相回路の後段
に非反転回路50を配置した構成が示されている。このよ
うに、後段に非反転回路50を配置した場合には、この非
反転回路50に出力バッファの機能を持たせることによ
り、大きな出力電流を取り出すこともできる。

【００８３】図１４(Ｂ)には、タイプが異なる２つの移
相回路の中間に非反転回路50を配置した構成が示されて
いる。このように、中間に非反転回路50を配置した場合
には、前段の移相回路10あるいは30と後段の移相回路30
あるいは10の相互干渉を完全に防止することができる。

【００８４】図１４(Ｃ)には、タイプが異なる２つの移
相回路の前段に非反転回路50を配置した構成が示されて
おり、図１に示した同調増幅器１に対応している。この
ように、前段に非反転回路50を配置した場合には、前段
の移相回路10あるいは30に対する帰還側インピーダンス
素子70ａや入力側インピーダンス素子74ａの影響を最小
限に抑えることができる。

【００８５】同様に、図１５は、同タイプの２つの移相
回路と位相反転回路を組み合わせて同調増幅器を構成し
た場合において、２つの移相回路と位相反転回路80の接
続状態を示す図である。なお、図１４について説明した
ように、帰還側インピーダンス素子70ａおよび入力側イ
ンピーダンス素子74ａは、各同調増幅器の出力信号と入
力信号とを所定の割合で加算するためのものであり、最
も一般的には図１等に示すように、帰還側インピーダン
ス素子70ａとして帰還抵抗70を、入力側インピーダンス
素子74ａとして入力抵抗74を使用する。但し、帰還側イ
ンピーダンス素子70ａおよび入力側インピーダンス素子
74ａは、それぞれの素子に入力された信号の位相関係を
変えることなく加算できればよいことから、キャパシタ
等によって形成するようにしてもよい。

【００８６】図１５(Ａ)には、同タイプの２つの移相回
路の後段に位相反転回路80を配置した構成が示されてい
る。このように、後段に位相反転回路80を配置した場合
には、この位相反転回路80に出力バッファの機能を持た
せることにより、大きな出力電流を取り出すこともでき
る。

【００８７】図１５(Ｂ)には、同タイプの２つの移相回
路の間に位相反転回路80を配置した構成が示されてい
る。このように、中間に位相反転回路80を配置した場合
には、２つの移相回路間の相互干渉を完全に防止するこ
とができる。

【００８８】図１５(Ｃ)には、２つの移相回路の前段に
位相反転回路80を配置した構成が示されており、図１１
に示した同調増幅器１ａや図１２に示した同調増幅器１
ｂに対応している。このように、前段に位相反転回路80
を配置した場合には、前段の移相回路10あるいは30に対
する帰還側インピーダンス素子70ａや入力側インピーダ
ンス素子74ａの影響を最小限に抑えることができる。

【００８９】また、上述した各実施例において示した移
相回路10、30には可変抵抗16あるいは36が含まれてい
る。これらの可変抵抗16、36は、具体的には接合型ある
いはＭＯＳ型のＦＥＴを用いて実現することができる。

【００９０】図１６は、各実施例において示した２種類
の移相回路内の可変抵抗16あるいは36をＦＥＴに置き換
えた場合の移相回路の構成を示す図である。

【００９１】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗16をＦＥＴに置き換えた構成
が示されている。同図(Ｂ)には、図１等に示した他方の
移相回路30において、可変抵抗36をＦＥＴに置き換えた
構成が示されている。

【００９２】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各同調増幅器において一巡する信号
の位相シフト量が０°となる周波数を変えることができ
るため、同調増幅器の同調周波数を任意に変更すること
ができる。

【００９３】なお、図１６に示した各移相回路は、可変
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成し、各ＦＥＴのゲートとサブストレート間に大
きさが等しく極性が異なるゲート電圧を印加するように
してもよい。抵抗値を可変する場合にはこのゲート電圧
の大きさを変えればよい。このように、２つのＦＥＴを
組み合わせて可変抵抗を構成することにより、ＦＥＴの
非線形領域の改善を行うことができるため、同調信号の
歪みを少なくすることができる。

【００９４】また、上述した各実施例において示した移
相回路10あるいは30は、インダクタ17、37と直列に接続
された可変抵抗16あるいは36の抵抗値を変化させて位相
シフト量を変化させることにより全体の同調周波数を変
えるようにしたが、インダクタ17、37を可変インダクタ
によって形成し、そのインダクタンスを変化させること
により同調周波数を変えるようにしてもよい。

【００９５】図１７は、各実施例において示した２種類
の移相回路内のインダクタ17あるいは37を可変インダク
タに置き換えた場合の移相回路の構成を示す図である。

【００９６】同図(Ａ)には、図１等に示した一方の移相
回路10において、可変抵抗16を固定抵抗に置き換えると
ともにインダクタ17を可変インダクタ17ａに置き換えた
構成が示されている。同図(Ｂ)には、図１等に示した他
方の移相回路30において、可変抵抗36を固定抵抗に置き
換えるとともにインダクタ37を可変インダクタ37ａに置
き換えた構成が示されている。

【００９７】このように、インダクタ17あるいは37を可
変インダクタ17ａあるいは37ａに置き換えて、それらが
有するインダクタンスをある範囲で任意に変化させて各
移相回路における位相シフト量を変えることができる。
したがって、各同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、同調
周波数を任意に変更することができる。

【００９８】ところで、上述した図１７(Ａ)、(Ｂ)では
可変インダクタ17ａあるいは37ａのインダクタンスのみ
を可変したが、同時に可変抵抗16あるいは36の抵抗値を
可変するようにしてもよい。図１７(Ｃ)には、図１等に
示した一方の移相回路10において、可変抵抗16を用いる
とともにインダクタ17を可変インダクタ17ａに置き換え
た構成が示されている。同図(Ｄ)には、図１等に示した
他方の移相回路30において、可変抵抗36を用いるととも
にインダクタ37を可変インダクタ37ａに置き換えた構成
が示されている。

【００９９】また、図１７(Ｃ)、(Ｄ)に示した可変抵抗
を図１６に示したようにＦＥＴのチャネル抵抗を利用し
て形成することができることはいうまでもない。特に、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続
して１つの可変抵抗を構成し、各ＦＥＴのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、ＦＥＴの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。

【０１００】このように、可変抵抗と可変インダクタを
組み合わせて移相回路を構成した場合であっても、可変
抵抗の抵抗値および可変インダクタのインダクタンスを
ある範囲で任意に変化させて各移相回路における位相シ
フト量を変えることができる。したがって、各同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、同調周波数を任意に変更する
ことができる。

【０１０１】また、上述したように可変抵抗や可変イン
ダクタを用いる場合の他、素子定数が異なる複数の抵抗
あるいはインダクタを用意しておいて、スイッチを切り
換えることにより、これら複数の素子の中から１つある
いは複数を選ぶようにしてもよい。この場合にはスイッ
チ切り換えにより接続する素子の個数および接続方法
（直列接続、並列接続あるいはこれらの組み合わせ）に
よって、素子定数を不連続に切り換えることができる。
例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、
…といった２のｎ乗の系列の複数の抵抗を用意しておい
て、１つあるいは任意の複数を選択して直列接続するこ
とにより、等間隔の抵抗値の切り換えをより少ない素子
で容易に実現することができる。このため、同調周波数
が複数ある回路、例えばＡＭラジオに各実施例の同調増
幅器を適用して、複数の放送局から１局を選局して受信
するような用途に適している。

【０１０２】図１８は、上述した可変インダクタ17ａの
具体例を示す図であり、半導体基板上に形成された平面
構造の概略が示されている。なお、同図に示す可変イン
ダクタ17ａの構造は、そのまま可変インダクタ37ａにも
適用することができる。

【０１０３】同図に示す可変インダクタ17ａは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
と、その外周を周回するように形成された制御用導体11
4と、これらインダクタ導体112および制御用導体114の
両方を覆うように形成された絶縁性磁性体118とを含ん
で構成されている。

【０１０４】上述した制御用導体114は、制御用導体114
の両端に可変のバイアス電圧を印加するために可変電圧
電源116が接続され、この可変電圧電源116によって印加
する直流バイアス電圧を可変に制御することにより、制
御用導体114に流れるバイアス電流を変化させることが
できる。

【０１０５】また、半導体基板110は、例えばｎ型シリ
コン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例え
ばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体112は、アル
ミニウムや金等の金属薄膜あるいはポリシリコン等の半
導体材料を渦巻き形状に形成されている。

【０１０６】なお、図１８に示した半導体基板110に
は、可変インダクタ17ａの他に図１等に示した同調増幅
器の他の構成部品が形成されている。

【０１０７】図１９は、図１８に示した可変インダクタ
17ａのインダクタ導体112および制御用導体114の形状を
さらに詳細に示す図である。

【０１０８】同図に示すように、内周側に位置するイン
ダクタ導体112は、所定ターン数（例えば約４ターン）
の渦巻き形状に形成されており、その両端には２つの端
子電極122、124が接続されている。同様に、外周側に位
置する制御用導体114は、所定ターン数（例えば約２タ
ーン）の渦巻き形状に形成されており、その両端には２
つの制御電極126、128が接続されている。

【０１０９】図２０は、図１９のＡ−Ａ線拡大断面図で
あり、インダクタ導体112と制御用導体114を含む絶縁性
磁性体118の横断面が示されている。

【０１１０】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜118ａを介してインダクタ導体112およ
び制御用導体114が形成されており、さらにその表面に
絶縁性の磁性体膜118ｂが被覆形成されている。これら
２つの磁性体膜118ａ、118ｂによって図１８に示した絶
縁性磁性体118が形成されている。

【０１１１】例えば、磁性体膜118ａ、118ｂとしては、
ガンマ・フェライトやバリウム・フェライト等の各種磁
性体膜を用いることができる。また、これらの磁性体膜
の材質や形成方法については各種のものが考えられ、例
えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法
や、その他分子線エピタキシー法（ＭＢＥ法）、化学気
相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜
を形成する方法等がある。

【０１１２】なお、絶縁膜130は、非磁性体材料によっ
て形成されており、インダクタ導体112および制御用導
体114の各周回部分の間を覆っている。このようにして
各周回部分間の磁性体膜118ａ、118ｂを排除することに
より、各周回部分間に生じる漏れ磁束を最小限に抑える
ことができるため、インダクタ導体112が発生する磁束
を有効に利用して大きなインダクタンスを有する可変イ
ンダクタ17ａを実現することができる。

【０１１３】このように、図１８等に示した可変インダ
クタ17ａは、インダクタ導体112と制御用導体114とを覆
うように絶縁性磁性体118（磁性体膜118ａ、118ｂ）が
形成されており、制御用導体114に流す直流バイアス電
流を可変に制御することにより、上述した絶縁性磁性体
118を磁路とするインダクタ導体112の飽和磁化特性が変
化し、インダクタ導体112が有するインダクタンスが変
化する。

【０１１４】したがって、インダクタ導体112のインダ
クタンスそのものを直接変化させることができ、しか
も、半導体基板110上に薄膜形成技術や半導体製造技術
を用いて形成することができるため製造が容易となる。
さらに、半導体基板110上には同調増幅器１等の他の構
成部品を形成することも可能であるため、各実施例の同
調増幅器の全体を集積化によって一体形成する場合に適
している。

【０１１５】なお、図１８等に示した可変インダクタ17
ａは、図２１あるいは図２２に示すように、インダクタ
導体112と制御用導体114とを交互に周回させたり、イン
ダクタ導体112と制御用導体114とを重ねて形成するよう
にしてもよい。いずれの場合であっても、制御用導体11
4に流す直流バイアス電流を変化させることにより絶縁
性磁性体118の飽和磁化特性を変えることができ、イン
ダクタ導体112が有するインダクタンスをある範囲で変
化させることができる。

【０１１６】また、図１８等に示した可変インダクタ17
ａは、半導体基板110上にインダクタ導体112等を形成す
る場合を例にとり説明したが、セラミックス等の絶縁性
あるいは導電性の各種基板上に形成するようにしてもよ
い。

【０１１７】また、磁性体膜118ａ、118ｂとして絶縁性
材料を用いたが、メタル粉（ＭＰ）のような導電性材料
を用いるようにしてもよい。但し、このような導電性の
磁性体膜を上述した絶縁性の磁性体膜118ａ等に置き換
えて使用すると、インダクタ導体112等の各周回部分が
短絡されてインダクタ導体として機能しなくなるため、
各インダクタ導体と導電性の磁性体膜との間を電気的に
絶縁する必要がある。この絶縁方法としては、インダク
タ導体112等を酸化して絶縁酸化膜を形成する方法や、
化学気相法等によりシリコン酸化膜あるいは窒化膜を形
成する方法等がある。

【０１１８】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。

【０１１９】また、図１８等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114の両方の全体
を絶縁性磁性体118で覆うようにしたが、一部のみを覆
って磁路を形成するようにしてもよい。

【０１２０】図２３は、絶縁性磁性体118を部分的に形
成した可変インダクタを示す図である。同図に示すよう
に、絶縁性磁性体118がインダクタ導体112と制御用導体
114の一部を覆うように形成されており、この部分的に
形成された絶縁性磁性体118によって磁路が形成され
る。このように、磁路となる絶縁性磁性体（あるいは導
電性磁性体でもよい）118を部分的に形成した場合に
は、磁路が狭まることによりインダクタ導体112および
制御用導体114によって生じる磁束が飽和しやすくな
る。したがって、制御用導体114に少ないバイアス電流
を流した場合であっても磁束が飽和し、少ないバイアス
電流を可変に制御することによりインダクタ導体112の
インダクタンスを変えることができる。このため、制御
系の構造を簡略化することができる。

【０１２１】また、図１８等に示した可変インダクタ17
ａは、インダクタ導体112と制御用導体114とを同心状に
巻回して形成したが、これら各導体を半導体基板110表
面の隣接した位置に形成してそれらの間を絶縁性あるい
は導電性の磁性体によって形成した磁路によって磁気結
合させてもよい。

【０１２２】図２４は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
17ｂの概略を示す平面図である。

【０１２３】同図に示す可変インダクタ17ｂは、半導体
基板110上に形成された渦巻き形状のインダクタ導体112
ａと、このインダクタ導体112ａと隣接した位置に形成
された渦巻き形状の制御用導体114ａと、インダクタ導
体112ａと制御用導体114ａの各渦巻き中心を覆うように
形成された絶縁性磁性体（あるいは導電性磁性体）119
とを含んで構成されている。

【０１２４】図１８等に示した可変インダクタ17ａと同
様に、制御用導体114ａにはその両端に可変のバイアス
電圧を印加するために可変電圧電源116が接続されてお
り、この可変電圧電源116によって印加するバイアス電
圧を可変に制御することにより、制御用導体114ａに流
れる所定のバイアス電流を変化させることができる。

【０１２５】図２５は、図２４に示した可変インダクタ
17ｂのインダクタ導体112ａおよび制御用導体114ａの形
状をさらに詳細に示した図である。

【０１２６】同図に示すように、インダクタ導体112ａ
は、所定ターン数（例えば約４ターン）の渦巻き形状に
形成されており、その両端には２つの端子電極122、124
が接続されている。同様に、インダクタ導体112ａに隣
接して配置された制御用導体114ａは、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極126、128が接続されてい
る。

【０１２７】図２６は、図２５のＢ−Ｂ線拡大断面図で
あり、インダクタ導体112ａと制御用導体114ａを含む絶
縁性磁性体119の横断面が示されている。

【０１２８】同図に示すように、半導体基板110表面に
絶縁性の磁性体膜119ａおよび絶縁性の非磁性体膜132が
形成されており、その表面にインダクタ導体112ａおよ
び制御用導体114ａがそれぞれ形成されている。そし
て、これらインダクタ導体112ａと制御用導体114ａの各
中心部を貫くようにさらに表面に絶縁性の磁性体膜119
ｂが被覆形成されている。これら２つの磁性体膜119
ａ、119ｂによってインダクタ導体112ａと制御用導体11
4ａの共通の磁路となる環状の磁性体119が形成されてい
る。

【０１２９】なお、図２６に示した絶縁性の非磁性体膜
132は、磁性体膜119ａとほぼ同じ膜厚を有しており、さ
らにそれらの表面においてインダクタ導体112ａと制御
用導体114ａのそれぞれをほぼ同じ高さに形成するため
のものである。したがって、インダクタ導体112ａおよ
び制御用導体114ａに多少の段差が生じてもよい場合に
は、非磁性体膜132を形成せずに、半導体基板110上に直
接インダクタ導体112ａおよび制御用導体114ａの一部を
形成するようにしてもよい。

【０１３０】また、磁性体膜119ａ表面のインダクタ導
体112ａおよび制御用導体114ａの各周回部分の間には、
図１８等に示した可変インダクタ17ａと同様に絶縁膜13
0が形成されている。このように部分的に絶縁膜130を充
填して各周回部分間の磁性体膜119ａ、119ｂを排除する
ことにより、各周回部分間に生じる漏れ磁束を最小限に
抑えることができるため、インダクタ導体112ａによっ
て発生した磁束は、そのほとんどが磁性体膜119ａ、119
ｂを通って制御用導体114ａと交差するようになる。し
たがって、漏れ磁束を少なくすることにより、インダク
タ導体112ａが発生する磁束を有効に利用して大きなイ
ンダクタンスを得ることができる。

【０１３１】このように、上述した可変インダクタ17ｂ
は、インダクタ導体112ａと制御用導体114ａの各渦巻き
中心を通るように環状の絶縁性磁性体119（磁性体膜119
ａ、119ｂ）が形成されている。したがって、制御用導
体114ａに流す直流バイアス電流を可変に制御すること
により、上述した磁性体119を磁路とするインダクタ導
体112ａの飽和磁化特性が変化し、インダクタ導体112ａ
が有するインダクタンスも変化する。

【０１３２】また、上述したように各実施例の同調増幅
器１等を半導体基板上に形成した場合には、インダクタ
17あるいは37としてあまり大きなインダクタンスを確保
することができない。したがって、半導体基板上に実際
に形成したインダクタ17等の小さなインダクタンスを、
回路を工夫することにより見かけ上大きくすることがで
きれば、時定数Ｔを大きな値に設定して同調周波数の低
周波数化を図る際に都合がよい。

【０１３３】図２７は、図１等に示した移相回路10、30
に用いたインダクタ17あるいは37を素子単体ではなく回
路によって構成した変形例を示す図であり、実際に半導
体基板上に形成されるインダクタ素子（インダクタ導
体）のインダクタンスを見かけ上大きくみせるインダク
タンス変換回路として機能する。なお、図２７に示した
回路全体が移相回路10、30に含まれるインダクタ17ある
いは37に対応している。

【０１３４】図２７に示すインダクタンス変換回路17ｃ
は、所定のインダクタンスＬ0を有するインダクタ210
と、２つのオペアンプ212、214と、２つの抵抗216、218
とを含んで構成されている。

【０１３５】１段目のオペアンプ212は、出力端子が反
転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ214も出力端子が反
転入力端子に接続されており、利得１の非反転増幅器と
して機能する。また、これら２つの非反転増幅器の間に
は抵抗216と218による分圧回路が挿入されている。

【０１３６】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。

【０１３７】図２７に示したインダクタンス変換回路17
ｃにおいて、インダクタ210を除く回路全体の伝達関数
をＫ4とすると、インダクタンス変換回路17ｃは図２８
に示すシステム図で表すことができる。図２９は、これ
をミラーの定理によって変換したシステム図である。

【０１３８】図２８に示したインピーダンスＺ0を用い
て図２９に示したインピーダンスＺ1を表すと、

【数１９】 となる。ここで、図２７に示したインダクタンス変換回
路17ｃの場合には、インピーダンスＺ0＝ｊωＬ0であ
り、これを(19)式に代入して、

【数２０】

【数２１】 となる。この(21)式は、インダクタンス変換回路17ｃに
おいてインダクタ210が有するインダクタンスＬ0が見掛
け上は１／（１−Ｋ4）倍になったことを示している。

【０１３９】したがって、利得Ｋ4が正であって０から
１の間にある場合には、１／（１−Ｋ4）は常に１より
大きくなるため、インダクタンスＬ0を大きいほうに変
化させることができる。

【０１４０】ところで、図２７に示したインダクタンス
変換回路17ｃにおける増幅器の利得、すなわちオペアン
プ212と214の全体により構成される増幅器の利得Ｋ4
は、抵抗216と218によって構成される分圧回路の分圧比
によって決まり、それぞれの抵抗値をＲ16、Ｒ18とする
と、

【数２２】 となる。この利得Ｋ4を(21)式に代入して見かけ上のイ
ンダクタンスＬを計算すると、

【数２３】 となる。したがって、抵抗216と218の抵抗比Ｒ18／Ｒ16
を大きくすることにより、２つの端子204、206間の見か
け上のインダクタンスＬを大きくすることができる。例
えば、Ｒ18＝Ｒ16の場合には、(23)式からインダクタン
スＬをＬ0の２倍にすることができる。

【０１４１】このように、上述したインダクタンス変換
回路17ｃは、２つの非反転増幅器の間に挿入された分圧
回路の分圧比を変えることにより、実際に接続されてい
るインダクタ210のインダクタンスＬ0を見かけ上大きく
することができる。そのため、半導体基板上に図１等に
示した同調増幅器１等の全体を形成するような場合に
は、半導体基板上に小さなインダクタンスＬ0を有する
インダクタ210をスパイラル状の導体等によって形成し
ておいて、図２７に示したインダクタンス変換回路によ
って大きなインダクタンスＬに変換することができ、集
積化に際して好都合となる。特に、このようにして大き
なインダクタンスを確保することができれば、図１に示
した同調増幅器１等の同調周波数を比較的低い周波数領
域まで下げることが容易となる。また、集積化を行うこ
とにより、同調増幅器全体の実装面積を小型化して、材
料コスト等の低減も可能となる。

【０１４２】なお、抵抗216、218による分圧回路の分圧
比を固定した場合の他、これら２つの抵抗216、218の少
なくとも一方を可変抵抗により形成することにより、具
体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネル
ＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗
を形成することにより、この分圧比を連続的に変化させ
てもよい。この場合には、図２７に示したオペアンプ21
2、214を含んで構成される増幅器全体の利得が変わり、
端子204、206間のインダクタンスＬも連続的に変化す
る。したがって、このインダクタンス変換回路17ｃを図
１７に示した可変インダクタ17ａの代わりに使用するこ
とにより、各移相回路における位相シフト量をある範囲
で任意に変化させることができる。このため、同調増幅
器において一巡する信号の位相シフト量が０°となる周
波数を変えることができ、上述した同調増幅器の同調周
波数を任意に変更することができる。

【０１４３】また、図２７に示したインダクタンス変換
回路17ｃは、２つのオペアンプ212、214を含む増幅器全
体の利得が１以下に設定されているため、全体をエミッ
タホロワ回路あるいはソースホロワ回路に置き換えるよ
うにしてもよい。

【０１４４】図３０は、オペアンプ212、214を含む増幅
器全体をエミッタホロワ回路に置き換えたインダクタン
ス変換回路の構成を示す図である。同図(Ａ)に示すイン
ダクタンス変換回路17ｄは、エミッタに２つの抵抗22
4、226が接続されたバイポーラトランジスタ228と、こ
の２つの抵抗224、226による分圧点とトランジスタ228
のベースとの間に接続されたインダクタ210と、直流電
流阻止用のキャパシタ230とを含んで構成されている。
インダクタ210の一方端側に挿入されたキャパシタ230
は、周波数特性に影響を与えないようにそのインピーダ
ンスは動作周波数において極めて小さく、すなわち大き
な静電容量に設定されている。

【０１４５】上述したエミッタホロワ回路の利得は、主
に２つの抵抗224、226の抵抗比に応じて決まり、しかも
その利得は常に１未満であるため、(21)式からわかるよ
うに、実際にインダクタ210が有するインダクタンスＬ0
を見掛け上大きくすることができる。しかも、１つのエ
ミッタホロワ回路を用いているだけであり、回路構成が
簡略化でき、最高動作周波数も高く設定することができ
る。

【０１４６】図３０(Ｂ)はその変形例を示す図であり、
同図(Ａ)の２つの抵抗224、226を可変抵抗232に置き換
えた点が異なっている。このように可変抵抗232を用い
ることにより、利得を任意にしかも連続的に変化させる
ことができるため、見掛け上のインダクタンスＬも任意
にしかも連続的に変化させることができ、このインダク
タンス変換回路17ｅを図１７に示した可変インダクタ17
ａの代わりに使用することにより、各移相回路における
位相シフト量をある範囲で任意に変化させることができ
る。このため、同調増幅器において一巡する信号の位相
シフト量が０°となる周波数を変えることができ、上述
した同調増幅器の同調周波数を任意に変更することがで
きる。

【０１４７】なお、図３０(Ｂ)に示したインダクタンス
変換回路17ｅは、同図(Ａ)の２つの抵抗224、226を１つ
の可変抵抗232に置き換えているが、これら２つの抵抗2
24、226の少なくとも一方を可変抵抗によって構成する
ようにしてもよい。

【０１４８】図３１は、図３０(Ａ)および(Ｂ)に示した
インダクタンス変換回路17ｄ、17ｅのそれぞれをソース
ホロワ回路によって実現したものであり、バイポーラト
ランジスタ228をＦＥＴ234に置き換えたものである。図
３１(Ａ)が図３０(Ａ)に、図３１(Ｂ)が図３０(Ｂ)にそ
れぞれ対応している。

【０１４９】図３２は、図２７に示したインダクタンス
変換回路17ｃの変形例を示す図である。図３２に示すイ
ンダクタンス変換回路17ｆは、ｎｐｎ型のバイポーラト
ランジスタ236およびそのエミッタに接続された抵抗240
と、ｐｎｐ型のバイポーラトランジスタ238とそのエミ
ッタに接続された抵抗242と、インダクタンスＬ0を有す
るインダクタ210とを含んで構成されている。

【０１５０】上述した一方のトランジスタ236と抵抗240
により第１のエミッタホロワ回路が、他方のトランジス
タ238と抵抗242により第２のエミッタホロワ回路がそれ
ぞれ形成され、それらが縦続接続されている。しかも、
ｎｐｎ型のトランジスタ236とｐｎｐ型のトランジスタ2
38を用いているため、インダクタ210の一方端であるト
ランジスタ236のベース電位とトランジスタ238のエミッ
タ電位とをほぼ同じに設定することができ、直流電流阻
止用のキャパシタが不要となる。

【０１５１】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。

【０１５２】例えば、上述した各実施例の同調増幅器に
おいては、移相回路10、30内の差動増幅器12、32によっ
て２入力の差分を２倍に増幅して各移相回路の出力とす
ることにより、同調増幅器のループゲインをほぼ１に設
定するようにしたが、差動増幅器12、32の増幅度をこれ
以外の値に設定してもよい。例えば、各差動増幅器12、
32において２入力の差分を増幅せずに、あるいは２倍以
外の増幅度で増幅して出力するとともに、非反転回路50
あるいは位相反転回路80の増幅度を調整して同調増幅器
のループゲインをほぼ１に設定するようにしてもよい。

【０１５３】また、図１等に示した各同調増幅器におい
ては、帰還側インピーダンス素子として抵抗値が固定の
帰還抵抗70を用い、入力側インピーダンス素子として抵
抗値が固定の入力抵抗74を用いるようにしたが、少なく
とも一方の抵抗を可変抵抗により構成して最大減衰量を
任意に変更可能に形成してもよい。この場合に、可変抵
抗を図１６に示したようにＦＥＴのチャネル抵抗を利用
して形成することができることはいうまでもない。特
に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列
接続して１つの可変抵抗を構成し、各ＦＥＴのベースと
サブストレート間に大きさが等しく極性が異なるゲート
電圧を印加した場合には、ＦＥＴの非線形領域の改善を
行うことができるため、同調信号の歪みを少なくするこ
とができる。

【０１５４】同様に、帰還側インピーダンス素子および
入力側インピーダンス素子をキャパシタとした場合には
少なくとも一方を可変容量ダイオードやゲート容量可変
のＦＥＴにより構成して最大減衰量を任意に変更可能に
形成してもよい。

【０１５５】また、上述した実施例の同調増幅器１等に
は２つの移相回路が含まれているが、同調周波数を可変
する場合には、両方の移相回路に含まれるＬＲ回路を構
成する抵抗とインダクタの少なくとも一方の素子定数を
変える場合の他、一方の移相回路に含まれるＬＲ回路を
構成する抵抗とインダクタの少なくとも一方の素子定数
を変える場合が考えられる。また、全ての抵抗やインダ
クタの各素子定数を固定して、同調周波数が固定の同調
増幅器を構成することもできる。

【０１５６】

【発明の効果】以上の各実施例に基づく説明から明らか
なように、同調周波数が高い場合にはこの発明の同調増
幅器を構成する各素子は集積回路の製法によって形成す
ることが可能であるから、同調増幅器を半導体ウエハ上
に集積回路として小型に形成でき、大量生産によって安
価に作ることができる。また、各移相回路内のインダク
タをインダクタンス変換回路を用いて大きいほうに変換
することができ、同調周波数を低周波化することもでき
る。

【０１５７】特に、各移相回路におけるＬＲ回路の可変
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた同調増幅器を得ることができる。

【０１５８】また、この発明の同調増幅器は、最大減衰
量が入力側インピーダンス素子と帰還側インピーダンス
素子の抵抗比によって決まるとともに、同調周波数が各
移相回路におけるＬＲ回路の時定数によって決まるた
め、最大減衰量や同調周波数および同調周波数における
利得を互いに干渉しあうことなく設定することができ
る。

【０１５９】また、従来のＬＣ共振を利用した同調増幅
器においては、同調周波数ωが１／√ＬＣであるから、
同調周波数を調整するために静電容量Ｃまたはインダク
タンスＬを変化させると、同調周波数はその変化量の平
方根に比例して変化するが、この発明の同調増幅器では
同調周波数ωが例えばＲ／Ｌであって、同調周波数は抵
抗値Ｒに比例して変化させることができるので、同調周
波数の大幅な変更および調整が可能となる。また、イン
ダクタンスＬは小さくすることが容易であるため、同調
周波数の高周波化を図ることが容易であり、高い同調周
波数を有する同調増幅器を実現することができる。

【図面の簡単な説明】

【図１】この発明を適用した第１実施例の同調増幅器の
構成を示す回路図、

【図２】図１に示した前段の移相回路の構成を抜き出し
て示した図、

【図３】前段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図４】図２に示した移相回路を等価的に表した図、

【図５】図１に示した後段の移相回路の構成を抜き出し
て示した図、

【図６】後段の移相回路の入出力電圧とインダクタ等に
現れる電圧との関係を示すベクトル図、

【図７】図５に示した移相回路を等価的に表した図、

【図８】２つの移相回路および非反転回路の全体を伝達
関数Ｋ1を有する回路に置き換えたシステム図、

【図９】図８に示すシステムをミラーの定理によって変
換したシステム図、

【図１０】この実施例の同調増幅器の同調特性を示す
図、

【図１１】第２実施例の同調増幅器の構成を示す回路
図、

【図１２】第３実施例の同調増幅器の構成を示す回路
図、

【図１３】非反転回路および位相反転回路の具体例を示
す図、

【図１４】移相回路と非反転回路との接続形態を示す
図、

【図１５】移相回路と位相反転回路との接続形態を示す
図、

【図１６】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図、

【図１７】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図、

【図１８】可変インダクタの一例を示す図、

【図１９】図１８に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２０】図１９のＡ−Ａ線拡大断面図、

【図２１】図１８に示した可変インダクタの変形例を示
す図、

【図２２】図１８に示した可変インダクタの変形例を示
す図、

【図２３】図１８に示した可変インダクタの変形例を示
す図、

【図２４】可変インダクタの他の例を示す図、

【図２５】図２４に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図、

【図２６】図２５のＢ−Ｂ線拡大断面図、

【図２７】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図、

【図２８】図２７に示した回路を伝達関数を用いて表し
た図、

【図２９】図２８に示す構成をミラーの定理によって変
換した図、

【図３０】図２７に含まれる２つのオペアンプを含む増
幅器全体をエミッタホロワ回路に置き換えたインダクタ
ンス変換回路の構成を示す図、

【図３１】図３０の回路をソースホロワ回路によって実
現した構成を示す図、

【図３２】インダクタンス変換回路の変形例を示す図、

【図３３】従来の同調増幅器における同調周波数、同調
周波数における利得、最大減衰量の関係の一例を示す特
性曲線図である。

【符号の説明】

１ 同調増幅器 10、30 移相回路 12、32 差動増幅器 16、36 可変抵抗 17、37 インダクタ 18、20、38、40 抵抗 19、39 キャパシタ 50 非反転回路 70 帰還抵抗 74 入力抵抗 90 入力端子 92 出力端子

Claims (26)

【特許請求の範囲】
1. 【請求項１】 入力信号が一方端に入力される入力側イ
   ンピーダンス素子と、帰還信号が一方端に入力される帰
   還側インピーダンス素子とを含んでおり、前記入力信号
   と前記帰還信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む２つの移
   相回路と、 を備え、前記２つの移相回路を縦続接続し、これら縦続
   接続された２つの移相回路の中の前段の移相回路に対し
   て前記加算回路によって加算された信号を入力するとと
   もに、後段の移相回路から出力される信号を前記帰還信
   号として前記帰還側インピーダンス素子の一方端に入力
   し、これら２つの移相回路のいずれかの出力を同調信号
   として取り出すことを特徴とする同調増幅器。
2. 【請求項２】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む２つの移
   相回路と、 入力される交流信号の位相を変えずに出力する非反転回
   路と、 を備え、前記２つの移相回路および前記非反転回路のそ
   れぞれを縦続接続し、これら縦続接続された複数の回路
   の中の初段の回路に対して前記加算回路によって加算さ
   れた信号を入力するとともに、最終段の回路から出力さ
   れる信号を前記帰還信号として前記帰還側インピーダン
   ス素子の一方端に入力し、これら複数の回路のいずれか
   の出力を同調信号として取り出すことを特徴とする同調
   増幅器。
3. 【請求項３】 請求項１または２において、 前記第２の直列回路を構成する前記第３の抵抗および前
   記インダクタの接続の仕方を、前記２つの移相回路にお
   いて反対にしたことを特徴とする同調増幅器。
4. 【請求項４】 入力端子に入力される交流信号が一方端
   に入力される入力側インピーダンス素子と、帰還信号が
   一方端に入力される帰還側インピーダンス素子とを含ん
   でおり、前記入力端子に入力される交流信号と前記帰還
   信号とを加算する加算回路と、 入力される交流信号が両端に印加される抵抗値がほぼ等
   しい第１および第２の抵抗により構成された第１の直列
   回路と、前記交流信号が両端に印加される第３の抵抗と
   インダクタにより構成された第２の直列回路と、前記第
   １の直列回路を構成する前記第１および第２の抵抗の接
   続点の電位と前記第２の直列回路を構成する前記第３の
   抵抗と前記インダクタの接続点の電位との差分を所定の
   増幅度で増幅して出力する差動増幅器とを含む２つの移
   相回路と、 入力される交流信号の位相を反転して出力する位相反転
   回路と、 を備え、前記２つの移相回路および前記位相反転回路の
   それぞれを縦続接続し、これら縦続接続された複数の回
   路の中の初段の回路に対して前記加算回路によって加算
   された信号を入力するとともに、最終段の回路から出力
   される信号を前記帰還信号として前記帰還側インピーダ
   ンス素子の一方端に入力し、これら複数の回路のいずれ
   かの出力を同調信号として取り出すことを特徴とする同
   調増幅器。
5. 【請求項５】 請求項４において、 前記第２の直列回路を構成する前記第３の抵抗および前
   記インダクタの接続の仕方を、前記２つの移相回路にお
   いて同じにしたことを特徴とする同調増幅器。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子のそれぞれは抵抗であることを特徴とする
   同調増幅器。
7. 【請求項７】 請求項６において、 前記入力側インピーダンス素子および前記帰還側インピ
   ーダンス素子の少なくとも一方を可変抵抗により形成
   し、前記入力側インピーダンス素子および前記帰還側イ
   ンピーダンス素子の抵抗比を変えることにより、最大減
   衰量を変化させることを特徴とする同調増幅器。
8. 【請求項８】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
   ３の抵抗を可変抵抗により形成し、この抵抗値を変える
   ことにより、同調周波数を変化させることを特徴とする
   同調増幅器。
9. 【請求項９】 請求項７または８において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
   ト電圧を変えてチャネル抵抗を変えることを特徴とする
   同調増幅器。
10. 【請求項１０】 請求項７または８において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
    ＦＥＴとを並列接続することにより形成し、極性が異な
    る各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗
    を変えることを特徴とする同調増幅器。
11. 【請求項１１】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記イ
    ンダクタが有するインダクタンスを変えることにより、
    同調周波数を変化させることを特徴とする同調増幅器。
12. 【請求項１２】 請求項１１において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
    形成されており、所定の直流バイアス電流が流される制
    御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
    成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
13. 【請求項１３】 請求項１１において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
    タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
    にほぼ平面状で渦巻き形状に形成されており、所定の直
    流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
    貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
    て前記インダクタ導体の両端に現れるインダクタンスを
    変化させることを特徴とする同調増幅器。
14. 【請求項１４】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記第
    ３の抵抗として抵抗値が固定の複数の抵抗を有してお
    り、スイッチ切り換えにより選択的に接続することによ
    り、同調周波数を変化させることを特徴とする同調増幅
    器。
15. 【請求項１５】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記イ
    ンダクタとしてインダクタンスが固定の複数のインダク
    タを有しており、スイッチ切り換えにより選択的に接続
    することにより、同調周波数を変化させることを特徴と
    する同調増幅器。
16. 【請求項１６】 請求項１〜５のいずれかにおいて、 前記２つの移相回路の少なくとも一方に含まれる前記イ
    ンダクタを、利得を０から１の間に設定した増幅器と、
    前記増幅器の入出力間に並列接続されたインダクタ素子
    に置き換えることにより、前記増幅器の入力側からみた
    インダクタンスを実際に前記インダクタ素子が有するイ
    ンダクタンスよりも大きくすることを特徴とする同調増
    幅器。
17. 【請求項１７】 請求項１６において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
    たインダクタンスを変えることにより、同調周波数を変
    化させることを特徴とする同調増幅器。
18. 【請求項１８】 入力側インピーダンス素子を介して入
    力された交流信号を同相で出力する非反転回路と、 ２つの抵抗の直列接続およびインダクタと抵抗との直列
    接続よりなり、前記非反転回路の出力が印加される第１
    のブリッジ回路と、前記第１のブリッジ回路の２つの出
    力の差を得る第１の差動増幅器とを有し、前記第１のブ
    リッジ回路に入力された信号を移相する第１の移相回路
    と、 ２つの抵抗の直列接続および抵抗とインダクタとの直列
    接続よりなり、前記第１の移相回路の出力が印加される
    第２のブリッジ回路と、前記第２のブリッジ回路の２つ
    の出力の差を得る第２の差動増幅器とを有し、前記第２
    のブリッジ回路に入力された信号を前記第１の移相回路
    とは反対方向に移相する第２の移相回路と、 前記第２の移相回路の出力を帰還側インピーダンス素子
    を介して前記非反転回路の入力へ帰還する回路と、 を備えることを特徴とする同調増幅器。
19. 【請求項１９】 請求項１８において、 前記第１の移相回路の前記インダクタと直列接続された
    抵抗の抵抗値および／または前記第２の移相回路の前記
    インダクタと直列接続された前記抵抗の抵抗値を変化さ
    せて同調周波数を変化させることを特徴とする同調増幅
    器。
20. 【請求項２０】 請求項１８において、 前記入力側インピーダンス素子および前記帰還側インピ
    ーダンス素子の素子定数の比を変化させて最大減衰量を
    変化させることを特徴とする同調増幅器。
21. 【請求項２１】 請求項１８において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
    を変化させることを特徴とする同調増幅器。
22. 【請求項２２】 入力抵抗を介して入力された交流信号
    を反転して出力する位相反転回路と、 ２つの抵抗の直列接続およびインダクタと抵抗との直列
    接続よりなり、前記位相反転回路の出力が印加される第
    １のブリッジ回路と、前記第１のブリッジ回路の２つの
    出力の差を得る第１の差動増幅器とを有し、前記第１の
    ブリッジ回路に入力された信号を移相する第１の移相回
    路と、 ２つの抵抗の直列接続およびインダクタと抵抗との直列
    接続よりなり、前記第１の移相回路の出力が印加される
    第２のブリッジ回路と、前記第２のブリッジ回路の２つ
    の出力の差を得る第２の差動増幅器とを有し、前記第２
    のブリッジ回路に入力された信号を前記第１の移相回路
    と同じ方向に移相する第２の移相回路と、 前記第２の移相回路の出力を帰還抵抗を介して前記位相
    反転回路の入力へ帰還する回路と、 を備えることを特徴とする同調増幅器。
23. 【請求項２３】 請求項２２において、 前記第１の移相回路のインダクタと直列接続された抵抗
    の抵抗値および／または前記第２の移相回路のインダク
    タと直列接続された抵抗の抵抗値を変化させて同調周波
    数を変化させることを特徴とする同調増幅器。
24. 【請求項２４】 請求項２２において、 前記入力抵抗および前記帰還抵抗の抵抗値の比を変化さ
    せて最大減衰量を変化させることを特徴とする同調増幅
    器。
25. 【請求項２５】 請求項２２において、 各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗
    を変化させることを特徴とする同調増幅器。
26. 【請求項２６】 請求項１〜２５のいずれかにおいて、 半導体集積回路として形成することを特徴とする同調増
    幅器。