JPH0815246B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0815246B2 JPH0815246B2 JP62087836A JP8783687A JPH0815246B2 JP H0815246 B2 JPH0815246 B2 JP H0815246B2 JP 62087836 A JP62087836 A JP 62087836A JP 8783687 A JP8783687 A JP 8783687A JP H0815246 B2 JPH0815246 B2 JP H0815246B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current source
- output
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路に関し、特に高耐圧を要求される加
入者回路の増幅回路に関する。
入者回路の増幅回路に関する。
一般に、加入者回路の増幅回路は電話機へ直流電流を
供給し、電話機と交換機との送受信線の信号を伝送、ま
たは通話状態の監視を行なうのに用いられる電子回路で
ある。
供給し、電話機と交換機との送受信線の信号を伝送、ま
たは通話状態の監視を行なうのに用いられる電子回路で
ある。
従来の加入者回路の増幅回路の一例を第３図に示す。
図において、入力段の定電流源I1，トランジスタQ1，
Q2，Q3，Q4は差動入力回路を構成し、トランジスタQ5，
Q6および抵抗R1は駆動回路を構成している。更に出力段
として、定電流源I2と、トランジスタQ7，Q8および抵抗
R2でなるバイアス回路と、トランジスタQ9，Q10および
抵抗R3，R4でなる出力回路とを備えている。
図において、入力段の定電流源I1，トランジスタQ1，
Q2，Q3，Q4は差動入力回路を構成し、トランジスタQ5，
Q6および抵抗R1は駆動回路を構成している。更に出力段
として、定電流源I2と、トランジスタQ7，Q8および抵抗
R2でなるバイアス回路と、トランジスタQ9，Q10および
抵抗R3，R4でなる出力回路とを備えている。
このような増幅回路において、電源端子ｄおよびｅ
に、それぞれ正の電圧源V+，負の電圧源V-を加える。出
力ダイナミックレンジが基準電位 より高い場合の出力電圧をVOHとし、抵抗R4に流れる電
流をI4，トランジスタQ10のベース−エミッタ間電圧をV
BE(Q10)とすると、トランジスタQ6およびQ5のコレクタ
−エミッタ間電圧VCE(Q6)およびVCE(Q5)は VCE(Q6)＝（VOH-V-）−（I4R4+VBE(Q10)） …（１） VCE(Q5)＝（VCE(Q6)-VBE(Q6) …（２） となる。VBE(Q6)はトランジスタQ6のベース−エミッタ
間電圧である。逆に出力ダイナミックレンジが基準電位
VREFより低い場合の出力電圧をVOLとし、抵抗R3に流れ
る電流をI3，トランジスタQ9のベース−エミッタ間電圧
をVBE(Q9)とすると、出力段の定電流源I2の両端にかか
る電圧Vdfは Vdf＝（V+-VOL）−（I3R3+VBE(Q9)） …（３） となる。例えば、負の電圧源V-＝-48V，出力電圧VOH＝-
3Vとすると、式（１），（２）により VCE(Q6)44V VCE(Q5)43V となり、トランジスタQ6およびQ5のコレクタ−エミッタ
間には極めて高い電圧がかかることになる。
に、それぞれ正の電圧源V+，負の電圧源V-を加える。出
力ダイナミックレンジが基準電位 より高い場合の出力電圧をVOHとし、抵抗R4に流れる電
流をI4，トランジスタQ10のベース−エミッタ間電圧をV
BE(Q10)とすると、トランジスタQ6およびQ5のコレクタ
−エミッタ間電圧VCE(Q6)およびVCE(Q5)は VCE(Q6)＝（VOH-V-）−（I4R4+VBE(Q10)） …（１） VCE(Q5)＝（VCE(Q6)-VBE(Q6) …（２） となる。VBE(Q6)はトランジスタQ6のベース−エミッタ
間電圧である。逆に出力ダイナミックレンジが基準電位
VREFより低い場合の出力電圧をVOLとし、抵抗R3に流れ
る電流をI3，トランジスタQ9のベース−エミッタ間電圧
をVBE(Q9)とすると、出力段の定電流源I2の両端にかか
る電圧Vdfは Vdf＝（V+-VOL）−（I3R3+VBE(Q9)） …（３） となる。例えば、負の電圧源V-＝-48V，出力電圧VOH＝-
3Vとすると、式（１），（２）により VCE(Q6)44V VCE(Q5)43V となり、トランジスタQ6およびQ5のコレクタ−エミッタ
間には極めて高い電圧がかかることになる。
また、正の電圧源V+＝＋5V，出力電圧VOL＝−44Vとす
ると、式（３）により、 Vdf48V となり、出力段の定電流源I2にも同様なことが言える。
ると、式（３）により、 Vdf48V となり、出力段の定電流源I2にも同様なことが言える。
従来の増幅回路においては、加入者回路が異常を検出
した場合、加入者回路では電源にV+＝+5V，V-＝-48Vの
電圧を扱うため、出力電圧VOHが電源電圧V+側に、ある
いは出力電圧VOLが電源電圧V-側に振り切れ、駆動回路
のトランジスタQ5およびQ6，あるいは出力段の定電流源
I2を破壊するおそれがあり信頼性に欠けるという欠点が
あった。
した場合、加入者回路では電源にV+＝+5V，V-＝-48Vの
電圧を扱うため、出力電圧VOHが電源電圧V+側に、ある
いは出力電圧VOLが電源電圧V-側に振り切れ、駆動回路
のトランジスタQ5およびQ6，あるいは出力段の定電流源
I2を破壊するおそれがあり信頼性に欠けるという欠点が
あった。
本発明の目的は以上の欠点を解決し、増幅回路の出力
電圧VOHあるいはVOLが電源電圧V+あるいはV-まで変動し
ても、駆動回路のトランジスタQ5およびQ6のコレクタ−
エミッタ間あるいは出力段の定電流源I2の両端にかかる
電圧を低く抑えることのできる増幅回路を提供すること
にある。
電圧VOHあるいはVOLが電源電圧V+あるいはV-まで変動し
ても、駆動回路のトランジスタQ5およびQ6のコレクタ−
エミッタ間あるいは出力段の定電流源I2の両端にかかる
電圧を低く抑えることのできる増幅回路を提供すること
にある。
本発明の増幅回路は、増幅すべき信号を受ける入力回
路と、電流源と、バイアス回路と、上記入力回路からの
信号を受ける駆動回路と、出力回路とを備え、上記電流
源と上記バイアス回路と上記駆動回路とは第１の電源端
子と第２の電源端子との間に直列に接続され、上記電流
源と上記バイアス回路との接続点および上記バイアス回
路と上記駆動回路との接続点とを上記出力回路に接続し
た増幅回路において、上記電流源と上記バイアス回路と
の間もしくは上記駆動回路と上記バイアス回路との間に
定電圧素子を設けたことを特徴とする。
路と、電流源と、バイアス回路と、上記入力回路からの
信号を受ける駆動回路と、出力回路とを備え、上記電流
源と上記バイアス回路と上記駆動回路とは第１の電源端
子と第２の電源端子との間に直列に接続され、上記電流
源と上記バイアス回路との接続点および上記バイアス回
路と上記駆動回路との接続点とを上記出力回路に接続し
た増幅回路において、上記電流源と上記バイアス回路と
の間もしくは上記駆動回路と上記バイアス回路との間に
定電圧素子を設けたことを特徴とする。
以下、本発明について図面を参照して説明する。第１
図は本発明の第１の実施例を示す図である。第１図にお
いて、入力段の定電流源I1，トランジスタQ1，Q2，Q3，
Q4は差動入力回路を構成し、トランジスタQ5，Q6および
抵抗R1は駆動回路を構成している。更に出力段として、
定電流源I2と、トランジスタQ7，Q8および抵抗R2でなる
バイアス回路と、トランジスタQ9，Q10および抵抗R3，R
4でなる出力回路とを備えている。ツェナーダイオードD
1およびD2は直列に接続され、ツェナーダイオードD1の
カソードが接続点ｇへ、ツェナーダイオードD2のアノー
ドが接続点ｈへそれぞれ接続されている。第１図は、出
力ダイナミックレンジが基準電位VREFより高い場合を示
している。ツェナーダイオードD1，D2は同一特性を有す
るものとし、そのツェナー電圧をVZとするとトランジス
タQ6およびQ5のコレクタ−エミッタ間電圧VCE(Q6)また
はVCE(Q5)は VCE(Q6)＝（VOH-V-）−（I4R4+VBE(Q10)） −２×VZ ……（４） VCE(Q5)＝VCE(Q6)-VBE(Q6) ……（５） となる。式（４），（５）により、出力電圧VOHが電源
電圧V+まで上がった場合にも、トランジスタQ6およびQ5
のコレクタ−エミッタ間電圧VCE(Q6)およびVCE(Q5)は、
最大定格BVCEO(Q6)およびBVCEO(Q5)を超えないようにツ
ェナーダイオードD1，D2によりトランジスタQ5およびQ6
の耐圧を上げることができる。
図は本発明の第１の実施例を示す図である。第１図にお
いて、入力段の定電流源I1，トランジスタQ1，Q2，Q3，
Q4は差動入力回路を構成し、トランジスタQ5，Q6および
抵抗R1は駆動回路を構成している。更に出力段として、
定電流源I2と、トランジスタQ7，Q8および抵抗R2でなる
バイアス回路と、トランジスタQ9，Q10および抵抗R3，R
4でなる出力回路とを備えている。ツェナーダイオードD
1およびD2は直列に接続され、ツェナーダイオードD1の
カソードが接続点ｇへ、ツェナーダイオードD2のアノー
ドが接続点ｈへそれぞれ接続されている。第１図は、出
力ダイナミックレンジが基準電位VREFより高い場合を示
している。ツェナーダイオードD1，D2は同一特性を有す
るものとし、そのツェナー電圧をVZとするとトランジス
タQ6およびQ5のコレクタ−エミッタ間電圧VCE(Q6)また
はVCE(Q5)は VCE(Q6)＝（VOH-V-）−（I4R4+VBE(Q10)） −２×VZ ……（４） VCE(Q5)＝VCE(Q6)-VBE(Q6) ……（５） となる。式（４），（５）により、出力電圧VOHが電源
電圧V+まで上がった場合にも、トランジスタQ6およびQ5
のコレクタ−エミッタ間電圧VCE(Q6)およびVCE(Q5)は、
最大定格BVCEO(Q6)およびBVCEO(Q5)を超えないようにツ
ェナーダイオードD1，D2によりトランジスタQ5およびQ6
の耐圧を上げることができる。
第２図は本発明の第２の実施例を示す図である。ツェ
ナーダイオードD3およびD4は直列に接続され、ツェナー
ダイオードD3のカソードは接続点ｊへ、ツェナーダイオ
ードD4のアノードは接続点ｌへそれぞれ接続されてい
る。第２図は、出力ダイナミックレンジが基準電位VREF
より低い場合を示している。ツェナーダイオードD3およ
びD4は前記ツェナーダイオードD1およびD2と同一特性を
有するものとする。このとき出力段の定電流源I2の両端
にかかる電圧Vdjは Vdj＝（V+-VOL）−（I3R3+VBE(Q9) −２×VZ ……（６） となる。式（６）により、出力電圧VOLが電源電圧V-ま
で下がった場合にも、出力段の定電流源I2の両端にかか
る電圧を低く抑えることができる。
ナーダイオードD3およびD4は直列に接続され、ツェナー
ダイオードD3のカソードは接続点ｊへ、ツェナーダイオ
ードD4のアノードは接続点ｌへそれぞれ接続されてい
る。第２図は、出力ダイナミックレンジが基準電位VREF
より低い場合を示している。ツェナーダイオードD3およ
びD4は前記ツェナーダイオードD1およびD2と同一特性を
有するものとする。このとき出力段の定電流源I2の両端
にかかる電圧Vdjは Vdj＝（V+-VOL）−（I3R3+VBE(Q9) −２×VZ ……（６） となる。式（６）により、出力電圧VOLが電源電圧V-ま
で下がった場合にも、出力段の定電流源I2の両端にかか
る電圧を低く抑えることができる。
以上の説明においては例としてツェナーダイオードを
２個用いたが、使用する電源電圧またはトランジスタの
耐圧の値により、ツェナーダイオードの個数を適宜選択
する。また定電圧素子としてツェナーダイオードを使用
するものとしたが、これに限られることはなく、ダイオ
ードでも定電圧回路としても同様の効果が得られ、本発
明の目的を達成することができる。
２個用いたが、使用する電源電圧またはトランジスタの
耐圧の値により、ツェナーダイオードの個数を適宜選択
する。また定電圧素子としてツェナーダイオードを使用
するものとしたが、これに限られることはなく、ダイオ
ードでも定電圧回路としても同様の効果が得られ、本発
明の目的を達成することができる。
以上で説明で明らかな如く、本発明の増幅回路によれ
ば、加入者回路の増幅回路の出力電圧が電源電圧まで変
動しても、駆動回路のトランジスタおよび出力段の定電
流源にかかる電圧を低く抑え破壊を防止できる効果があ
る。
ば、加入者回路の増幅回路の出力電圧が電源電圧まで変
動しても、駆動回路のトランジスタおよび出力段の定電
流源にかかる電圧を低く抑え破壊を防止できる効果があ
る。
第１図および第２図はそれぞれ本発明による増幅回路の
第１および第２の実施例を示す図。第３図は従来の増幅
回路を示す図である。 Q1〜Q10……トランジスタ、R1〜R4……抵抗、I1，I2…
…定電流源、D1，D2，D3，D4………ツェナーダイオー
ド、a,b……入力端子、ｃ……出力端子、d,e……電源端
子、f,g,h,j,l……接続点。
第１および第２の実施例を示す図。第３図は従来の増幅
回路を示す図である。 Q1〜Q10……トランジスタ、R1〜R4……抵抗、I1，I2…
…定電流源、D1，D2，D3，D4………ツェナーダイオー
ド、a,b……入力端子、ｃ……出力端子、d,e……電源端
子、f,g,h,j,l……接続点。
Claims (1)
- 【請求項１】増幅すべき信号を受ける入力回路と、電流
源と、バイアス回路と、前記入力回路からの信号を受け
る駆動回路と、出力回路とを備え、前記電流源と前記バ
イアス回路と前記駆動回路とは第１の電源端子と第２の
電源端子との間に直列に接続され、前記電流源と前記バ
イアス回路との接続点および前記バイアス回路と前記駆
動回路との接続点とを前記出力回路に接続した増幅回路
において、前記電流源と前記バイアス回路との間もしく
は前記駆動回路と前記バイアス回路との間に定電圧素子
を設けたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087836A JPH0815246B2 (ja) | 1987-04-08 | 1987-04-08 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087836A JPH0815246B2 (ja) | 1987-04-08 | 1987-04-08 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63252006A JPS63252006A (ja) | 1988-10-19 |
| JPH0815246B2 true JPH0815246B2 (ja) | 1996-02-14 |
Family
ID=13926007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087836A Expired - Lifetime JPH0815246B2 (ja) | 1987-04-08 | 1987-04-08 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815246B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60114007A (ja) * | 1983-11-25 | 1985-06-20 | Onkyo Corp | 電流制限回路 |
-
1987
- 1987-04-08 JP JP62087836A patent/JPH0815246B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63252006A (ja) | 1988-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132684B2 (ja) | ||
| US4779059A (en) | Current mirror circuit | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| US6483683B1 (en) | Overvoltage protection | |
| EP0132863A1 (en) | Protection circuit | |
| JPH0815246B2 (ja) | 増幅回路 | |
| JPH03788B2 (ja) | ||
| US4443771A (en) | Power amplifier | |
| JPS6325775Y2 (ja) | ||
| JPS6075107A (ja) | ホ−ル素子用増幅器 | |
| JPH05250055A (ja) | 電圧電流変換回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPS58105608A (ja) | 電力増幅回路 | |
| JPH0141052B2 (ja) | ||
| JPS627374A (ja) | 整流回路 | |
| JPH057887B2 (ja) | ||
| JPH06152290A (ja) | リミッタ回路 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JPH0458202B2 (ja) | ||
| JPH0225465B2 (ja) | ||
| JPS6018017A (ja) | リセツト回路 | |
| JPH05308276A (ja) | Ｅｃｌゲート |