JPS63252006A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路に関し、特に高耐圧を要求される加入
者回路の増幅回路に関する。

〔従来の技術〕

一般に、加入者回路の増幅回路は電話機へ直流電流を供
給し、電話機と交換機との送受信線の信号を伝送、また
は通話状態の監視を行なうのに用いられる電子回路であ
る。

従来の加入者回路の増幅回路の一例を第３図に示す。図
において、入力段の定電流源１１．トランジスタ＋Ｊ１
．Ｑｚ、Ｑｓ、Ｑａは差動入力回路を構成し、トランジ
スタＱＳ、ＱＳ１および抵抗Ｒ１は駆動回路を構成し、
更に出力段の定電流源工２．トランジスタＱ７・Ｑ８・
Ｑ９・Ｑｔｏおよび抵抗Ｒ，・几３・Ｒ４は出力回路を
構成している。

このような増幅回路において、電源端子ｄおよびｅに、
それぞれ正の電圧源曾、負の電圧源■−とじ、抵抗比４
に流れる電流を工４．トランジスタＱ　、０（７）ヘ−
ス−エミｙ　Ｉ　間電圧ＶｃＥ＜ｑｓ）オヨヒｖｃＥＣ
Ｑ５＞は ｖｃｇ（Ｑｓ）＝（”ｏｎ　　ｒ）　　（Ｉ４Ｒａ＋Ｖ
ｕ：（ｑｌｏ））　　−□、）ＶＣＥ（ＱＳ）　＝　Ｖ
ＣＥ（Ｑ６）　−ｖＢＥ（Ｑ６）　　　　　　°＝　−
（２１となる。逆に出力ダイナミックレンジが基準電位
ｖＲＥＦより低い場合の出力電圧を■。Ｌとし、抵抗比
３に流れる電流を工３．トランジスタＱ９のベース−エ
ミッタ間電圧をｖＢｇ（Ｑ９）とすると、出力段の定電
流理工２の両端にかかる電圧Ｖｄｆは Ｖｄｆ＝（Ｖ＋Ｖｏｔ、）　（Ｉ３Ｒ３＋ＶＢＥ（Ｑ９
））　　・−（３）となる。例えば、負の電圧源Ｖ”−
＝−４８、出力電圧ＶｏＨ−３とすると、式（１）　、
　（２）によシＶ（Ｊ（Ｑ６）”４４Ｖ Ｖ　　　ζ４３ｖ ＣＥ（ＱＳ） となり、トランジスタＱ６およびＱ、のコレクターエミ
ッタ間には極めて高い電圧がかかることになる。

また、正の電圧源■−＝＋５　　、出力電圧Ｖ。Ｌ＝−
４４ｖとすると Ｖｄｆ”＃４８ｖ とな９、出力段の定電流源Ｉ、にも同様なことが言える
。

〔発明が解決しようとする問題点〕

従来の増幅回路においては、加入者回路が異常を検出し
た場合、加入者回路では電源Ｋ　Ｖ”　＝＋５ｖ。

ｖ−＝−４ｇ’の電圧を扱うため、出力電圧ｖｏＨが電
源電圧Ｖ゛側に％あるいは出力電圧Ｖ。Ｌが電源電圧■
“側に振シ切れ、駆動回路のトランジスタＱｓおよびＱ
ｓｔあるいは出力段の定電流理工２を破壊す。

るおそれがあシ信頼性に欠けるという欠点があった。

本発明の目的は以上の欠点を解決し、増幅回路の出力電
圧ｖａｎあるいはｖｏＬが電源電圧Ｖ　あるいはＶ−ま
で変動しても、駆動回路のトランジスタＱＩＩおよびＱ
６のコレクターエミッタ間ある°いは出力段の定電流理
工２の両端にかかる電圧を低く抑えることのできる増幅
回路を提供するととくある。

〔問題点を解決するための手段〕

本発明の増幅回路は、出力回路とその出力回路と直流的
に結合した駆動回路および定電流とを備える増幅回路に
おいて、前記駆動回路に対する電流供給器に定電圧素子
を有することにより構成される。このようにすることに
より、定電圧素子により増幅回路のトランジスタおよび
出力段の定電流源を高い電源電圧に対しても使用できる
。

〔実施例〕

以下、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示す図である。

第１図において、入力段の定電流源Ｉｌ、）ランジスタ
Ｑｌ、Ｑｔ、Ｑｓ、Ｑ４は差動入力回路を構成し、トラ
ンジスタＱｓ、Ｑａおよび抵抗Ｒ，は駆動回路を構成し
、出力段の定電流理工２．トランジスタＱγ。

Ｑ　ｓ　＋　Ｑｓ　＊　Ｑ＋ｏおよび抵抗几２．几３．
Ｂ４は出力回路を構成している。ツェナーダイオードＤ
１およびＤ２は直列に接続され、ツェナーダイオードＤ
１０カソードが接続点ｇへ、ツェナーダイオードＤ。

のアノードが接続点りへそれぞれ接続されている。

これは、出力ダイナミックレンジが基準電位ＶＲＥＦよ
り高い場合である。ツェナーダイオードＤｌ、Ｄ。

は同一特性を有するものとし、そのツェナー電圧をＶｚ
とするとトランジスタＱ６およびＱｓのコレクター１　
ミツＩ’　間を圧ＶＣＫ（Ｑ６）　またはＶｃｇ（Ｑｓ
）はＶＣＥ（Ｑ６）＝（ＶＯＨ−Ｖ−）　　（ＩａＲ＋
４＋Ｖｎｇ（ｑｔｏ））−２ｘＹｚ　　　　　　　・・
・・・・・・・（４）Ｖｃｇ（ｑｓ）＝Ｖｃｚ（ｑａ）
　−ＶＢＥ（Ｑ６）　　　＝−−（５）となる。式（４
）　、　（５）によシ、出力電圧ＶＯＨが電源電圧Ｖま
で上がった場合にも、トランジスタＱ６およびＱ５のコ
レクターエミッタ間電圧Ｖｃｚ（Ｑｓ）およびＶ　ＣＥ
（Ｑｌｌ）　ハ、　Ｉｋ　大定格Ｂ　ｖｃＥＯ（Ｑ６）
オｘ　ＣＦ　Ｂ　Ｖｃｒｏ（Ｑ５）を越えないようにツ
ェナーダイオードによりトランジスタＱｓおよびＱ６の
耐圧を上げることができる０ 第２図は本発明の第２の実施例を示す図である。

ツェナーダイオードＤ３およびＤ４は直列に接続され、
ツェナーダイオードＤｓのカンードは接続点ｊへ、ツェ
ナーダイオードＤ４のアノードは接続点ｌへそれぞれ接
続されている。これは、出力ダイナミックレン、ジが基
準電位ＶＲＥＦよ）低い場合である。

ツェナーダイオードＤ３およびＤ４は前記ツェナーダイ
オードＤ１およびｉ）３と同一特性を有するものとする
。このとき出力段の定電流源Ｉ、の両端にかかる電圧Ｖ
ｄｊは Ｖｄｊ　＝（ｖ”−ＶＯＬ）　−（ｌ５Ｒｓ＋Ｖｎｇ（
ｑｓ））−２ｘ　Ｖｚ　　　　　　　　　・・・・・・
・・・（６）となる。式（６）により、出力電圧■ｏＬ
が電源電圧Ｖ−まで下がった場合にも、出力段の定電流
源１２の両端にかかる電圧を低く抑えることができる。

以上の説明においては例としてツェナーダイオ−ドを２
個用いたが、使用する電源電圧またはトランジスタの耐
圧の値によシ、ツェナーダイオードの個数を適宜選択す
る。また定電圧素子としてツェナーダイオードを使用す
るものとしたが、これに限られることはなく、ダイオー
ドでも定電圧回路としても同様の効果が得られ、本発明
の目的を達成することができる。

〔発明の効果〕

以上で説明で明らかな如く、本発明の増幅回路によれば
、加入者回路の増幅回路の出力電圧が電源電圧まで変動
しても、駆動回路のトランジスタおよび出力段の定電流
源にかかる電圧を低く抑え破壊を防止できる効果がある
。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明による増幅回路の
第一１および第２の実施例を示す図。第３図は従来の増
幅回路を示す図である。 Ｑ１〜（Ｊｌｏ・・・・・・トランジスタ、凡！〜几４
・・・・・・抵抗、１１、Ｉ、・・・・・・定電流源、
ＤＩ　＋　Ｄｍ　ｅ　Ｄｍ　＃　Ｄ４・・・・・・ツェ
ナーダイオード、ａ、ｂ・・・・・・入力端子、Ｃ・・
・・・・出力端子、ｄ、ｅ・・・・・・電源端子、ｆ、
ｇ、ｈ。 ｊ、Ａ！・・・・・・接続点。

Claims (1)

【特許請求の範囲】
1. 出力回路と、その出力回路と直流的に結合した駆動回路
   と、定電流源とを備える増幅回路において、前記駆動回
   路に対する電流供給路に定電圧素子を有することを特徴
   とする増幅回路。