JPS627374A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS627374A JPS627374A JP60145319A JP14531985A JPS627374A JP S627374 A JPS627374 A JP S627374A JP 60145319 A JP60145319 A JP 60145319A JP 14531985 A JP14531985 A JP 14531985A JP S627374 A JPS627374 A JP S627374A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- input
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
- H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、整流回路に関し、特に、トランジスタを用い
て構成した整流回路に関する。
て構成した整流回路に関する。
従来の技術
一般に、整流回路としては、回路構成の簡便さから、ダ
イオードを４個リング状に接続したいわゆるダイオード
・ブリッジが広く用いられている。
イオードを４個リング状に接続したいわゆるダイオード
・ブリッジが広く用いられている。
この様なダイオード・ブリッジは、各種電子回路に広く
用いられており、単に交流を直流に変換する回路だけで
なく、直流の極性を一定に保つための回路として電子部
品採用の電話機等にも用いられている。
用いられており、単に交流を直流に変換する回路だけで
なく、直流の極性を一定に保つための回路として電子部
品採用の電話機等にも用いられている。
第２図は従来のダイオード・ブリッジ型整流回路の回路
図である。第２図において、１．２は入力端子、３．４
は出力端子、ＤＪ、Ｄ４はダイオードでぬる。入力端子
１，２間に交流を印加すると、出力端子３．４間に全波
整流の直流が得られることは良く知られていて民間を要
しないであろう。
図である。第２図において、１．２は入力端子、３．４
は出力端子、ＤＪ、Ｄ４はダイオードでぬる。入力端子
１，２間に交流を印加すると、出力端子３．４間に全波
整流の直流が得られることは良く知られていて民間を要
しないであろう。
発明が解決しようとする問題点
しかしながら、第２図に示された整流回路においては、
出力電圧は入力電圧よυも常にダイオード２個分の電圧
だけ低くなる。特に、耐圧及びリークの性能から、シリ
コン・ダイオードを採用した場合には約１．５ｖの電圧
が損なわれることになる。
出力電圧は入力電圧よυも常にダイオード２個分の電圧
だけ低くなる。特に、耐圧及びリークの性能から、シリ
コン・ダイオードを採用した場合には約１．５ｖの電圧
が損なわれることになる。
このことは、入力電圧の小さい条件下、例えば、電池の
誤挿入防止用とか、電子化電話機回路の最遠距離（最も
供給電圧が低い）等で使用される場合に負荷となるべき
回路の最小動作電圧に極めて厳しい条件を与えることに
なる。
誤挿入防止用とか、電子化電話機回路の最遠距離（最も
供給電圧が低い）等で使用される場合に負荷となるべき
回路の最小動作電圧に極めて厳しい条件を与えることに
なる。
このように、従来のダイオード・ブリッジ型整流回路で
は電圧損失が大きく、この電圧損失が問題となるような
回路には使用できないという欠点があった。
は電圧損失が大きく、この電圧損失が問題となるような
回路には使用できないという欠点があった。
本発明は従来の上記事情に鑑みてなされたものであシ、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することができる新規な整流回路を提供すること
にある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することができる新規な整流回路を提供すること
にある。
問題点を解決する為の手段
上記目的を達成する為に、本発明に係る整流回路は、入
力の第１端子にエミッタが接続されコレクタが出力の第
１端子に接続された第１導電型の第１のトランジスタと
、コレクタが前記第１のトランジスタのペースに接続さ
れた第２導電型の第２のトランジスタと、エミッタが前
記第２のトランジスタのエミッタに接続された第１導電
型の第３のトランジスタと、ペースが前＆［３のトラン
ジスタのコレクタに接続されコレクタが出力の第２の端
子に接続されエミッタが入力の第２端子に接続された第
２導電型の第４のトランジスタと、エミッタが前記入力
の第１端子に接続されコレクタが前記出力の第２端子に
接続された第２導寛型の第５のトランジスタと、コレク
タが前記第５のトランジスタのペースに接続された第１
導％Ｌ型の第６のトランジスタと、エミッタが前記第６
のトランジスタのエミッタに接続された第２導寛型の第
７のトランジスタと、ペースが前記第７のトランジスタ
のコレクタに接続されコレクタが前記出力の第１端子に
接続されエミッタが前記入力の第２端子に接続された第
１４−型の第８のトランジスタとを含み、前記第２のト
ランジスタのペースト前記第６のトランジスタのペース
を接続しその接続点を第１の電流制限用素子３介して０
１」紀入力の第１端子に接続し、前記第３のトランジス
タのペースト前記第７のトランジスタのペースを接続し
、その接続点を第２の％流制限用累子を介して前記入力
の第２端子に接続して構成さｎる。
力の第１端子にエミッタが接続されコレクタが出力の第
１端子に接続された第１導電型の第１のトランジスタと
、コレクタが前記第１のトランジスタのペースに接続さ
れた第２導電型の第２のトランジスタと、エミッタが前
記第２のトランジスタのエミッタに接続された第１導電
型の第３のトランジスタと、ペースが前＆［３のトラン
ジスタのコレクタに接続されコレクタが出力の第２の端
子に接続されエミッタが入力の第２端子に接続された第
２導電型の第４のトランジスタと、エミッタが前記入力
の第１端子に接続されコレクタが前記出力の第２端子に
接続された第２導寛型の第５のトランジスタと、コレク
タが前記第５のトランジスタのペースに接続された第１
導％Ｌ型の第６のトランジスタと、エミッタが前記第６
のトランジスタのエミッタに接続された第２導寛型の第
７のトランジスタと、ペースが前記第７のトランジスタ
のコレクタに接続されコレクタが前記出力の第１端子に
接続されエミッタが前記入力の第２端子に接続された第
１４−型の第８のトランジスタとを含み、前記第２のト
ランジスタのペースト前記第６のトランジスタのペース
を接続しその接続点を第１の電流制限用素子３介して０
１」紀入力の第１端子に接続し、前記第３のトランジス
タのペースト前記第７のトランジスタのペースを接続し
、その接続点を第２の％流制限用累子を介して前記入力
の第２端子に接続して構成さｎる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示す回路構成図である。こ
の実施例では第１４’ｌＥ型をＰＮＰ 、第２導電型を
ＮＰＮとしている。
の実施例では第１４’ｌＥ型をＰＮＰ 、第２導電型を
ＮＰＮとしている。
本発明の一実施例は、エミッタが入力の第１端子ｌに接
続されコレクタが出力の第１端子３に接続されたＰＮＰ
型の第１のトランジスタＱｌと、コレクタがトランジス
タＱｌのペースに接続すれペースが第１の電流制限用素
子１（ｌｌを介して入力の第１端子１に接続されたＮＰ
Ｎ型の第２のトランジスタＱ２と、エミッタがトランジ
スタＱ２のエミッタに接続されペースが第２のｍ流制限
用素子几２を介して入力の第２端子２に接続されたＰＮ
Ｐ型の第３のトランジスタＱ３と、コレクタが出力の第
２端子４ にｍａされペースがトランジスタＱ３のコレ
クタに接続されエミッタが入力の第２端子２に接続され
たＮＰＮ型の第４のトランジスタＱ４と、エミッタが入
力の第１端子ｌに接続されコレクタが出力の第２端子４
に接続されたＮＰＮ型の第５のトランジスＩ Ｑ５と、
コレクタがトランジスタＱ５ノベースに接続されベース
がトランジスタＱ２のベースに接続されたＮＰＮ型の第
６のトランジスタＱ６と、エミッタがトランジスタＱ６
のエミッタに接続されベースがトランジスタＱ３のベー
スに接続されたＮＰＮ型の第７のトランジスタＱ７と、
ベースがトランジスタＱ７のコレクタに接続されコレク
タが出力の第１端子３に接続されエミッタが入力の第２
端子２に接続さｎたＰＮＰ型の第８のトランジスタＱ８
とを含んで構成される。
続されコレクタが出力の第１端子３に接続されたＰＮＰ
型の第１のトランジスタＱｌと、コレクタがトランジス
タＱｌのペースに接続すれペースが第１の電流制限用素
子１（ｌｌを介して入力の第１端子１に接続されたＮＰ
Ｎ型の第２のトランジスタＱ２と、エミッタがトランジ
スタＱ２のエミッタに接続されペースが第２のｍ流制限
用素子几２を介して入力の第２端子２に接続されたＰＮ
Ｐ型の第３のトランジスタＱ３と、コレクタが出力の第
２端子４ にｍａされペースがトランジスタＱ３のコレ
クタに接続されエミッタが入力の第２端子２に接続され
たＮＰＮ型の第４のトランジスタＱ４と、エミッタが入
力の第１端子ｌに接続されコレクタが出力の第２端子４
に接続されたＮＰＮ型の第５のトランジスＩ Ｑ５と、
コレクタがトランジスタＱ５ノベースに接続されベース
がトランジスタＱ２のベースに接続されたＮＰＮ型の第
６のトランジスタＱ６と、エミッタがトランジスタＱ６
のエミッタに接続されベースがトランジスタＱ３のベー
スに接続されたＮＰＮ型の第７のトランジスタＱ７と、
ベースがトランジスタＱ７のコレクタに接続されコレク
タが出力の第１端子３に接続されエミッタが入力の第２
端子２に接続さｎたＰＮＰ型の第８のトランジスタＱ８
とを含んで構成される。
次に、この実施例の動作について説明する。
今、入力の第１端子ｌが第２端子２よシも電位が高い場
合を考えると、トランジスタＱｌ、Ｑ２、Ｑ３、Ｑ４の
ベース・エミッタ間電圧が順方向バイアスになシ導通し
負荷にはトランジスタＱｌのコレクタの方向からトラン
ジスタＱ４の方向に電流が供給される。
合を考えると、トランジスタＱｌ、Ｑ２、Ｑ３、Ｑ４の
ベース・エミッタ間電圧が順方向バイアスになシ導通し
負荷にはトランジスタＱｌのコレクタの方向からトラン
ジスタＱ４の方向に電流が供給される。
逆に、入力の第２端子２が第１端子ｌよりも電位が高い
場合には、トランジスタＱ５、Ｑ６、Ｑ７、Ｑ８が導通
するが、トランジスタＱ１％Ｑ２、Ｑ３ 、Ｑ４け非導
通となる。従って、負荷にはトランジスタ鍋の方向から
トランジスタＱ５の方向に電流が供給される。
場合には、トランジスタＱ５、Ｑ６、Ｑ７、Ｑ８が導通
するが、トランジスタＱ１％Ｑ２、Ｑ３ 、Ｑ４け非導
通となる。従って、負荷にはトランジスタ鍋の方向から
トランジスタＱ５の方向に電流が供給される。
上記いずれの場合においても、負荷の電流は出力の第１
端子３から第２端子４の方向へ流れることになり全波整
流となることがわかる。しかも、入力電圧と出力電圧の
差は２つのトランジスタのコレクタ・エミッタ間の飽和
電圧となり、これはベース・エミッタ間電圧に比べ十分
小さい値であυ、入力が小さいときでも有効に出力電圧
とすることができる。又、電流制限用素子Ｒ１，Ｒ２の
値を適当に選ぶことによυ負荷への供給電流を制限する
ことができ、負荷を過大電流による破壊より防ぐことが
できる。なお、電流制限用素子として抵抗を用いる代り
にＪＦＢＴ等の定電流性素子を用いれば、この電流制限
は更に完全なものとなる。
端子３から第２端子４の方向へ流れることになり全波整
流となることがわかる。しかも、入力電圧と出力電圧の
差は２つのトランジスタのコレクタ・エミッタ間の飽和
電圧となり、これはベース・エミッタ間電圧に比べ十分
小さい値であυ、入力が小さいときでも有効に出力電圧
とすることができる。又、電流制限用素子Ｒ１，Ｒ２の
値を適当に選ぶことによυ負荷への供給電流を制限する
ことができ、負荷を過大電流による破壊より防ぐことが
できる。なお、電流制限用素子として抵抗を用いる代り
にＪＦＢＴ等の定電流性素子を用いれば、この電流制限
は更に完全なものとなる。
発明の詳細
な説明したように、本発明によれば、入力電圧と出力電
圧との差が小さくて電圧損失が小さく、かつ集積化が容
易な整流回路が得られる。
圧との差が小さくて電圧損失が小さく、かつ集積化が容
易な整流回路が得られる。
第１図は本発明の一実施例を示す回路構成図、第２図は
従来のダイオード・ブリッジ型整流回路の一例を示す回
路図である。 ｌ・・・入力の第１端子、２・−・入力の第２端子、３
０会・出力の第１端子、４拳会・出力の第２端子、Ｑｌ
、Ｑ３、Ｑ６、Ｑ８・・・第１４電型（ＰＮＰ）トラン
ジスタ、戦、Ｑ４、Ｑ５、Ｑ７１１・・第２導を型（Ｎ
ＰＮ） ）ランジスタ、ルｌ、Ｒ２・・・電流制限用素
子、Ｄ１〜Ｄ４Φ・・ダイオード特許出顔人 日本
電気株式会社 代 理 人 弁理士 熊 谷雄太部第１図 第２図
従来のダイオード・ブリッジ型整流回路の一例を示す回
路図である。 ｌ・・・入力の第１端子、２・−・入力の第２端子、３
０会・出力の第１端子、４拳会・出力の第２端子、Ｑｌ
、Ｑ３、Ｑ６、Ｑ８・・・第１４電型（ＰＮＰ）トラン
ジスタ、戦、Ｑ４、Ｑ５、Ｑ７１１・・第２導を型（Ｎ
ＰＮ） ）ランジスタ、ルｌ、Ｒ２・・・電流制限用素
子、Ｄ１〜Ｄ４Φ・・ダイオード特許出顔人 日本
電気株式会社 代 理 人 弁理士 熊 谷雄太部第１図 第２図
Claims (1)
- 入力の第１端子にエミッタが接続されコレクタが出力の
第１端子に接続された第１導電型の第１のトランジスタ
と、コレクタが前記第１のトランジスタのベースに接続
された第２導電型の第２のトランジスタと、エミッタが
前記第２のトランジスタのエミッタに接続された第１導
電型の第３のトランジスタと、ベースが前記第３のトラ
ンジスタのコレクタに接続されコレクタが出力の第２端
子に接続されエミッタが入力の前記第２端子に接続され
た第２導電型の第４のトランジスタと、エミッタが前記
入力の第１端子に接続されコレクタが前記出力の第２端
子に接続された第２導電型の第５のトランジスタと、コ
レクタが前記第５のトランジスタのベースに接続された
第１導電型の第６のトランジスタと、エミッタが前記第
６のトランジスタのエミッタに接続された第２導電型の
第７のトランジスタと、ベースが前記第７のトランジス
タのコレクタに接続されコレクタが前記出力の第１端子
に接続されエミッタが前記入力の第２端子に接続された
第１導電型の第８のトランジスタとを含み、前記第２の
トランジスタのベースと前記第６のトランジスタのベー
スを接続し、その接続点を第１の電流制限用素子を介し
て前記入力の第１端子に接続し、前記第３のトランジス
タのベースと前記第７のトランジスタのベースを接続し
、その接続点を第２の電流制限用素子を介して前記入力
の第２端子に接続したことを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145319A JPS627374A (ja) | 1985-07-02 | 1985-07-02 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145319A JPS627374A (ja) | 1985-07-02 | 1985-07-02 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627374A true JPS627374A (ja) | 1987-01-14 |
Family
ID=15382408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145319A Pending JPS627374A (ja) | 1985-07-02 | 1985-07-02 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192549A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 空燃比制御装置 |
| JP2017506334A (ja) * | 2014-07-02 | 2017-03-02 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉｎｅｎｔａｌ Ａｕｔｏｍｏｔｉｖｅ ＧｍｂＨ | アクチュエータの姿勢位置を検出するための位置センサ |
-
1985
- 1985-07-02 JP JP60145319A patent/JPS627374A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192549A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 空燃比制御装置 |
| JP2017506334A (ja) * | 2014-07-02 | 2017-03-02 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉｎｅｎｔａｌ Ａｕｔｏｍｏｔｉｖｅ ＧｍｂＨ | アクチュエータの姿勢位置を検出するための位置センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| JPH0339426B2 (ja) | ||
| JPS627374A (ja) | 整流回路 | |
| JPH0686355U (ja) | 相補型金属−酸化物半導体デバイス | |
| KR900001169B1 (ko) | 전류 미러회로 | |
| EP0104777A1 (en) | A constant current source circuit | |
| JPS60141173A (ja) | 整流回路 | |
| JP2596957B2 (ja) | 光結合素子 | |
| JPH10201239A (ja) | 整流回路 | |
| JPS62286313A (ja) | トランジスタスイツチ回路 | |
| JPS62110390A (ja) | 電話交換装置の局線回路の直流終端回路 | |
| JPS6065814U (ja) | 定電流回路 | |
| JPS60187262A (ja) | 全波整流回路 | |
| JPS60107767U (ja) | ウインドコンパレ−タ回路 | |
| JPH06252735A (ja) | 相補性電界効果トランジスタ出力回路 | |
| JPS60156463U (ja) | 中間電圧選択回路 | |
| JPS59160313U (ja) | 電源回路 | |
| JPS6087017U (ja) | 電圧リミツト付定電流回路 | |
| JPH04208071A (ja) | 全波整流回路 | |
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| JPH0666416B2 (ja) | 静電保護回路 | |
| JPS60132215A (ja) | 電源装置 | |
| JPS61264821A (ja) | ３値出力回路 | |
| JPS61244272A (ja) | 整流回路 | |
| JPS5974410U (ja) | 定電圧電源回路 |