JPH06252735A - 相補性電界効果トランジスタ出力回路 - Google Patents
相補性電界効果トランジスタ出力回路Info
- Publication number
- JPH06252735A JPH06252735A JP5057938A JP5793893A JPH06252735A JP H06252735 A JPH06252735 A JP H06252735A JP 5057938 A JP5057938 A JP 5057938A JP 5793893 A JP5793893 A JP 5793893A JP H06252735 A JPH06252735 A JP H06252735A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- power supply
- terminal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 正極性の第１の電源端子と負極性の第２の電
源端子との間に、ｐチャンネル型電界効果トランジスタ
と、ｎチャンネル型電界効果トランジスタとの直列回路
があり、両トランジスタのゲ―トから、入力端子が導出
され、両トランジスタの接続中点を出力端子とする出力
回路において、上記出力端子に、上記第１の電源端子に
与えられるよりも高い電圧が、外部から与えられても、
上記出力端子から、上記ｐチャンネル型電界効果トラン
ジスタ及び上記第１の電源端子を通って、電源に電流が
流れることによる不都合が生じないようにする。 【構成】 相補性電界効果トランジスタ出力回路３，４
の接続中点とｐチャンネル型電界効果トランジスタ３と
の間の接続線路に、ショットキ接合ダイオ―ド５が、ｐ
チャンネル型電界効果トランジスタ３側を正極性とし
て、介挿されている。
源端子との間に、ｐチャンネル型電界効果トランジスタ
と、ｎチャンネル型電界効果トランジスタとの直列回路
があり、両トランジスタのゲ―トから、入力端子が導出
され、両トランジスタの接続中点を出力端子とする出力
回路において、上記出力端子に、上記第１の電源端子に
与えられるよりも高い電圧が、外部から与えられても、
上記出力端子から、上記ｐチャンネル型電界効果トラン
ジスタ及び上記第１の電源端子を通って、電源に電流が
流れることによる不都合が生じないようにする。 【構成】 相補性電界効果トランジスタ出力回路３，４
の接続中点とｐチャンネル型電界効果トランジスタ３と
の間の接続線路に、ショットキ接合ダイオ―ド５が、ｐ
チャンネル型電界効果トランジスタ３側を正極性とし
て、介挿されている。
Description
【０００１】
【産業上の利用分野】本発明は、ｐチャンネル型電界効
果トランジスタまたはそれと等価な電界効果トランジス
タ回路と、ｎチャンネル型電界効果トランジスタまたは
それと等価な電界効果トランジスタ回路とを有する相補
性電界効果トランジスタ出力回路に関する。
果トランジスタまたはそれと等価な電界効果トランジス
タ回路と、ｎチャンネル型電界効果トランジスタまたは
それと等価な電界効果トランジスタ回路とを有する相補
性電界効果トランジスタ出力回路に関する。
【０００２】従来、図３及び図４を伴って次に述べる相
補性電界効果トランジスタ出力回路が提案されている。
補性電界効果トランジスタ出力回路が提案されている。
【０００３】すなわち、正極性の第１の電源端子１と負
極性の第２の電源端子２との間に、バックゲ―トをソ―
スに接続しているｐチャンネル型電界効果トランジスタ
３と、ｎチャンネル型電界効果トランジスタ４との直列
回路５が、ｐチャンネル型電界効果トランジスタ３を第
１の電源端子１側として接続されている。この場合、ｐ
チャンネル型電界効果トランジスタ３は、図４に示すよ
うに、ｐ型半導体基板１１内にその主面側からｎ型領域
１２が形成され、一方、そのｎ型領域１２内に、ｐ+ 型
領域１３及び１４が形成されているとともに、ｐ+ 型領
域１４のｐ+ 型領域１３側とは反対側においてｎ+ 型領
域１５が形成され、ｎ型領域１２に、ｐ+ 型領域１３及
び１４間において、ゲ―ト電極１６が対向して配されて
いる構成を有する。なお、図４において、１７は絶縁膜
である。
極性の第２の電源端子２との間に、バックゲ―トをソ―
スに接続しているｐチャンネル型電界効果トランジスタ
３と、ｎチャンネル型電界効果トランジスタ４との直列
回路５が、ｐチャンネル型電界効果トランジスタ３を第
１の電源端子１側として接続されている。この場合、ｐ
チャンネル型電界効果トランジスタ３は、図４に示すよ
うに、ｐ型半導体基板１１内にその主面側からｎ型領域
１２が形成され、一方、そのｎ型領域１２内に、ｐ+ 型
領域１３及び１４が形成されているとともに、ｐ+ 型領
域１４のｐ+ 型領域１３側とは反対側においてｎ+ 型領
域１５が形成され、ｎ型領域１２に、ｐ+ 型領域１３及
び１４間において、ゲ―ト電極１６が対向して配されて
いる構成を有する。なお、図４において、１７は絶縁膜
である。
【０００４】また、ｐチャンネル型電界効果トランジス
タ３及びｎチャンネル型電界効果トランジスタ４のゲ―
トから、それらに共通の入力端子６が導出されている。
この場合、入力端子６は、図４のゲ―ト電極１６に接続
されている。
タ３及びｎチャンネル型電界効果トランジスタ４のゲ―
トから、それらに共通の入力端子６が導出されている。
この場合、入力端子６は、図４のゲ―ト電極１６に接続
されている。
【０００５】さらに、ｐチャンネル型電界効果トランジ
スタ３とｎチャンネル型電界効果トランジスタ４との接
続中点Ｐから、出力端子７が導出されている。この場
合、出力端子７は、図４のｐ+ 型領域１３に接続されて
いる。
スタ３とｎチャンネル型電界効果トランジスタ４との接
続中点Ｐから、出力端子７が導出されている。この場
合、出力端子７は、図４のｐ+ 型領域１３に接続されて
いる。
【０００６】以上が、従来提案されている相補性電界効
果トランジスタ出力回路の構成である。
果トランジスタ出力回路の構成である。
【０００７】このような構成を有する従来の相補性電界
効果トランジスタ出力回路によれば、第１の電源端子１
に、第２の電源端子２を基準として、例えば３〜３．３
Ｖの電源電圧を与えている状態で、入力端子６に、第２
の電源端子２を基準として、正極性の入力電圧が印加さ
れれば、ｐチャンネル型電界効果トランジスタ３がオ
フ、ｎチャンネル型電界効果トランジスタ４がオンし、
出力端子７に、第２の電源端子２を基準として、第２の
電源端子２の電圧に対応している負極性の出力電圧が得
られ、また、入力端子６に、第２の電源端子２を基準と
して、負極性の入力電圧が印加されれば、ｎチャンネル
型電界効果トランジスタ４がオフ、ｐチャンネル型電界
効果トランジスタ３がオンし、出力端子６に、第２の電
源端子２を基準として、第１の電源端子１の電圧に対応
している正極性の出力電圧が得られる。
効果トランジスタ出力回路によれば、第１の電源端子１
に、第２の電源端子２を基準として、例えば３〜３．３
Ｖの電源電圧を与えている状態で、入力端子６に、第２
の電源端子２を基準として、正極性の入力電圧が印加さ
れれば、ｐチャンネル型電界効果トランジスタ３がオ
フ、ｎチャンネル型電界効果トランジスタ４がオンし、
出力端子７に、第２の電源端子２を基準として、第２の
電源端子２の電圧に対応している負極性の出力電圧が得
られ、また、入力端子６に、第２の電源端子２を基準と
して、負極性の入力電圧が印加されれば、ｎチャンネル
型電界効果トランジスタ４がオフ、ｐチャンネル型電界
効果トランジスタ３がオンし、出力端子６に、第２の電
源端子２を基準として、第１の電源端子１の電圧に対応
している正極性の出力電圧が得られる。
【０００８】従って、図３及び図４に示す従来の相補性
電界効果トランジスタ出力回路は、インバ―タとしての
機能を呈する。
電界効果トランジスタ出力回路は、インバ―タとしての
機能を呈する。
【０００９】
【発明が解決しようとする課題】図３及び図４に示す従
来の相補性電界効果トランジスタ出力回路の場合、第１
の電源端子１に、第２の電源端子２を基準として、例え
ば３〜３．３Ｖの電源電圧を与えている状態で、出力端
子７に、第２の電源端子２を基準として、第１の電源端
子１に与えられる電源電圧（３〜３．３Ｖ）よりも高い
例えば５Ｖの電圧が外部から与えられれば、図４のｐ+
型領域１３及びｎ型領域１２間のｐｎ接合に順方向バイ
アスが与えられることから、出力端子７側から、ｐチャ
ンネル型電界効果トランジスタ３を通り、次で第１の電
源端子１を通って、第１及び第２の電源端子１及び２間
に接続されている電源に電流が流れ、このため、第１及
び第２の電源端子１及び２間に接続されている電源が不
安定状態になることによって、第１及び第２の電源端子
１及び２間で予定の電源電圧が得られなくなり、第１及
び第２の電源端子１及び２間に他の電界効果トランジス
タ回路が接続されている場合、その電界効果トランジス
タ回路が予定の動作を行うことができなくなったり、ま
た上述した他の電界効果トランジスタ回路を含めてｐチ
ャンネル型電界効果トランジスタ３に発熱を伴わせたり
する。
来の相補性電界効果トランジスタ出力回路の場合、第１
の電源端子１に、第２の電源端子２を基準として、例え
ば３〜３．３Ｖの電源電圧を与えている状態で、出力端
子７に、第２の電源端子２を基準として、第１の電源端
子１に与えられる電源電圧（３〜３．３Ｖ）よりも高い
例えば５Ｖの電圧が外部から与えられれば、図４のｐ+
型領域１３及びｎ型領域１２間のｐｎ接合に順方向バイ
アスが与えられることから、出力端子７側から、ｐチャ
ンネル型電界効果トランジスタ３を通り、次で第１の電
源端子１を通って、第１及び第２の電源端子１及び２間
に接続されている電源に電流が流れ、このため、第１及
び第２の電源端子１及び２間に接続されている電源が不
安定状態になることによって、第１及び第２の電源端子
１及び２間で予定の電源電圧が得られなくなり、第１及
び第２の電源端子１及び２間に他の電界効果トランジス
タ回路が接続されている場合、その電界効果トランジス
タ回路が予定の動作を行うことができなくなったり、ま
た上述した他の電界効果トランジスタ回路を含めてｐチ
ャンネル型電界効果トランジスタ３に発熱を伴わせたり
する。
【００１０】このため、図３及び図４に示す従来の相補
性電界効果トランジスタ出力回路の場合、出力端子７を
第１の電源端子１に与えられる電源電圧よりも高い例え
ば５Ｖの電圧が与えられる次段回路に接続することがで
きない、という欠点を有していた。
性電界効果トランジスタ出力回路の場合、出力端子７を
第１の電源端子１に与えられる電源電圧よりも高い例え
ば５Ｖの電圧が与えられる次段回路に接続することがで
きない、という欠点を有していた。
【００１１】よって、本発明は、上述した欠点のない、
新規な相補性電界効果トランジスタ出力回路を提案せん
とするものである。
新規な相補性電界効果トランジスタ出力回路を提案せん
とするものである。
【００１２】
【課題を解決するための手段】本発明による相補性電界
効果トランジスタ出力回路は、図３及び図４で上述した
従来の相補性電界効果トランジスタ出力回路の場合に準
じて、（ｉ）正極性の第１の電源端子と負極性の第２の
電源端子との間に、ｐチャンネル型電界効果トランジス
タまたはそれと等価な電界効果トランジスタ回路と、ｎ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路との直列回路が、上記ｐチャ
ンネル型電界効果トランジスタまたはそれと等価な電界
効果トランジスタ回路側を上記正極性の第１の電源端子
側として接続され、（ｉｉ）上記ｐチャンネル型電界効
果トランジスタのゲ―トまたはそれと等価な上記電界効
果トランジスタ回路の入力端、及び上記ｎチャンネル型
電界効果トランジスタのゲ―トまたはそれと等価な上記
電界効果トランジスタ回路の入力端から、入力端子が導
出され、さらに、（ｉｉｉ）上記ｐチャンネル型電界効
果トランジスタまたは上記電界効果トランジスタ回路と
上記ｎチャンネル型電界効果トランジスタまたは上記電
界効果トランジスタ回路との接続中点から、出力端子が
導出されている、という構成を有する。
効果トランジスタ出力回路は、図３及び図４で上述した
従来の相補性電界効果トランジスタ出力回路の場合に準
じて、（ｉ）正極性の第１の電源端子と負極性の第２の
電源端子との間に、ｐチャンネル型電界効果トランジス
タまたはそれと等価な電界効果トランジスタ回路と、ｎ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路との直列回路が、上記ｐチャ
ンネル型電界効果トランジスタまたはそれと等価な電界
効果トランジスタ回路側を上記正極性の第１の電源端子
側として接続され、（ｉｉ）上記ｐチャンネル型電界効
果トランジスタのゲ―トまたはそれと等価な上記電界効
果トランジスタ回路の入力端、及び上記ｎチャンネル型
電界効果トランジスタのゲ―トまたはそれと等価な上記
電界効果トランジスタ回路の入力端から、入力端子が導
出され、さらに、（ｉｉｉ）上記ｐチャンネル型電界効
果トランジスタまたは上記電界効果トランジスタ回路と
上記ｎチャンネル型電界効果トランジスタまたは上記電
界効果トランジスタ回路との接続中点から、出力端子が
導出されている、という構成を有する。
【００１３】しかしながら、本発明による相補性電界効
果トランジスタ出力回路は、このような構成を有する相
補性電界効果トランジスタ出力回路において、上記ｐチ
ャンネル型電界効果トランジスタまたは上記電界効果ト
ランジスタ回路と上記ｎチャンネル型電界効果トランジ
スタまたは上記電界効果トランジスタ回路との上記接続
中点と、ｐチャンネル型電界効果トランジスタまたは上
記電界効果トランジスタ回路との間の接続線路に、ショ
ットキ接合ダイオ―ドが、上記ｐチャンネル型電界効果
トランジスタまたは上記電界効果トランジスタ回路側を
正極性として、介挿されている。
果トランジスタ出力回路は、このような構成を有する相
補性電界効果トランジスタ出力回路において、上記ｐチ
ャンネル型電界効果トランジスタまたは上記電界効果ト
ランジスタ回路と上記ｎチャンネル型電界効果トランジ
スタまたは上記電界効果トランジスタ回路との上記接続
中点と、ｐチャンネル型電界効果トランジスタまたは上
記電界効果トランジスタ回路との間の接続線路に、ショ
ットキ接合ダイオ―ドが、上記ｐチャンネル型電界効果
トランジスタまたは上記電界効果トランジスタ回路側を
正極性として、介挿されている。
【００１４】
【作用・効果】本発明による相補性電界効果トランジス
タ出力回路によれば、図３及び図４で前述した従来の相
補性電界効果トランジスタ出力回路の場合に準じて、第
１の電源端子に、第２の電源端子を基準として、例えば
３〜３．３Ｖの電源電圧を与えている状態で、入力端子
に、第２の電源端子を基準として、正極性の入力電圧が
印加されれば、ｐチャンネル型電界効果トランジスタま
たはそれと等価な電界効果トランジスタ回路がオフ、ｎ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路がオンし、出力端子に、第２
の電源端子を基準として、第２の電源端子の電圧に対応
している負極性の出力電圧が得られ、また、入力端子
に、第２の電源端子を基準として、負極性の入力電圧が
印加されれば、ｎチャンネル型電界効果トランジスタま
たはそれと等価な電界効果トランジスタ回路がオフ、ｐ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路、及びショットキダイオ―ド
がオンし、出力端子に、第２の電源端子を基準として、
第１の電源端子の電圧に対応している正極性の出力電圧
が得られる。この場合、入力端子に負極性の入力電圧が
印加されて、出力端子に正極性の出力電圧が得られると
き、その正極性の出力電圧は、ショットキダイオ―ドの
順方向降下電圧分、ショットキダイオ―ドを有していな
い場合に比し低いが、ショットキダイオ―ドの順方向電
圧が０．３Ｖ程度というように十分低いので問題はな
い。
タ出力回路によれば、図３及び図４で前述した従来の相
補性電界効果トランジスタ出力回路の場合に準じて、第
１の電源端子に、第２の電源端子を基準として、例えば
３〜３．３Ｖの電源電圧を与えている状態で、入力端子
に、第２の電源端子を基準として、正極性の入力電圧が
印加されれば、ｐチャンネル型電界効果トランジスタま
たはそれと等価な電界効果トランジスタ回路がオフ、ｎ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路がオンし、出力端子に、第２
の電源端子を基準として、第２の電源端子の電圧に対応
している負極性の出力電圧が得られ、また、入力端子
に、第２の電源端子を基準として、負極性の入力電圧が
印加されれば、ｎチャンネル型電界効果トランジスタま
たはそれと等価な電界効果トランジスタ回路がオフ、ｐ
チャンネル型電界効果トランジスタまたはそれと等価な
電界効果トランジスタ回路、及びショットキダイオ―ド
がオンし、出力端子に、第２の電源端子を基準として、
第１の電源端子の電圧に対応している正極性の出力電圧
が得られる。この場合、入力端子に負極性の入力電圧が
印加されて、出力端子に正極性の出力電圧が得られると
き、その正極性の出力電圧は、ショットキダイオ―ドの
順方向降下電圧分、ショットキダイオ―ドを有していな
い場合に比し低いが、ショットキダイオ―ドの順方向電
圧が０．３Ｖ程度というように十分低いので問題はな
い。
【００１５】従って、本発明による相補性電界効果トラ
ンジスタ出力回路も、図３及び図４で前述した従来の相
補性電界効果トランジスタ出力回路の場合に準じて、イ
ンバ―タとしての機能を呈する。
ンジスタ出力回路も、図３及び図４で前述した従来の相
補性電界効果トランジスタ出力回路の場合に準じて、イ
ンバ―タとしての機能を呈する。
【００１６】しかしながら、本発明による相補性電界効
果トランジスタ出力回路によれば、第１の電源端子に、
第２の電源端子を基準として、正極性の電源電圧を与え
ている状態で、出力端子に、第２の電源端子を基準とし
て、第１の電源端子に与えられる電源電圧よりも高い例
えば５Ｖの電圧が外部から与えられても、この場合、シ
ョットキダイオ―ドが逆バイアスされてオフになるの
で、出力端子側から、ｐチャンネル型電界効果トランジ
スタまたはそれと等価な電界効果トランジスタ回路を通
り、次で第１の電源端子を通って、第１及び第２の電源
端子間に接続している電源に電流が流れる、ということ
がなく、このため、第１及び第２の電源端子間に接続さ
れている電源が不安定状態になることによって、第１及
び第２の電源端子間で予定の電源電圧が得られなくなっ
たり、第１及び第２の電源端子間に他の電界効果トラン
ジスタ回路が接続されている場合、その電界効果トラン
ジスタ回路が予定の動作を行うことができなくなった
り、また他の電界効果トランジスタ回路を含めて、ｐチ
ャンネル型電界効果トランジスタまたはそれと等価な電
界効果トランジスタ回路に発熱を伴わせたりする、とい
うことがない。
果トランジスタ出力回路によれば、第１の電源端子に、
第２の電源端子を基準として、正極性の電源電圧を与え
ている状態で、出力端子に、第２の電源端子を基準とし
て、第１の電源端子に与えられる電源電圧よりも高い例
えば５Ｖの電圧が外部から与えられても、この場合、シ
ョットキダイオ―ドが逆バイアスされてオフになるの
で、出力端子側から、ｐチャンネル型電界効果トランジ
スタまたはそれと等価な電界効果トランジスタ回路を通
り、次で第１の電源端子を通って、第１及び第２の電源
端子間に接続している電源に電流が流れる、ということ
がなく、このため、第１及び第２の電源端子間に接続さ
れている電源が不安定状態になることによって、第１及
び第２の電源端子間で予定の電源電圧が得られなくなっ
たり、第１及び第２の電源端子間に他の電界効果トラン
ジスタ回路が接続されている場合、その電界効果トラン
ジスタ回路が予定の動作を行うことができなくなった
り、また他の電界効果トランジスタ回路を含めて、ｐチ
ャンネル型電界効果トランジスタまたはそれと等価な電
界効果トランジスタ回路に発熱を伴わせたりする、とい
うことがない。
【００１７】
【実施例】次に、図１及び図２を伴って本発明による相
補性電界効果トランジスタ出力回路の実施例を述べよ
う。
補性電界効果トランジスタ出力回路の実施例を述べよ
う。
【００１８】図１及び図２において、図３及び図４との
対応部分に同一符号を付して示す。
対応部分に同一符号を付して示す。
【００１９】図１及び図２に示す本発明による相補性電
界効果トランジスタ出力回路は、図３及び図４で前述し
た従来の相補性電界効果トランジスタ出力回路の場合と
同様に、正極性の第１の電源端子１と負極性の第２の電
源端子２との間に、バックゲ―トをソ―スに接続してい
るｐチャンネル型電界効果トランジスタ３と、ｎチャン
ネル型電界効果トランジスタ４との直列回路５が、ｐチ
ャンネル型電界効果トランジスタ３を第１の電源端子１
側として接続されている。この場合、ｐチャンネル型電
界効果トランジスタ３は、図２に示すように、図４で上
述したと同様に、ｐ型半導体基板１１内にその主面側か
らｎ型領域１２が形成され、一方、そのｎ型領域１２内
に、ｐ+ 型領域１３及び１４が形成されているととも
に、ｐ+ 型領域１４のｐ+ 型領域１３側とは反対側にお
いてｎ+ 型領域１５が形成され、ｎ型領域１２に、ｐ+
型領域１３及び１４間において、ゲ―ト電極１６が対向
して配されている構成を有する。なお、図２において、
１７は絶縁膜である。
界効果トランジスタ出力回路は、図３及び図４で前述し
た従来の相補性電界効果トランジスタ出力回路の場合と
同様に、正極性の第１の電源端子１と負極性の第２の電
源端子２との間に、バックゲ―トをソ―スに接続してい
るｐチャンネル型電界効果トランジスタ３と、ｎチャン
ネル型電界効果トランジスタ４との直列回路５が、ｐチ
ャンネル型電界効果トランジスタ３を第１の電源端子１
側として接続されている。この場合、ｐチャンネル型電
界効果トランジスタ３は、図２に示すように、図４で上
述したと同様に、ｐ型半導体基板１１内にその主面側か
らｎ型領域１２が形成され、一方、そのｎ型領域１２内
に、ｐ+ 型領域１３及び１４が形成されているととも
に、ｐ+ 型領域１４のｐ+ 型領域１３側とは反対側にお
いてｎ+ 型領域１５が形成され、ｎ型領域１２に、ｐ+
型領域１３及び１４間において、ゲ―ト電極１６が対向
して配されている構成を有する。なお、図２において、
１７は絶縁膜である。
【００２０】また、図３及び図４で前述した従来の相補
性電界効果トランジスタ出力回路の場合と同様に、ｐチ
ャンネル型電界効果トランジスタ３及びｎチャンネル型
電界効果トランジスタ４のゲ―トから、それらに共通の
入力端子６が導出されている。この場合、入力端子６
は、図２のゲ―ト電極１６に接続されている。
性電界効果トランジスタ出力回路の場合と同様に、ｐチ
ャンネル型電界効果トランジスタ３及びｎチャンネル型
電界効果トランジスタ４のゲ―トから、それらに共通の
入力端子６が導出されている。この場合、入力端子６
は、図２のゲ―ト電極１６に接続されている。
【００２１】さらに、図３及び図４で前述した従来の相
補性電界効果トランジスタ出力回路の場合と同様に、ｐ
チャンネル型電界効果トランジスタ３とｎチャンネル型
電界効果トランジスタ４との接続中点Ｐから、出力端子
７が導出されている。この場合、出力端子７は、図２の
後述するｎ+ 型領域２０に接続されている。
補性電界効果トランジスタ出力回路の場合と同様に、ｐ
チャンネル型電界効果トランジスタ３とｎチャンネル型
電界効果トランジスタ４との接続中点Ｐから、出力端子
７が導出されている。この場合、出力端子７は、図２の
後述するｎ+ 型領域２０に接続されている。
【００２２】また、ｐチャンネル型電界効果トランジス
タ３とｎチャンネル型電界効果トランジスタ４との接続
中点Ｐとｐチャンネル型電界効果トランジスタ３との間
の接続線路に、ショットキダイオ―ド１８が、ｐチャン
ネル型電界効果トランジスタ３側を正極性として、介挿
されている。この場合、ショットキダイオ―ド１８は、
図２に示すように、上述したｐ型半導体基板１１内に他
のｎ型領域１９が形成され、一方、そのｎ型領域１９内
に、上述した出力端子７が接続されるｎ+ 型領域２０が
形成され、また、ｎ型領域１９に、上述したｐ+ 型に接
続されている金属電極がショットキ接合を形成するよう
に付されている構成を有する。
タ３とｎチャンネル型電界効果トランジスタ４との接続
中点Ｐとｐチャンネル型電界効果トランジスタ３との間
の接続線路に、ショットキダイオ―ド１８が、ｐチャン
ネル型電界効果トランジスタ３側を正極性として、介挿
されている。この場合、ショットキダイオ―ド１８は、
図２に示すように、上述したｐ型半導体基板１１内に他
のｎ型領域１９が形成され、一方、そのｎ型領域１９内
に、上述した出力端子７が接続されるｎ+ 型領域２０が
形成され、また、ｎ型領域１９に、上述したｐ+ 型に接
続されている金属電極がショットキ接合を形成するよう
に付されている構成を有する。
【００２３】以上が、本発明による相補性電界効果トラ
ンジスタ出力回路の実施例の構成である。
ンジスタ出力回路の実施例の構成である。
【００２４】このような構成を有する本発明による相補
性電界効果トランジスタ出力回路によれば、図３及び図
４で前述した従来の相補性電界効果トランジスタ出力回
路の場合に準じて、第１の電源端子１に、第２の電源端
子２を基準として、例えば３〜３．３Ｖの電源電圧を与
えている状態で、入力端子１に、第２の電源端子２を基
準として、正極性の入力電圧が印加されれば、ｐチャン
ネル型電界効果トランジスタ３がオフ、ｎチャンネル型
電界効果トランジスタ４がオンし、出力端子７に、第２
の電源端子２を基準として、第２の電源端子２の電圧に
対応している負極性の出力電圧が得られ、また、入力端
子６に、第２の電源端子２を基準として、負極性の入力
電圧が印加されれば、ｎチャンネル型電界効果トランジ
スタ４がオフ、ｐチャンネル型電界効果トランジスタ
３、及びショットキダイオ―ド１８がオンし、出力端子
７に、第２の電源端子２を基準として、第１の電源端子
１の電圧に対応している正極性の出力電圧が得られる。
この場合、入力端子６に負極性の入力電圧が印加され
て、出力端子７に正極性の出力電圧が得られるとき、そ
の正極性の出力電圧は、ショットキダイオ―ド１８の順
方向降下電圧分、ショットキダイオ―ド１８を有しない
場合に比し低いが、ショットキダイオ―ド１８の順方向
電圧が０．３Ｖ程度というように十分低いので問題はな
い。
性電界効果トランジスタ出力回路によれば、図３及び図
４で前述した従来の相補性電界効果トランジスタ出力回
路の場合に準じて、第１の電源端子１に、第２の電源端
子２を基準として、例えば３〜３．３Ｖの電源電圧を与
えている状態で、入力端子１に、第２の電源端子２を基
準として、正極性の入力電圧が印加されれば、ｐチャン
ネル型電界効果トランジスタ３がオフ、ｎチャンネル型
電界効果トランジスタ４がオンし、出力端子７に、第２
の電源端子２を基準として、第２の電源端子２の電圧に
対応している負極性の出力電圧が得られ、また、入力端
子６に、第２の電源端子２を基準として、負極性の入力
電圧が印加されれば、ｎチャンネル型電界効果トランジ
スタ４がオフ、ｐチャンネル型電界効果トランジスタ
３、及びショットキダイオ―ド１８がオンし、出力端子
７に、第２の電源端子２を基準として、第１の電源端子
１の電圧に対応している正極性の出力電圧が得られる。
この場合、入力端子６に負極性の入力電圧が印加され
て、出力端子７に正極性の出力電圧が得られるとき、そ
の正極性の出力電圧は、ショットキダイオ―ド１８の順
方向降下電圧分、ショットキダイオ―ド１８を有しない
場合に比し低いが、ショットキダイオ―ド１８の順方向
電圧が０．３Ｖ程度というように十分低いので問題はな
い。
【００２５】従って、図１及び図２に示す本発明による
相補性電界効果トランジスタ出力回路も、図３及び図４
で前述した従来の相補性電界効果トランジスタ出力回路
の場合に準じて、インバ―タとしての機能を呈する。
相補性電界効果トランジスタ出力回路も、図３及び図４
で前述した従来の相補性電界効果トランジスタ出力回路
の場合に準じて、インバ―タとしての機能を呈する。
【００２６】しかしながら、図１及び図２に示す本発明
による相補性電界効果トランジスタ出力回路によれば、
第１の電源端子１に、第２の電源端子２を基準として正
極性の電源電圧を与えている状態で、出力端子７に、第
２の電源端子２を基準として、第１の電源端子１に与え
られる電源電圧よりも高い例えば５Ｖの電圧が外部から
与えられても、この場合、ショットキダイオ―ド１８が
逆バイアスされてオフになるので、出力端子７側から、
ｐチャンネル型電界効果トランジスタ３を通り、次で第
１の電源端子１を通って、第１及び第２の電源端子１及
び２間に接続している電源に電流が流れる、ということ
がなく、このため、第１及び第２の電源端子１及び２間
に接続されている電源が不安定状態になることによっ
て、第１及び第２の電源端子１及び２間で予定の電源電
圧が得られなくなったり、第１及び第２の電源端子１及
び２間に他の電界効果トランジスタ回路が接続されてい
る場合、その電界効果トランジスタ回路が予定の動作を
行うことができなくなったり、また他の電界効果トラン
ジスタ回路を含めて、ｐチャンネル型電界効果トランジ
スタ３に発熱を伴わせたりする、ということがない。
による相補性電界効果トランジスタ出力回路によれば、
第１の電源端子１に、第２の電源端子２を基準として正
極性の電源電圧を与えている状態で、出力端子７に、第
２の電源端子２を基準として、第１の電源端子１に与え
られる電源電圧よりも高い例えば５Ｖの電圧が外部から
与えられても、この場合、ショットキダイオ―ド１８が
逆バイアスされてオフになるので、出力端子７側から、
ｐチャンネル型電界効果トランジスタ３を通り、次で第
１の電源端子１を通って、第１及び第２の電源端子１及
び２間に接続している電源に電流が流れる、ということ
がなく、このため、第１及び第２の電源端子１及び２間
に接続されている電源が不安定状態になることによっ
て、第１及び第２の電源端子１及び２間で予定の電源電
圧が得られなくなったり、第１及び第２の電源端子１及
び２間に他の電界効果トランジスタ回路が接続されてい
る場合、その電界効果トランジスタ回路が予定の動作を
行うことができなくなったり、また他の電界効果トラン
ジスタ回路を含めて、ｐチャンネル型電界効果トランジ
スタ３に発熱を伴わせたりする、ということがない。
【００２７】なお、上述においては本発明の一例を示し
たに留まり、ｐチャンネル型電界効果トランジスタ３を
それと等価な種々の電界効果トランジスタ回路に置換
し、また、ｎチャンネル型電界効果トランジスタ４をそ
れと等価な種々の電界効果トランジスタ回路と置換した
構成とすることもでき、その他、本発明の精神を脱する
ことなしに、種々の変型、変更をなし得るであろう。
たに留まり、ｐチャンネル型電界効果トランジスタ３を
それと等価な種々の電界効果トランジスタ回路に置換
し、また、ｎチャンネル型電界効果トランジスタ４をそ
れと等価な種々の電界効果トランジスタ回路と置換した
構成とすることもでき、その他、本発明の精神を脱する
ことなしに、種々の変型、変更をなし得るであろう。
【図１】本発明による相補性電界効果トランジスタ出力
回路の実施例を示す、電気的系統図である。
回路の実施例を示す、電気的系統図である。
【図２】図１に示す本発明による相補性電界効果トラン
ジスタ出力回路の一部を示す、機械的断面図である。
ジスタ出力回路の一部を示す、機械的断面図である。
【図３】従来の相補性電界効果トランジスタ出力回路を
示す、電気的系統図である。
示す、電気的系統図である。
【図４】図３に示す従来の相補性電界効果トランジスタ
出力回路の一部を示す、機械的断面図である。
出力回路の一部を示す、機械的断面図である。
１、２ 電源端子 ３ ｐチャンネル型電界効果トランジスタ ４ ｎチャンネル型電界効果トランジスタ ５ 直列回路 ６ 入力端子 ７ 出力端子 １２ ｎ型領域 １３、１４ ｐ+ 型領域 １５ ｎ+ 型領域 １６ ゲ―ト電極 １７ 絶縁膜 １８ ショットキダイオ―ド １９ ｎ型領域 ２０ ｎ+ 型領域 Ｐ 接続中点
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8321−5Ｊ Ｈ０３Ｋ 19/094 Ｂ
Claims (1)
- 【請求項１】 正極性の第１の電源端子と負極性の第２
の電源端子との間に、ｐチャンネル型電界効果トランジ
スタまたはそれと等価な電界効果トランジスタ回路と、
ｎチャンネル型電界効果トランジスタまたはそれと等価
な電界効果トランジスタ回路との直列回路が、上記ｐチ
ャンネル型電界効果トランジスタまたはそれと等価な電
界効果トランジスタ回路側を上記正極性の第１の電源端
子側として接続され、 上記ｐチャンネル型電界効果トランジスタのゲ―トまた
はそれと等価な上記電界効果トランジスタ回路の入力
端、及び上記ｎチャンネル型電界効果トランジスタのゲ
―トまたはそれと等価な上記電界効果トランジスタ回路
の入力端から、入力端子が導出され、 上記ｐチャンネル型電界効果トランジスタまたは上記電
界効果トランジスタ回路と上記ｎチャンネル型電界効果
トランジスタまたは上記電界効果トランジスタ回路との
接続中点から、出力端子が導出されている相補性電界効
果トランジスタ出力回路において、 上記接続中点とｐチャンネル型電界効果トランジスタま
たは上記電界効果トランジスタ回路との間の接続線路
に、ショットキ接合ダイオ―ドが、上記ｐチャンネル型
電界効果トランジスタまたは上記電界効果トランジスタ
回路側を正極性として、介挿されていることを特徴とす
る相補性電界効果トランジスタ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057938A JPH06252735A (ja) | 1993-02-23 | 1993-02-23 | 相補性電界効果トランジスタ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057938A JPH06252735A (ja) | 1993-02-23 | 1993-02-23 | 相補性電界効果トランジスタ出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252735A true JPH06252735A (ja) | 1994-09-09 |
Family
ID=13069975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5057938A Pending JPH06252735A (ja) | 1993-02-23 | 1993-02-23 | 相補性電界効果トランジスタ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321656B1 (ko) * | 1998-08-31 | 2002-01-24 | 가네꼬 히사시 | 반도체 집적회로 |
-
1993
- 1993-02-23 JP JP5057938A patent/JPH06252735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321656B1 (ko) * | 1998-08-31 | 2002-01-24 | 가네꼬 히사시 | 반도체 집적회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| KR100922681B1 (ko) | 차지 펌프 회로 | |
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| JPH06252735A (ja) | 相補性電界効果トランジスタ出力回路 | |
| US4837458A (en) | Flip-flop circuit | |
| JPH10257671A (ja) | 電子回路装置 | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| JP2815744B2 (ja) | 誘導性負荷定電流駆動用集積回路 | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JPH10256483A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JP2002232279A (ja) | 集積回路のための電源極性反転保護回路 | |
| JP3224125B2 (ja) | 半導体集積回路装置 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| JPS6298825A (ja) | Ｃｍｏｓ集積回路 | |
| JPS61254078A (ja) | コツクロフト型昇圧回路 | |
| JPH06224735A (ja) | 出力インターフェース回路 | |
| JP2971666B2 (ja) | 半導体回路 | |
| JP2001153925A (ja) | 入力バッファ回路 | |
| JPH05152530A (ja) | 半導体集積回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP3068355B2 (ja) | インバータ回路 | |
| JPH061420B2 (ja) | 基準電位発生回路 |