JPH061420B2 - 基準電位発生回路 - Google Patents
基準電位発生回路Info
- Publication number
- JPH061420B2 JPH061420B2 JP15570386A JP15570386A JPH061420B2 JP H061420 B2 JPH061420 B2 JP H061420B2 JP 15570386 A JP15570386 A JP 15570386A JP 15570386 A JP15570386 A JP 15570386A JP H061420 B2 JPH061420 B2 JP H061420B2
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- diode
- transistor
- circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばＮＯＳ型集積回路のＴＴＬインター
フェース用に使用される基準電位発生回路に関する。
フェース用に使用される基準電位発生回路に関する。
（従来の技術） 例えば、ＴＴＬレベルの入力回路を構成する際には、第
３図に示すような基準電位発生回路が好都合である。こ
の基準電位発生回路は、負荷抵抗11に２つのＰＮ接合ダ
イオード12および13を直列接続したものである。この回
路に適当なバイアス電流を与えると、基準電位Ｖｒに
は、各ＰＮ接合ダイオードでの電圧降下Ｖｆの２倍の電
位が発生する。このダイオードでの電圧降下は約０．８
Ｖであるので、基準電位Ｖｒに発生する電位は約１，６
Ｖとなる。この値は、ＴＴＬレベルのしきい値（０．８
Ｖ，２．４Ｖ）の中間点に位置している。
３図に示すような基準電位発生回路が好都合である。こ
の基準電位発生回路は、負荷抵抗11に２つのＰＮ接合ダ
イオード12および13を直列接続したものである。この回
路に適当なバイアス電流を与えると、基準電位Ｖｒに
は、各ＰＮ接合ダイオードでの電圧降下Ｖｆの２倍の電
位が発生する。このダイオードでの電圧降下は約０．８
Ｖであるので、基準電位Ｖｒに発生する電位は約１，６
Ｖとなる。この値は、ＴＴＬレベルのしきい値（０．８
Ｖ，２．４Ｖ）の中間点に位置している。
この基準電位Ｖｒは、ＴＴＬレベルの入力信号ＳをＭＯ
Ｓレベルに変換するために、ＴＴＬ入力回路に供給され
る。すなわち基準電位Ｖｒは、バランス型のラッチ用回
路14のＮチャンネル型ＭＯＳトランジスタ15のゲートに
入力され、Ｎチャンネル型ＭＯＳトランジスタ16のゲー
トに入力される入力信号Ｓの電圧値と比較されえる。こ
の結果、入力信号Ｓに応じたＭＯＳレベルの信号がＴＴ
Ｌ入力される。
Ｓレベルに変換するために、ＴＴＬ入力回路に供給され
る。すなわち基準電位Ｖｒは、バランス型のラッチ用回
路14のＮチャンネル型ＭＯＳトランジスタ15のゲートに
入力され、Ｎチャンネル型ＭＯＳトランジスタ16のゲー
トに入力される入力信号Ｓの電圧値と比較されえる。こ
の結果、入力信号Ｓに応じたＭＯＳレベルの信号がＴＴ
Ｌ入力される。
基準電位Ｖｒがそのゲートに入力されたトランジスタ15
のドレイン電流ＩDは、 ＩD∝（Ｖｒ−Ｖｔｎ）２ と表わすことができる。ここで、ＶｔｎはＮチャンネル
型ＭＯＳトランジスタのしきい値電圧である。また、Ｐ
Ｎ接合ダイオードの順方向電流ＩFは、 ＩF∝ｅｘｐ｛（Ｖｆ−Ｅｇ）／ＫＴ｝ と表わすことができる。ここで、バンドギャップＥｇは
約１．１Ｖである。したがって、ＩFが与えられている
時には、ダイオードでの電圧降下Ｖｆは、 Ｖｆ＝Ｅｇ−αＴ （αは定数） となる。このため、高温状態においてはダイオードの電
圧降下Ｖｆの値が低くなるので、基準電位Ｖｒの値もそ
れにつれて低くなる。また、Ｎチャンネルトランジスタ
のしきい値電圧Ｖｔｎが高い値であれば、トランジスタ
に流れるドレイン電流ＩDの値は大幅に減少する。した
がって、ＴＴＬ入力回路の動作速度が遅くなるという問
題点がある。
のドレイン電流ＩDは、 ＩD∝（Ｖｒ−Ｖｔｎ）２ と表わすことができる。ここで、ＶｔｎはＮチャンネル
型ＭＯＳトランジスタのしきい値電圧である。また、Ｐ
Ｎ接合ダイオードの順方向電流ＩFは、 ＩF∝ｅｘｐ｛（Ｖｆ−Ｅｇ）／ＫＴ｝ と表わすことができる。ここで、バンドギャップＥｇは
約１．１Ｖである。したがって、ＩFが与えられている
時には、ダイオードでの電圧降下Ｖｆは、 Ｖｆ＝Ｅｇ−αＴ （αは定数） となる。このため、高温状態においてはダイオードの電
圧降下Ｖｆの値が低くなるので、基準電位Ｖｒの値もそ
れにつれて低くなる。また、Ｎチャンネルトランジスタ
のしきい値電圧Ｖｔｎが高い値であれば、トランジスタ
に流れるドレイン電流ＩDの値は大幅に減少する。した
がって、ＴＴＬ入力回路の動作速度が遅くなるという問
題点がある。
（発明が解決しようとする問題点） この発明は上記のような点に鑑みなされたもので、高温
状態でＴＴＬ入力回路の基準電位Ｖｒが低下した際にこ
のトランジスタのドレイン電流が減少するのを防ぎ、Ｔ
ＴＬ入力回路の動作速度を所定の値以上に維持できるよ
うに、基準電位の値がトランジスタのしきい値電圧に依
存する基準電位発生回路を提供しようとするものであ
る。
状態でＴＴＬ入力回路の基準電位Ｖｒが低下した際にこ
のトランジスタのドレイン電流が減少するのを防ぎ、Ｔ
ＴＬ入力回路の動作速度を所定の値以上に維持できるよ
うに、基準電位の値がトランジスタのしきい値電圧に依
存する基準電位発生回路を提供しようとするものであ
る。
［発明の構成］ （問題点を解決するための手段） すなわちこの発明にあっては、負荷回路に直列接続され
た２つのダイオードのうちの一方のダイオードの陰極側
接続点にＮチャンネル型ＭＯＳトランジスタを直列に接
続し、このトランジスタを上記ダイオードの陽極側電位
に応じてスイッチングするようにしたものである。
た２つのダイオードのうちの一方のダイオードの陰極側
接続点にＮチャンネル型ＭＯＳトランジスタを直列に接
続し、このトランジスタを上記ダイオードの陽極側電位
に応じてスイッチングするようにしたものである。
（作用） すなわちこのような構成の基準電位発生回路にあって
は、Ｎチャンネル型ＭＯＳトランジスタのしきい値電圧
がダイオードの電圧降下よりも小さい場合にはダイオー
ドの電圧降下の２倍の値の基準電位を発生し、トランジ
スタのしきい値電圧がダイオードの電圧降下よりも大き
い場合にはそのしきい値電圧とダオードの降下電圧との
和の値の基準電位を発生するものである。
は、Ｎチャンネル型ＭＯＳトランジスタのしきい値電圧
がダイオードの電圧降下よりも小さい場合にはダイオー
ドの電圧降下の２倍の値の基準電位を発生し、トランジ
スタのしきい値電圧がダイオードの電圧降下よりも大き
い場合にはそのしきい値電圧とダオードの降下電圧との
和の値の基準電位を発生するものである。
（実施例） 以下図面を参照してこの発明の一実施例を説明する。第
１図（Ａ）に示すように、例えば抵抗等から成る負荷回
路11には、２つのＰＮ接合ダイオード12および13が直列
に接続されている。ダイオード12とダイオード13との間
の接続点には、Ｎチャンネル型ＭＯＳトランジスタ17の
ゲート電極が接続されている。このＭＯＳトランジスタ
17のドレイン電極はダイオード13の陰極に接続され、そ
のソース電極は接地されている。この場合、このＭＯＳ
型トランジスタのコンダクタンスは負荷回路11よりも充
分に大きな値を有するものである。
１図（Ａ）に示すように、例えば抵抗等から成る負荷回
路11には、２つのＰＮ接合ダイオード12および13が直列
に接続されている。ダイオード12とダイオード13との間
の接続点には、Ｎチャンネル型ＭＯＳトランジスタ17の
ゲート電極が接続されている。このＭＯＳトランジスタ
17のドレイン電極はダイオード13の陰極に接続され、そ
のソース電極は接地されている。この場合、このＭＯＳ
型トランジスタのコンダクタンスは負荷回路11よりも充
分に大きな値を有するものである。
Ｎチャンネル型ＭＯＳトランジスタ17のしきい値電圧Ｖ
ｔｎがダイオード13の電圧降下Ｖｆよりも小さい場合に
は、このＭＯＳトランジスタ17はオン状態となり、ＭＯ
Ｓトランジスタ17のコンダクタンスが大きいためその電
圧降下は無視することができ、発生される基準電位Ｖｒ
は、 Ｖｒ≒２Ｖｆ となる。
ｔｎがダイオード13の電圧降下Ｖｆよりも小さい場合に
は、このＭＯＳトランジスタ17はオン状態となり、ＭＯ
Ｓトランジスタ17のコンダクタンスが大きいためその電
圧降下は無視することができ、発生される基準電位Ｖｒ
は、 Ｖｒ≒２Ｖｆ となる。
また、Ｎチャンネル型ＭＯＳトランジスタ17のしきい値
電圧Ｖｔｎがダイオード13の電圧降下Ｖｆよりも大きな
値を有する場合には、このＭＯＳトランジスタ17ははそ
のゲート電位がＶｔｎ以上になってようやくオン状態と
なるため、発生される基準電位Ｖｒは、 Ｖｒ≒Ｖｆ＋Ｖｔｎ となる。
電圧Ｖｔｎがダイオード13の電圧降下Ｖｆよりも大きな
値を有する場合には、このＭＯＳトランジスタ17ははそ
のゲート電位がＶｔｎ以上になってようやくオン状態と
なるため、発生される基準電位Ｖｒは、 Ｖｒ≒Ｖｆ＋Ｖｔｎ となる。
第１図Ｂは、Ｎチャンネル型ＭＯＳトランジスタ17のゲ
ート電極をダイオード12の陽極に接続し、またそのドレ
インおよびソース電極をダイオード12とダイオード13と
の間に直列に接続したものである。基準電位発生回路を
このように構成した場合においても、ダイオード12とダ
イオード13の電圧降下は同じなので発生される基準電位
Ｖｒは第１図（Ａ）と同様になる。すなわち、ＭＯＳト
ランジスタ17のしきい値電圧Ｖｔｎがダイオード12の電
圧降下Ｖｆよりも小さい場合には、基準電位Ｖｒは、 Ｖｒ≒２Ｖｆ となり、そのしきい値電圧Ｖｔｎがダイオード12の電圧
降下Ｖｆよりも大きい場合には、 Ｖｒ≒Ｖｆ＋Ｖｔｎ となる。
ート電極をダイオード12の陽極に接続し、またそのドレ
インおよびソース電極をダイオード12とダイオード13と
の間に直列に接続したものである。基準電位発生回路を
このように構成した場合においても、ダイオード12とダ
イオード13の電圧降下は同じなので発生される基準電位
Ｖｒは第１図（Ａ）と同様になる。すなわち、ＭＯＳト
ランジスタ17のしきい値電圧Ｖｔｎがダイオード12の電
圧降下Ｖｆよりも小さい場合には、基準電位Ｖｒは、 Ｖｒ≒２Ｖｆ となり、そのしきい値電圧Ｖｔｎがダイオード12の電圧
降下Ｖｆよりも大きい場合には、 Ｖｒ≒Ｖｆ＋Ｖｔｎ となる。
したがって、第１図（Ａ）および（Ｂ）に示した回路か
ら発生される基準電位Ｖｒは、第２図に示すように、Ｍ
ＯＳトランジスタ17のしきい値電圧Ｖｔｎに依存して増
加するようになる。このような基準電位Ｖｒを発生する
基準電位回路をＴＴＬ入力回路に使用すると、基準電位
Ｖｒがゲート電極に供給される入力回路内のＭＯＳトラ
ンジスタのドレイン電流ＩDは、 ＩＤ∝（Ｖｒ−Ｖｔｎ）2≧Ｖｆ2 となり、一定値以上のドレイン電流、すなわち動作速度
を確保することができる。
ら発生される基準電位Ｖｒは、第２図に示すように、Ｍ
ＯＳトランジスタ17のしきい値電圧Ｖｔｎに依存して増
加するようになる。このような基準電位Ｖｒを発生する
基準電位回路をＴＴＬ入力回路に使用すると、基準電位
Ｖｒがゲート電極に供給される入力回路内のＭＯＳトラ
ンジスタのドレイン電流ＩDは、 ＩＤ∝（Ｖｒ−Ｖｔｎ）2≧Ｖｆ2 となり、一定値以上のドレイン電流、すなわち動作速度
を確保することができる。
尚、この実施例においては負荷回路11に抵抗を使用した
が、ノーマリーオンのＭＯＳトランジスタを使用するこ
とも可能である。また、基準電位Ｖｒの取出点とダイオ
ード12との間に抵抗あるいはノーマリーオンのＭＯＳト
ランジスタを挿入して、基準電位Ｖｒを全体として上げ
ても良い。
が、ノーマリーオンのＭＯＳトランジスタを使用するこ
とも可能である。また、基準電位Ｖｒの取出点とダイオ
ード12との間に抵抗あるいはノーマリーオンのＭＯＳト
ランジスタを挿入して、基準電位Ｖｒを全体として上げ
ても良い。
［発明の効果］ 以上のようにこの発明によれば、発生される基準電位の
値をＮチャンネル型ＭＯＳトランジスタのしきい値電圧
に依存するようにしたことにより、高温状態でＴＴＬ入
力回路の基準電位Ｖｒの値が低下した際にこのトランジ
スタのドレイン電流が減少することを効果的に防ぐこと
ができるようになり、ＴＴＬ入力回路の動作速度を一定
値以上に維持できるようになる。
値をＮチャンネル型ＭＯＳトランジスタのしきい値電圧
に依存するようにしたことにより、高温状態でＴＴＬ入
力回路の基準電位Ｖｒの値が低下した際にこのトランジ
スタのドレイン電流が減少することを効果的に防ぐこと
ができるようになり、ＴＴＬ入力回路の動作速度を一定
値以上に維持できるようになる。
第１図（Ａ）はこの発明の第１の実施例である基準電位
発生回路を説明する構成図、第１図（Ｂ）はこの発明の
第２の実施例を説明する構成図、第２図は第１図に示し
た基準電位発生回路の特性を示す図、第３図は従来の基
準電位発生回路を説明する構成図である。 11……負荷回路、12，13……ダイオード、17……Ｎチャ
ンネル型ＭＯＳトランジスタ。
発生回路を説明する構成図、第１図（Ｂ）はこの発明の
第２の実施例を説明する構成図、第２図は第１図に示し
た基準電位発生回路の特性を示す図、第３図は従来の基
準電位発生回路を説明する構成図である。 11……負荷回路、12，13……ダイオード、17……Ｎチャ
ンネル型ＭＯＳトランジスタ。
Claims (1)
- 【請求項１】基準電位発生端子に一端が接続された負荷
回路と、 上記基準電位発生端子に接続された第１および第２のダ
イオードから成る直列回路と、 上記第１および第２のダイオードの選択された一方のダ
イオードの陰極側に直列接続されたＮチャンネル型ＭＯ
Ｓトランジスタとを具備し、 上記トランジスタを上記選択されたダイオードの陽極電
位に応じてスイッチングするようにしたことを特徴とす
る基準電位発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570386A JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15570386A JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312011A JPS6312011A (ja) | 1988-01-19 |
| JPH061420B2 true JPH061420B2 (ja) | 1994-01-05 |
Family
ID=15611669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15570386A Expired - Fee Related JPH061420B2 (ja) | 1986-07-02 | 1986-07-02 | 基準電位発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061420B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340843U (ja) * | 1989-08-31 | 1991-04-19 |
-
1986
- 1986-07-02 JP JP15570386A patent/JPH061420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312011A (ja) | 1988-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0736975A1 (en) | A comparator circuit | |
| EP0075915A2 (en) | Logic circuit operable by a single power voltage | |
| US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
| US5070295A (en) | Power-on reset circuit | |
| EP0230306B1 (en) | Schmitt trigger circuit | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4656374A (en) | CMOS low-power TTL-compatible input buffer | |
| JP2861163B2 (ja) | 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 | |
| US5446402A (en) | Noise tolerant code setting circuit | |
| JPH061420B2 (ja) | 基準電位発生回路 | |
| KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
| US4404477A (en) | Detection circuit and structure therefor | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH0322735B2 (ja) | ||
| JPS602681Y2 (ja) | レベル・シフト回路 | |
| JP2728028B2 (ja) | 同時双方向入出力回路 | |
| JP2504079B2 (ja) | 電圧検出回路 | |
| JPH0736505B2 (ja) | シユミツトトリガ回路 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JPH0474734B2 (ja) | ||
| JP2964775B2 (ja) | 参照電圧発生回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JPH0680796B2 (ja) | 半導体集積回路の内部電源電圧発生回路 | |
| EP0225489A2 (en) | Logic circuit | |
| JP3081066B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |