JPH0815199B2 - 半導体搭載用基板の製造方法およびそれに用いられる治具板 - Google Patents

半導体搭載用基板の製造方法およびそれに用いられる治具板

Info

Publication number
JPH0815199B2
JPH0815199B2 JP61307250A JP30725086A JPH0815199B2 JP H0815199 B2 JPH0815199 B2 JP H0815199B2 JP 61307250 A JP61307250 A JP 61307250A JP 30725086 A JP30725086 A JP 30725086A JP H0815199 B2 JPH0815199 B2 JP H0815199B2
Authority
JP
Japan
Prior art keywords
semiconductor mounting
substrate
jig plate
mounting substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61307250A
Other languages
English (en)
Other versions
JPS63158858A (ja
Inventor
義徳 高崎
雅徳 川出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61307250A priority Critical patent/JPH0815199B2/ja
Publication of JPS63158858A publication Critical patent/JPS63158858A/ja
Publication of JPH0815199B2 publication Critical patent/JPH0815199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、各種の半導体素子を搭載するために使用さ
れるピングリッドアレイ型の半導体搭載用基板の製造方
法およびそれに用いられる治具板に関するものである。
特に本発明は、前記半導体搭載用基板の製造工程のう
ち、前記基板のスルーホール部に、外部接続用リードピ
ンをはんだ付けによって接合固定する工程およびそれに
用いられる治具板に関するものであり、さらに半導体素
子を搭載するための部分(以下半導体搭載部という。)
が、前記リードピンの設置された面と同一面にある、い
わゆるフェイスダウンタイプのピングリッドアレイ型半
導体搭載用基板の製造において有利に利用されるもので
ある。
(従来の技術) 従来よりピングリッドアレイ型の半導体搭載用基板に
おいては、電気的信頼性、機械的強度の確保のために、
基板のスルーホール部とリードピンをはんだにより接合
固定することが行われており、その方法としては生産性
の点から、溶融したはんだ浴中に、予め前記スルーホー
ル部にリードピンを仮固定した状態で、前記基板のリー
ドピン側を浸漬させる方法が一般的に行われている。こ
こで、前記方法による、フェイスダウンタイプのピング
リッドアレイ型半導体搭載用基板のスルーホール部とリ
ードピンのはんだ付け方法においては、前記基板の半導
体搭載部へのはんだの付着を防ぐための手段が必要であ
り、従来技術においては、マスキングテープ、マスキン
グインク等により半導体搭載部をマスクして溶融はんだ
に浸漬し、その後上記のテープ、インク等を剥離もしく
は溶解除去する方法が行われている。
このような従来方法としては、例えば特開昭60ー2412
44号公報に示されたものがある。この特開昭60−241244
号公報によれば、基板上面のペレット取付部およびメタ
ライズの該ペレットとの電気的接続部、すなわち半導体
搭載部を密閉する手段として、第11図に示したような一
方の先端部には密閉用皿が、他方の先端部には該皿のほ
ぼ中心方向を向いた基板支持部がそれぞれ設けられてお
り、そして、それらが互いに接近するように構成された
1対のアームで形成されてなる器具を使用し、溶融はん
だに基板の上面または下面を浸漬するという半導体装置
の製造方法が開示されている。
しかし、このようなマスキングテープ、マスキングイ
ンク等を使用する従来の製造方法においては、前処理と
してテープ、もしくはインク等を塗付する工程、後処理
として前記テープ、もしくはインク等を剥離する工程が
必要であり、作業性が非常に悪く、使用する前記テー
プ、インク等の材料費を含めコストが高くなるといった
欠点がある。また、上記公報に示された密閉器具を用い
る製造方法においては、器具の形状が複雑であるため前
記器具に基板をセットする際の作業性が悪く、また多数
の基板を同時に処理することが困難であるといった欠点
を有している。
(発明が解決しようとする問題点) 本発明は以上のような実状に鑑みてなされたもので、
その解決しようとする問題点は、従来のはんだ付け方法
における作業性の悪さであり、でき上がった半導体搭載
用基板のコスト高である。
そして、本発明の目的とするところは、上記従来技術
の有する欠点を改善して前記半導体搭載部へのはんだの
付着を防止し、かつ生産性、コストパフォーマンスに優
れた半導体搭載用基板のはんだ付け方法およびそれに用
いられる治具板を提供することにあるものである。
(問題点を解決するための手段) 第一の発明の概要は下記のとうりである。
すなわち、半導体搭載用基板のリードピンの位置に対
する部分にスルーホールのランド径よりも大きい種々の
形状の貫通口を形成した治具板に、前記基板をそのリー
ドピン側から挿通固定し、その状態でリードピン側を溶
融はんだに浸漬するといった簡便な方法で上記目的を達
成せしめるものである。
以下、この第一の発明を、図面に従って詳細に説明す
るが、その前に、この第一の発明に係る半導体搭載用基
板の製造方法に用いられる治具板について説明する。
第3図は第一の発明による半導体搭載用基板の製造方
法に用いられる治具板(1)を示す平面図であり、第4
図はこの治具板(1)の縦断面図である。すなわち、こ
の治具板(1)は、第3図および第4図に示すように、
当該治具板(1)の、はんだ付け処理される半導体搭載
用基板(3)のリードピン(6)が設置される部分に各
々対応する位置に、半導体搭載用基板(3)のリードピ
ン(6)が設置される側に設けられたスルーホール
(4)と一体であるランドより適当な長さだけ大きくと
った径を持つ貫通口(2)を形成したものである。ま
た、治具板(1)の材質は、ガラスエポキシ、ガラスポ
リイミドなどのプラスチックス、もしくはステンレス、
チタンなどの金属、もしくはセラミックス等のいずれで
もよいが、使用するはんだに濡れを生じない材質を用
い、板厚は強度上問題のない範囲で薄くしてある。
次に、第一の発明に係る製造方法について説明する。
第1図及び第2図は第一の発明に係る半導体搭載用基
板(3)のはんだ付け工程における製造方法を工程順に
示す縦断面図である。まず、第1図に示すように、例え
ば、プラスチック材料、セラミック材料あるいは金属材
料からなる基板(3)のスルーホール(4)には、外部
導通用のリードピン(6)が予め仮固定されおり、この
半導体搭載用基板(3)に対してリードピン(6)側か
ら第3図および第4図に示したような治具板(1)を貫
通口(2)に当該各リードピン(6)を通して挿通し、
基板(3)と密着させる。
次に、第2図に示すように、この基板(3)を密着さ
せたまま、治具板(1)をこれが溶融はんだ浴内に浸漬
する深さまでリードピン(6)側から浸漬させる。この
状態で一定時間保持し、リードピン(6)の固定部分に
必要なはんだ付け状態が得られたのち、半導体搭載用基
板(3)および治具板(1)を引き上げて両者を離脱さ
せる。これにより、基板(3)の半導体搭載部(7)に
はんだが付着することなく、スルーホール(4)とリー
ドピン(6)とがはんだにより接合固定されたプラスチ
ック材料、セラミック材料あるいは金属材料からなる半
導体搭載用基板(3)を製造することができる。
なお、この製造方法に使用されるはんだ槽は、静止
式、オーバーフロー式、噴流式のいずれであってもよ
く、溶融はんだ浴に対する浸漬、引き上げ方向も、垂
直、斜め、水平など使用するはんだ付け装置の可動方向
であれば特に限定されるものではない。また、はんだ付
け前のフラックス塗布は、治具板(1)に半導体搭載用
基板(3)を搭載する以前に半導体搭載用基板(3)に
対して直接行ってもよいが、治具板(1)に搭載した後
に行った方が半導体搭載部(7)のフラックスによる汚
染を防止できるメリットがある。
また、第二の発明に係る治具板(1)の形状について
は、第5図に示すように貫通口(2)がスリット状に連
結した形状であるもの、もしくは第6図に示すように短
形であるものなど、また第8図および第9図に示すよう
に治具板(1)の、基板(3)に形成されている半導体
搭載部(7)に対応する位置に凹部(9)を設けたも
の、あるいは第10図に示すように絞り加工を施した形状
のものなど、処理する半導体搭載用基板(3)に応じて
変化させてもよい。また、第二の発明に係る治具板
(1)としては、第7図に示すように、数個分の半導体
搭載用基板(3)に対応する貫通口(2)が1つの治具
板(1)に並列して設けられたものも含まれる。
第一の発明に係る製造方法は、基板(3)の半導体搭
載部(7)とリードピン(6)が反動面側にあるよう
な、いわゆるフェイスアップタイプのピングリッドアレ
イ型半導体搭載用基板(3)のはんだ付け工程に利用す
ることもでき、その場合は、基板(3)の外側周囲に治
具板(1)が存在することにより、溶融はんだ浴内に基
板(3)を浸漬した際に発生するはんだあるいはフラッ
クスの飛末が半導体搭載部(7)に付着することを防止
する効果がある。
(発明の作用) 第一の発明の半導体搭載用基板(3)のはんだ付け方
法に用いられる第二の発明に係る治具板(1)と、処理
される半導体搭載用基板(3)の半導体搭載部面側を密
着させることにより、半導体搭載部(7)にはんだが付
着することを防ぐ作用があり、またこの作用により、治
具板(1)に半導体搭載用基板(3)を載置するという
簡便な作業ではんだ付けが可能となるのである。
また、第7図に示した治具板(1)の形状に代表され
るような複数の基板(3)を同時に載置するようにした
治具板(1)を用いることにより、多数の基板(3)を
同時に処理することを容易にするといった作用がある。
以下実施例に基づいてさらに具体的に説明する。
(実施例) 実施例1 第1図において、耐熱ガラス−エポキシ樹脂からなる
基板(3)のランド径が直径1.0mmであるスルーホール
(4)に予めリードピン(6)が仮固定されている半導
体搭載用基板(3)のリードピン(6)側から、第3図
および第4図に示す形状で直径1.5mmの円形の貫通口
(2)が形成されたガラス−エポキシからなる板厚0.3m
mの治具板(1)を挿通し、これを基板(3)に密着さ
せた後に、錫63%鉛37%の組成である温度260℃のオー
バーフロー式はんだ浴に斜め上方より基板(3)の下面
の深さまで浸漬し、5秒間保持した。
そののちこの基板(3)を垂直に引き上げてこれから
治具板(1)を離脱することにより、スルーホール
(4)の上端まではんだで充てんされたピングリッドア
レイ型半導体搭載用基板(3)を得た。
実施例2 使用した半導体搭載用基板(3)およびはんだ組成、
温度条件は実施例1と同様である。この半導体搭載用基
板(3)を、第7図に示した形状で幅1.8mmのスリット
状の貫通口(2)が形成された板厚1.0mmのセラミック
スからなる治具板(1)に直列に10個同時に搭載し、傾
斜噴流式はんだ付け装置を用いて、コンベアスピード0.
5m/minではんだ槽を通過させた。そののち基板(3)か
ら治具板(1)を取りはずし、はんだ付状態の良好なピ
ングリッドアレイ型半導体搭載用基板(3)を得た。
実施例3 半導体搭載部(7)のまわりに半導体素子保護用樹脂
の流れ止め用枠を持ったガラス−変性トリアジン樹脂か
らなる半導体搭載用基板(3)を、この基板(3)の枠
のにがしのための凹部(9)を設けた形状で、穴径1.8m
mの貫通口(2)が形成された板厚0.5mmの第8図および
第9図に示す形状のステンレス材からなる治具板(1)
に実施例1と同様に挿通し、さらに半田槽に浸漬してリ
ードピン(6)とスルーホール(4)を半田付けし、電
気的、機械的に信頼性の向上したピングリッドアレイ型
半導体搭載用基板(3)を得た。
(発明の効果) 以上のように第一の発明に係る半導体搭載用基板
(3)の製造方法によれば、フェイスダウンタイプの半
導体搭載用基板(3)のスルーホール(4)とリードピ
ン(6)のはんだ付け工程において、治具板(1)に半
導体搭載用基板(3)を載置するといった単純な作業に
より、半導体搭載部(7)にはんだを付着させることな
く、はんだ付けを行うことができ、また特別な後処理、
消耗品を必要としないため大幅なコストダウンが計れ、
また一枚の治具で同時に多数個の処理が容易に行えるた
め、生産性も飛躍的に向上させることができるといった
効果がある。
また、第二の発明に係る治具板(1)にあっては、上
記実施例にて例示した如く、 「ピングリッドアレイ型の半導体搭載用基板(3)と外
部接続用リードピン(6)とをはんだにより固定する工
程において使用される治具板であって、基板(3)のリ
ードピン(6)に対応する位置にスルーホール(4)の
ランド径よりも大きい種々の形状の貫通口(2)を有
し、この貫通口(2)内に各リードピン(6)を挿通し
てこのリードピン(6)側から溶融はんだ内に浸漬した
とき、はんだ濡れを生じない材料によって形成したこ
と」 にその構成上の特徴があり、これにより、半導体搭載部
(7)にはんだを付着させることなく、はんだ付けを行
うことができ、また特別な後処理、消耗品を必要としな
いため大幅なコストダウンが計れ、また一枚で同時に多
数個の処理が容易に行えるため、生産性も飛躍的に向上
させることができるといった効果がある。
【図面の簡単な説明】
第1図及び第2図は第一の発明に係る半導体搭載用基板
の製造方法を工程順に示す縦断面図である。 第3図は第一の発明の半導体搭載用基板の製造方法に用
いる第二の発明に係る治具板の形状を示す平面図であ
り、第4図はその縦断面図、第5図〜第7図のそれぞれ
は治具板の他の実施態様を示す平面図、第8図は治具板
のその他の実施態様を示す平面図、第9図および第10図
はそれぞれ第8図に示した治具板の2種類の実施態様を
示す縦断面図である。 また、第11図は従来技術による半導体搭載部をマスキン
グする一例を示す縦断面図である。 符号の説明 1……治具板、2……貫通口、3……基板、4……スル
ーホール、5……ランド、6……リードピン、7……半
導体搭載部、8……溶融はんだ、9……凹部、10……治
具。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ピングリッドアレイ型の半導体搭載用基板
    で、基板のスルーホールと外部接続用リードピンを仮固
    定したのち、前記スルーホールと前記リードピンをはん
    だによって固定する工程において、前記リードピンに対
    応する位置に前記スルーホールのランド径よりも大きい
    種々の形状の貫通口を設けた治具板に、前記リードピン
    が仮固定された前記基板をそのリードピン側から挿入固
    定し、その状態でリードピン側を溶融はんだに浸漬する
    ことにより、前記リードピンが前記スルーホールの上端
    まで浸透したはんだにより固定された少なくとも一つ以
    上の基板を製造することを特徴とする半導体搭載用基板
    の製造方法。
  2. 【請求項2】ピングリッドアレイ型の半導体搭載用基板
    と外部接続用リードピンとをはんだにより固定する工程
    において使用される治具板であって、前記基板のリード
    ピンに対応する位置に前記スルーホールのランド径より
    も大きい種々の形状の貫通口を有し、この貫通口内に前
    記各リードピンを挿通してこのリードピン側から溶融は
    んだ内に浸漬したとき、はんだ濡れを生じない材料によ
    って形成したことを特徴とする治具板。
JP61307250A 1986-12-22 1986-12-22 半導体搭載用基板の製造方法およびそれに用いられる治具板 Expired - Lifetime JPH0815199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61307250A JPH0815199B2 (ja) 1986-12-22 1986-12-22 半導体搭載用基板の製造方法およびそれに用いられる治具板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307250A JPH0815199B2 (ja) 1986-12-22 1986-12-22 半導体搭載用基板の製造方法およびそれに用いられる治具板

Publications (2)

Publication Number Publication Date
JPS63158858A JPS63158858A (ja) 1988-07-01
JPH0815199B2 true JPH0815199B2 (ja) 1996-02-14

Family

ID=17966838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307250A Expired - Lifetime JPH0815199B2 (ja) 1986-12-22 1986-12-22 半導体搭載用基板の製造方法およびそれに用いられる治具板

Country Status (1)

Country Link
JP (1) JPH0815199B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727947B (zh) * 2018-11-19 2020-12-15 华为技术有限公司 一种引脚、引脚组合结构、封装体及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241244A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd ピングリッドアレイ型半導体装置の製造方法
JPS6155993A (ja) * 1984-08-27 1986-03-20 富士通株式会社 部品の予備半田付け方法

Also Published As

Publication number Publication date
JPS63158858A (ja) 1988-07-01

Similar Documents

Publication Publication Date Title
KR910007103B1 (ko) 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법
US3781596A (en) Semiconductor chip carriers and strips thereof
US5120577A (en) Method of performing metal coating on metallized surfaces of electronic component chips with an electronic component chip holder
JP2717313B2 (ja) 電子部品搭載用基板の製造方法
JPH0815199B2 (ja) 半導体搭載用基板の製造方法およびそれに用いられる治具板
JPH02277753A (ja) はんだメッキ方法およびその装置
JPH0356031Y2 (ja)
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JPH0815201B2 (ja) 半導体搭載用基板
JPH03165591A (ja) 半田ディップマスク
KR800000215B1 (ko) 부분 도금법
JPH06101492B2 (ja) 半導体装置及びその製造方法
JP2704292B2 (ja) 電子部品塔載用基板の製造方法
JPH0234798A (ja) ピンのめっき方法
JP2942401B2 (ja) メッキ用治具
JP2000091493A (ja) 表面実装型半導体装置
JP2537630B2 (ja) 半導体装置の製造方法
JP2603100B2 (ja) 電子部品塔載用基板の製造方法
JPH04122055A (ja) 電子部品の予備半田付け治具および保持具
JPH01144698A (ja) 混成集積回路装置の製造方法とその装置
KR810001418Y1 (ko) 반도체 장치
JPH05144883A (ja) フイルムキヤリアテープおよびその製造方法
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン
JPS63107158A (ja) 半導体装置の製造方法
JPS63110758A (ja) 半導体搭載用基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term