JPS63158858A - 半導体搭載用基板の製造方法およびそれに用いられる治具板 - Google Patents
半導体搭載用基板の製造方法およびそれに用いられる治具板Info
- Publication number
- JPS63158858A JPS63158858A JP30725086A JP30725086A JPS63158858A JP S63158858 A JPS63158858 A JP S63158858A JP 30725086 A JP30725086 A JP 30725086A JP 30725086 A JP30725086 A JP 30725086A JP S63158858 A JPS63158858 A JP S63158858A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor mounting
- lead
- board
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005476 soldering Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000009736 wetting Methods 0.000 claims description 2
- 239000004033 plastic Substances 0.000 abstract description 4
- 229920003023 plastic Polymers 0.000 abstract description 4
- 239000007769 metal material Substances 0.000 abstract description 3
- 229910010293 ceramic material Inorganic materials 0.000 abstract description 2
- 238000007598 dipping method Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 239000000976 ink Substances 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003918 triazines Chemical class 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、各種の半導体素子を搭載するために使用され
るピングリッドアレイ型の半導体搭載用基板の製造方法
およびそれに用いられる治具板に関するものである。
るピングリッドアレイ型の半導体搭載用基板の製造方法
およびそれに用いられる治具板に関するものである。
特に本発明は、前記半導体搭載用基板の製造工程のうち
、前記基板のスルーホール部に、外部接続用リードピン
をはんだ付けによって接合固定する工程およびそれに用
いられる治具板に関するものであり、さらに半導体素子
を搭載するための部分(以下半導体搭載部という、)が
、前記リードピンの設置された面と同一面にある、いわ
ゆるフェイスダウンタイプのピングリッドアレイ型半導
体搭載用基板の製造において有利に利用されるものであ
る。
、前記基板のスルーホール部に、外部接続用リードピン
をはんだ付けによって接合固定する工程およびそれに用
いられる治具板に関するものであり、さらに半導体素子
を搭載するための部分(以下半導体搭載部という、)が
、前記リードピンの設置された面と同一面にある、いわ
ゆるフェイスダウンタイプのピングリッドアレイ型半導
体搭載用基板の製造において有利に利用されるものであ
る。
(従来の技術)
従来よりピングリッドアレイ型の半導体搭載用基板にお
いては、電気的信頼性、機械的強度の確保のために、基
板のスルーホール部とリードピンをはんだにより接合固
定することが行われており、その方法としては生産性の
点から、溶融したはんだ浴中に、予め前記スルーホール
部にリードピンを仮固定した状態で、前記基板のリード
ピン側を浸漬させる方法が一般的に行われている。ここ
で、前記方法による、フェイスダウンタイプのピングリ
ッドアレイ型半導体搭載用基板のスルーホール部とリー
ドピンのはんだ付は方法においては、前記基板の半導体
搭載部へのはんだの付着を防ぐための手段が必要であり
、従来技術においては、マスキングテープ、マスキング
インク等により半導体搭載部をマスクして溶融はんだに
浸漬し、その後上記のテープ、インク等を剥離もしくは
溶解除去する方法が行われている。
いては、電気的信頼性、機械的強度の確保のために、基
板のスルーホール部とリードピンをはんだにより接合固
定することが行われており、その方法としては生産性の
点から、溶融したはんだ浴中に、予め前記スルーホール
部にリードピンを仮固定した状態で、前記基板のリード
ピン側を浸漬させる方法が一般的に行われている。ここ
で、前記方法による、フェイスダウンタイプのピングリ
ッドアレイ型半導体搭載用基板のスルーホール部とリー
ドピンのはんだ付は方法においては、前記基板の半導体
搭載部へのはんだの付着を防ぐための手段が必要であり
、従来技術においては、マスキングテープ、マスキング
インク等により半導体搭載部をマスクして溶融はんだに
浸漬し、その後上記のテープ、インク等を剥離もしくは
溶解除去する方法が行われている。
このような従来方法としては゛、例えば特開昭60−2
41244号公報に示されたものがある。この特開昭6
0−241244号公報によれば、基板上面のペレット
取付部およびメタライズの該ベレットとの電気的接続部
、すなわち半導体搭載部を密閉する手段として、第11
図に示したような一方の先端部には密閉用皿が、他方の
先端部には該皿のほぼ中心方向を向いた基板支持部がそ
れぞれ設けられており、そして、それらが互いに接近す
るように構成された1対のアームで形成されてなる器具
を使用し、溶融はんだに基板の上面または下面を浸漬す
るという半導体装置の製造方法が開示されている。
41244号公報に示されたものがある。この特開昭6
0−241244号公報によれば、基板上面のペレット
取付部およびメタライズの該ベレットとの電気的接続部
、すなわち半導体搭載部を密閉する手段として、第11
図に示したような一方の先端部には密閉用皿が、他方の
先端部には該皿のほぼ中心方向を向いた基板支持部がそ
れぞれ設けられており、そして、それらが互いに接近す
るように構成された1対のアームで形成されてなる器具
を使用し、溶融はんだに基板の上面または下面を浸漬す
るという半導体装置の製造方法が開示されている。
しかし、このようなマスキングテープ、マスキングイン
ク等を使用する従来の製造方法においては、前処理とし
てテープ、もしくはインク等を塗付する工程、後処理と
して前記テープ、もしくはインク等を剥離する工程が必
要であり、作業性が非常に悪く、使用する前記テープ、
インク等の材料費を含めコストが高くなるといった欠点
がある。また、上記公報に示された密閉器具を用いる製
造方法においては、器具の形状が複雑であるため前記器
具に基板をセットする際の作業性が悪く、また多数の基
板を同時に処理することが困難であるといった欠点を有
している。
ク等を使用する従来の製造方法においては、前処理とし
てテープ、もしくはインク等を塗付する工程、後処理と
して前記テープ、もしくはインク等を剥離する工程が必
要であり、作業性が非常に悪く、使用する前記テープ、
インク等の材料費を含めコストが高くなるといった欠点
がある。また、上記公報に示された密閉器具を用いる製
造方法においては、器具の形状が複雑であるため前記器
具に基板をセットする際の作業性が悪く、また多数の基
板を同時に処理することが困難であるといった欠点を有
している。
(発明が解決しようとする問題点)
本発明は以上のような実状に鑑みてなされたもので、そ
の解決しようとする問題点は、従来のはんだ付は方法に
おける作業性の悪さであり、でき上がった半導体搭載用
基板のコスト高である。
の解決しようとする問題点は、従来のはんだ付は方法に
おける作業性の悪さであり、でき上がった半導体搭載用
基板のコスト高である。
そして、本発明の目的とするところは、上記従来技術の
有する欠点を改善して前記半導体搭載部へのはんだの付
着を防止し、かつ生産性、コストパフォーマンスに優れ
た半導体搭載用基板のはんだ付は方法およびそれに用い
られる治具板を提供することにあるものである。
有する欠点を改善して前記半導体搭載部へのはんだの付
着を防止し、かつ生産性、コストパフォーマンスに優れ
た半導体搭載用基板のはんだ付は方法およびそれに用い
られる治具板を提供することにあるものである。
(問題点を解決するための手段)
第一の発明の概要は下記のとうりである。
すなわち、半導体搭載用基板のリードピンの位置に対応
する部分に貫通口を形成した治具板に。
する部分に貫通口を形成した治具板に。
前記基板をそのリードピン側から挿通固定し、その状態
でリードピン側を溶融はんだに浸漬するといった簡便な
方法で上記目的を達成せしめるものである。
でリードピン側を溶融はんだに浸漬するといった簡便な
方法で上記目的を達成せしめるものである。
以下、この第一の発明を、図面に従って詳細に説明する
が、その前に、この第一の発明に係る半導体搭載用基板
の製造方法に用いられる治具板について説明する。
が、その前に、この第一の発明に係る半導体搭載用基板
の製造方法に用いられる治具板について説明する。
第3図は第一の発明による半導体搭載用基板の製造方法
に用いられる治具板(1)を示す平面図であり、第4図
はこの治具板(1)の縦断面図である、すなわち、この
治具板(1)は、第3図および第4図に示すように、当
該治具板(1)の、はんだ付は処理される半導体搭載用
基板(3)のリードピン(6)が設置される部分に各々
対応する位置に、半導体搭載用基板(3)のリードピン
(6)が設置される側に設けられたスルーホール(0と
一体であるランドより適当な長さだけ大きくとった径を
持つ貫通口(2)を形成したものである。また、治具板
(1)の材質は、ガラスエポキシ、ガラスポリイミドな
どのプラスチックス、もしくはステンレス、チタンなど
の金属、もしくはセラミックス等のいずれでもよいが、
使用するはんだに濡れを生じない材質を用い、板厚は強
度上問題のない範囲で薄くしである。
に用いられる治具板(1)を示す平面図であり、第4図
はこの治具板(1)の縦断面図である、すなわち、この
治具板(1)は、第3図および第4図に示すように、当
該治具板(1)の、はんだ付は処理される半導体搭載用
基板(3)のリードピン(6)が設置される部分に各々
対応する位置に、半導体搭載用基板(3)のリードピン
(6)が設置される側に設けられたスルーホール(0と
一体であるランドより適当な長さだけ大きくとった径を
持つ貫通口(2)を形成したものである。また、治具板
(1)の材質は、ガラスエポキシ、ガラスポリイミドな
どのプラスチックス、もしくはステンレス、チタンなど
の金属、もしくはセラミックス等のいずれでもよいが、
使用するはんだに濡れを生じない材質を用い、板厚は強
度上問題のない範囲で薄くしである。
次に、第一の発明に係る製造方法について説明する。
第1図及び第2図は第一の発明に係る半導体搭載用基板
(3)のはんだ付は工程における製造方法を工程順に示
す縦断面図である。まず、第1図に示すように1例えば
、プラスチック材料、セラミック材料あるいは金属材料
からなる基板(3)のスルーホール(4)には、外部導
通用のリードピン(8)が予め仮固定されており、この
半導体搭載用基板(3)に対してリードピン(8)側か
ら第3図および第4図に示したような治具板(1)を貫
通口(2)に烏該各リードピン(8)を通して挿通し、
基板(3)と密着させる。
(3)のはんだ付は工程における製造方法を工程順に示
す縦断面図である。まず、第1図に示すように1例えば
、プラスチック材料、セラミック材料あるいは金属材料
からなる基板(3)のスルーホール(4)には、外部導
通用のリードピン(8)が予め仮固定されており、この
半導体搭載用基板(3)に対してリードピン(8)側か
ら第3図および第4図に示したような治具板(1)を貫
通口(2)に烏該各リードピン(8)を通して挿通し、
基板(3)と密着させる。
次に、第2図に示すように、この基板(3)を密着させ
たまま、治具板(1)をこれが溶融はんだ浴内に浸漬す
る深さまでリードピン(6)側から浸漬させる。この状
態で一定時間保持し、リードピン(8)の固定部分に必
要なはんだ付は状態が得られたのち、半導体搭載用基板
(3)および治具板(1)を引き上げて両者を離脱させ
る。これにより、基板(3)の半導体搭載部(7)には
んだが付着することなく、スルーホール(4)とリード
ピン(6)とがはんだにより接合固定されたプラスチッ
ク材料、セラミック材料あるいは金属材料からなる半導
体搭載用基板(3〕を製造することができる。
たまま、治具板(1)をこれが溶融はんだ浴内に浸漬す
る深さまでリードピン(6)側から浸漬させる。この状
態で一定時間保持し、リードピン(8)の固定部分に必
要なはんだ付は状態が得られたのち、半導体搭載用基板
(3)および治具板(1)を引き上げて両者を離脱させ
る。これにより、基板(3)の半導体搭載部(7)には
んだが付着することなく、スルーホール(4)とリード
ピン(6)とがはんだにより接合固定されたプラスチッ
ク材料、セラミック材料あるいは金属材料からなる半導
体搭載用基板(3〕を製造することができる。
なお、この製造方法に使用されるはんだ槽は、静止式、
オーバーフロ一式、噴流式のいずれであってもよく、溶
融はんだ浴に対する浸漬、引き上げ方向も、垂直、斜め
、水平など使用するはんだ付は装置の可動方向であれば
特に限定されるものではない、また、はんだ付は前の7
ラツクス塗布は、治具板(1)に半導体搭載用基板(3
)を搭載する以前に半導体搭載用基板(3)に対して直
接行ってもよいが、治具板(1)に搭載した後に行った
方が半導体搭載部(7)のフラックスによる汚染を防止
できるメリットがある。
オーバーフロ一式、噴流式のいずれであってもよく、溶
融はんだ浴に対する浸漬、引き上げ方向も、垂直、斜め
、水平など使用するはんだ付は装置の可動方向であれば
特に限定されるものではない、また、はんだ付は前の7
ラツクス塗布は、治具板(1)に半導体搭載用基板(3
)を搭載する以前に半導体搭載用基板(3)に対して直
接行ってもよいが、治具板(1)に搭載した後に行った
方が半導体搭載部(7)のフラックスによる汚染を防止
できるメリットがある。
また、第二の発明に係る治具板(1)の形状については
、第5図に示すように貫通口(2)がスリット状に連結
した形状であるもの、もしくは第6図に示すように矩形
であるものなど、また第8図および第954に示すよう
に治具板(1)の、基板(3)に形成されている半導体
搭載部(7)に対応する位置に凹部(9)を設けたもの
、あるいは第10図に示すように絞り加工を施した形状
のものなど、処理する半導体搭載用基板(3)に応じて
変化させてもよい、また、第二の発明に係る治具板(1
)としては、第7図に示すように、数個分の半導体搭載
用基板(3)に対応する貫通口(2)が1つの治具板(
1)に並列して設けられたものも含まれる。
、第5図に示すように貫通口(2)がスリット状に連結
した形状であるもの、もしくは第6図に示すように矩形
であるものなど、また第8図および第954に示すよう
に治具板(1)の、基板(3)に形成されている半導体
搭載部(7)に対応する位置に凹部(9)を設けたもの
、あるいは第10図に示すように絞り加工を施した形状
のものなど、処理する半導体搭載用基板(3)に応じて
変化させてもよい、また、第二の発明に係る治具板(1
)としては、第7図に示すように、数個分の半導体搭載
用基板(3)に対応する貫通口(2)が1つの治具板(
1)に並列して設けられたものも含まれる。
第一の発明に係る製造方法は、基板(3)の半導体搭載
部(7)とリードピン(6)が反対面側にあるような、
いわゆるフェイスアップタイプのピングリッドアレイ型
半導体搭載用基板(3)のはんだ付は工程に利用するこ
ともでき、その場合は、基板(3)の外側周囲に治具板
(1)が存在することにより、溶融はんだ浴内に基板(
3)を浸漬した際に発生するはんだあるいはフラックス
の飛火が半導体搭載部(7)に付着することを防止する
効果がある。
部(7)とリードピン(6)が反対面側にあるような、
いわゆるフェイスアップタイプのピングリッドアレイ型
半導体搭載用基板(3)のはんだ付は工程に利用するこ
ともでき、その場合は、基板(3)の外側周囲に治具板
(1)が存在することにより、溶融はんだ浴内に基板(
3)を浸漬した際に発生するはんだあるいはフラックス
の飛火が半導体搭載部(7)に付着することを防止する
効果がある。
(発明の作用)
第一の発明の半導体搭載用基板(3)のはんだ付は方法
に用いられる第二の発明に係る治具板(1)と、処理さ
れる半導体搭載用基板(3)の半導体搭載部面側を密着
させることにより、半導体搭載部(7)にはんだが付着
することを防ぐ作用があり。
に用いられる第二の発明に係る治具板(1)と、処理さ
れる半導体搭載用基板(3)の半導体搭載部面側を密着
させることにより、半導体搭載部(7)にはんだが付着
することを防ぐ作用があり。
またこの作用により、治具板(1)に半導体搭載用基板
(3)を載置するという簡便な作業ではんだ付けが可能
となるのである。
(3)を載置するという簡便な作業ではんだ付けが可能
となるのである。
また、第7図に示した治具板(1)の形状に代表される
ような複数の基板(3)を同時に載置するようにした治
具板(1)を用いることにより、多数の基板(3)を同
時に処理することを容易にするといった作用がある。
ような複数の基板(3)を同時に載置するようにした治
具板(1)を用いることにより、多数の基板(3)を同
時に処理することを容易にするといった作用がある。
以、下実施例に基づいてさらに具体的に説明する。
(実施例)
実」1例」2
第1図において、耐熱ガラス−エポキシ樹脂からなる基
板(3)のランド径が直径1.0層層であるスルーホー
ル(0に予めリードピン(8)が仮固定されている半導
体搭載用基板(3)のリードピン(8)側から、第3図
および第4図に示す形状で直径1.5Hの円形の貫通口
(2)が形成されたガラス−エポキシからなる板厚0.
3mmの治具板(りを挿通し、これを基板(3)に密着
させた後に、錫83%鉛37%の組成である温度260
℃のオーバーフロ一式はんだ浴に斜め上方より基板(3
)の下面の深さまで浸漬し、 5秒間保持した。
板(3)のランド径が直径1.0層層であるスルーホー
ル(0に予めリードピン(8)が仮固定されている半導
体搭載用基板(3)のリードピン(8)側から、第3図
および第4図に示す形状で直径1.5Hの円形の貫通口
(2)が形成されたガラス−エポキシからなる板厚0.
3mmの治具板(りを挿通し、これを基板(3)に密着
させた後に、錫83%鉛37%の組成である温度260
℃のオーバーフロ一式はんだ浴に斜め上方より基板(3
)の下面の深さまで浸漬し、 5秒間保持した。
そののちこの基板(3)を垂直に引き上げてこれから治
具板(1)を離脱することにより、スルーホール(4)
の上端まではんだで充てんされたピングリッドアレイ型
半導体搭載用基板(3)を得た。
具板(1)を離脱することにより、スルーホール(4)
の上端まではんだで充てんされたピングリッドアレイ型
半導体搭載用基板(3)を得た。
丈XXヱ
使用した半導体搭載用基板(3)およびはんだ組成、温
度条件は実施例1と同様である。この半導体搭載用基板
(3)を、第7図に示した形状で輻1.8mmのスリッ
ト状の貫通口(2)が形成された板厚 1.0璽薦のセ
ラミックスからなる治具板(1)に直列に10個同時に
搭載し、傾斜噴流式はんだ付は装置を用いて、コンベア
スピード0 、5 Lm / m i nではんだ槽を
通過させた。そののち基板(3)から治具板(1)を取
りはずし、はんだ行状態の良好なピングリッドアレイ型
半導体搭載用基板(3)を得た。
度条件は実施例1と同様である。この半導体搭載用基板
(3)を、第7図に示した形状で輻1.8mmのスリッ
ト状の貫通口(2)が形成された板厚 1.0璽薦のセ
ラミックスからなる治具板(1)に直列に10個同時に
搭載し、傾斜噴流式はんだ付は装置を用いて、コンベア
スピード0 、5 Lm / m i nではんだ槽を
通過させた。そののち基板(3)から治具板(1)を取
りはずし、はんだ行状態の良好なピングリッドアレイ型
半導体搭載用基板(3)を得た。
支ム涜」
半導体搭載部(7)のまわりに半導体素子保護用樹脂の
流れ止め用枠を持ったガラス−変性トリア゛ ジン樹脂
からなる半導体搭載用基板(3)を、この基板(3)の
枠のにがしのための凹部(θ)を設けた形状で、穴径1
.8■鵬の貫通口(2)が形成された板厚0.51の第
8図および第9図に示す形状のステンレス材からなる治
具板(1)に実施例1と同様に挿通し、さらに半田槽に
浸漬してリードピン(6)とスルーホール(0を半田付
けし、電気的、機械的に信頼性の向上したピングリッド
アレイ型半導体搭載用基板(3)を得た。
流れ止め用枠を持ったガラス−変性トリア゛ ジン樹脂
からなる半導体搭載用基板(3)を、この基板(3)の
枠のにがしのための凹部(θ)を設けた形状で、穴径1
.8■鵬の貫通口(2)が形成された板厚0.51の第
8図および第9図に示す形状のステンレス材からなる治
具板(1)に実施例1と同様に挿通し、さらに半田槽に
浸漬してリードピン(6)とスルーホール(0を半田付
けし、電気的、機械的に信頼性の向上したピングリッド
アレイ型半導体搭載用基板(3)を得た。
(発明の効果)
以上のように第一の発明に係る半導体搭載用基板(3)
の製造方法によれば、フェイスダウンタイプの半導体搭
載用基板(3)のスルーホール(4)とリードピン(6
)のはんだ付は工程において、治具板(1)に半導体搭
載用基板(3)を載置するといった単純な作業により、
半導体搭載部(7)にはんだを付着させることなく、は
んだ付けを行うことができ、また特別な後処理、消耗品
を必要としないため大幅なコストダウンが計れ、また一
枚の治具で同時に多数個の処理が容易に行えるため、生
産性も飛躍的に向上させることができるといった効果が
ある。
の製造方法によれば、フェイスダウンタイプの半導体搭
載用基板(3)のスルーホール(4)とリードピン(6
)のはんだ付は工程において、治具板(1)に半導体搭
載用基板(3)を載置するといった単純な作業により、
半導体搭載部(7)にはんだを付着させることなく、は
んだ付けを行うことができ、また特別な後処理、消耗品
を必要としないため大幅なコストダウンが計れ、また一
枚の治具で同時に多数個の処理が容易に行えるため、生
産性も飛躍的に向上させることができるといった効果が
ある。
また、第二の発明に係る治具板(1)にあっては、上記
実施例にて例示した如く、 「ピングリッドアレイ型の半導体搭載用基板(3)と外
部接続用リードピン(6)とをはんだにより固定する工
程において使用される治具板であって、基板(3)のリ
ードピン(6)に対応する位置にこのリードピン(8)
を挿通するための貫通口(2)を有し、この貫通口(2
)内に各リードピン(8)を挿通してこのリードピン(
8)側から溶融はんだ内に浸漬したとき、はんだ濡れを
生じない材料によって形成したこと」 にその構成上の特徴があり、これにより、半導体搭載部
(7)にはんだを付着させることなく、はんだ付けを行
うことができ、また特別な後処理、消耗品を必要としな
いため大幅なコストダウンが計れ、また一枚で同時に多
数個の処理が容易に行えるため、生産性も飛躍的に向上
させることができるといった効果がある。
実施例にて例示した如く、 「ピングリッドアレイ型の半導体搭載用基板(3)と外
部接続用リードピン(6)とをはんだにより固定する工
程において使用される治具板であって、基板(3)のリ
ードピン(6)に対応する位置にこのリードピン(8)
を挿通するための貫通口(2)を有し、この貫通口(2
)内に各リードピン(8)を挿通してこのリードピン(
8)側から溶融はんだ内に浸漬したとき、はんだ濡れを
生じない材料によって形成したこと」 にその構成上の特徴があり、これにより、半導体搭載部
(7)にはんだを付着させることなく、はんだ付けを行
うことができ、また特別な後処理、消耗品を必要としな
いため大幅なコストダウンが計れ、また一枚で同時に多
数個の処理が容易に行えるため、生産性も飛躍的に向上
させることができるといった効果がある。
第1図及び第2図は第一の発明に係る半導体搭載用基板
の製造方法を工程順に示す縦断面図である。 第3図は第一の発明の半導体搭載用基板の製造方法に用
いる第二の発明に係る治具板の形状を示す平面図であり
、第4図はその縦断面図、第5図〜第7図のそれぞれは
治具板の他の実施態様を示す平面図、第8図は治具板の
その他の実施態様を示す平面図、第9図および第10図
はそれぞれ第8図に示した治具板の2種類の実施態様を
示す縦断面図である。 また、第11図は従来技術による半導体搭載部をマスキ
ングする一例を示す縦断面図である。 符 号 の 説 明 1・・・治具板、2・・・貫通口、3・・・基板、4・
・・スルーホール、 5・・・ランド、8・・・リード
ピン、 7・・・半導体搭載部、8・・・溶融はんだ、
9・・・凹部、10・・・治具。 第1図 第3図 第4図 第5図 第6図 第7図 第8図 第9図
の製造方法を工程順に示す縦断面図である。 第3図は第一の発明の半導体搭載用基板の製造方法に用
いる第二の発明に係る治具板の形状を示す平面図であり
、第4図はその縦断面図、第5図〜第7図のそれぞれは
治具板の他の実施態様を示す平面図、第8図は治具板の
その他の実施態様を示す平面図、第9図および第10図
はそれぞれ第8図に示した治具板の2種類の実施態様を
示す縦断面図である。 また、第11図は従来技術による半導体搭載部をマスキ
ングする一例を示す縦断面図である。 符 号 の 説 明 1・・・治具板、2・・・貫通口、3・・・基板、4・
・・スルーホール、 5・・・ランド、8・・・リード
ピン、 7・・・半導体搭載部、8・・・溶融はんだ、
9・・・凹部、10・・・治具。 第1図 第3図 第4図 第5図 第6図 第7図 第8図 第9図
Claims (1)
- 【特許請求の範囲】 1)、ピングリッドアレイ型の半導体搭載用基板で、基
板のスルーホールと外部接続用リードピンを仮固定した
のち、前記スルーホールと前記リードピンをはんだによ
って固定する工程において、前記リードピンに対応する
位置に貫通口を設けた治具板に、前記リードピンが仮固
定された前記基板をそのリードピン側から挿通固定し、
その状態でリードピン側を溶融はんだに浸漬することを
特徴とする半導体搭載用基板の製造方法。 2)、ピングリッドアレイ型の半導体搭載用基板と外部
接続用リードピンとをはんだにより固定する工程におい
て使用される治具板であって、前記基板のリードピンに
対応する位置にこのリードピンを挿通するための貫通口
を有し、この貫通口内に前記各リードピンを挿通してこ
のリードピン側から溶融はんだ内に浸漬したとき、はん
だ濡れを生じない材料によって形成したことを特徴とす
る治具板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61307250A JPH0815199B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61307250A JPH0815199B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63158858A true JPS63158858A (ja) | 1988-07-01 |
JPH0815199B2 JPH0815199B2 (ja) | 1996-02-14 |
Family
ID=17966838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61307250A Expired - Lifetime JPH0815199B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0815199B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109727947A (zh) * | 2018-11-19 | 2019-05-07 | 华为技术有限公司 | 一种引脚、引脚组合结构、封装体及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
JPS6155993A (ja) * | 1984-08-27 | 1986-03-20 | 富士通株式会社 | 部品の予備半田付け方法 |
-
1986
- 1986-12-22 JP JP61307250A patent/JPH0815199B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
JPS6155993A (ja) * | 1984-08-27 | 1986-03-20 | 富士通株式会社 | 部品の予備半田付け方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109727947A (zh) * | 2018-11-19 | 2019-05-07 | 华为技术有限公司 | 一种引脚、引脚组合结构、封装体及其制作方法 |
CN109727947B (zh) * | 2018-11-19 | 2020-12-15 | 华为技术有限公司 | 一种引脚、引脚组合结构、封装体及其制作方法 |
US11539150B2 (en) | 2018-11-19 | 2022-12-27 | Huawei Technologies Co., Ltd. | Pin, pin combination structure, package body, and method for manufacturing package body |
Also Published As
Publication number | Publication date |
---|---|
JPH0815199B2 (ja) | 1996-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3781596A (en) | Semiconductor chip carriers and strips thereof | |
US6066551A (en) | Method for forming bump of semiconductor device | |
US5120577A (en) | Method of performing metal coating on metallized surfaces of electronic component chips with an electronic component chip holder | |
US3859722A (en) | Method of dip-soldering printed circuits to attach components | |
US5645707A (en) | Bonding method for chip-type electronic parts | |
US5075258A (en) | Method for plating tab leads in an assembled semiconductor package | |
JPS63158858A (ja) | 半導体搭載用基板の製造方法およびそれに用いられる治具板 | |
JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
KR800000215B1 (ko) | 부분 도금법 | |
JPH06101492B2 (ja) | 半導体装置及びその製造方法 | |
JPH0234798A (ja) | ピンのめっき方法 | |
JP2704292B2 (ja) | 電子部品塔載用基板の製造方法 | |
JP2942401B2 (ja) | メッキ用治具 | |
JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
JPS63285960A (ja) | 半導体搭載基板用の導体ピン | |
KR20060128559A (ko) | 은 하지도금을 이용한 휘스커 방지용 표면처리방법 | |
JPH04159712A (ja) | 半導体装置の製造方法 | |
JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
JP2537630B2 (ja) | 半導体装置の製造方法 | |
JPH04122055A (ja) | 電子部品の予備半田付け治具および保持具 | |
JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
KR100886701B1 (ko) | 에프비지에이 타입으로 반도체 칩을 패키징하는 방법 | |
CN118301856A (zh) | 载具 | |
JPH1070225A (ja) | 電子部品用基板の部分メッキ方法 | |
JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |