JPS6155993A - 部品の予備半田付け方法 - Google Patents
部品の予備半田付け方法Info
- Publication number
- JPS6155993A JPS6155993A JP17776384A JP17776384A JPS6155993A JP S6155993 A JPS6155993 A JP S6155993A JP 17776384 A JP17776384 A JP 17776384A JP 17776384 A JP17776384 A JP 17776384A JP S6155993 A JPS6155993 A JP S6155993A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- template
- solder
- soldering
- bath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Molten Solder (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多数のリード線を備えた部品への予備半田付は
方法に関する。
方法に関する。
大量なｉｆｆ ｆｌを高速で処理するため情報処理装置
にはＩＣ，ＬＳＩなどの半導体装置が多用されており、
大容量化を実現する方法としてＶＬＳ Ｉが使われるよ
うになった。
にはＩＣ，ＬＳＩなどの半導体装置が多用されており、
大容量化を実現する方法としてＶＬＳ Ｉが使われるよ
うになった。
ここで、これらの半導体装置はプリント配線蒸機上に密
に配列して装着されるが、ＶＬＳ Ｉなどの半導体装置
は構成素子数が厖大であるため、特殊な装着方法がとら
れている。
に配列して装着されるが、ＶＬＳ Ｉなどの半導体装置
は構成素子数が厖大であるため、特殊な装着方法がとら
れている。
すなわち、半導体装置を始めとしコンデンサ。
抵抗器などの部品は多層プリント配線基板（以下略して
基板）に装着されているが、従来の方法は基板に２．５
４ｍｍの基準ピッチで内部回路に接続したスルーホール
が設けてあり、一方基板に装着する部品も２．５４ｕ＋
の基準寸法で外装されていると共にリード線間隔も基準
寸法を守って作られており、自動挿入機などを利用して
各部品のリード線を設計位置のスルーホールに挿入し、
その後フローソルダリングなどの方法でリード線を基板
に設けられている導体パターンと接続することによす電
子回路が形成されている。
基板）に装着されているが、従来の方法は基板に２．５
４ｍｍの基準ピッチで内部回路に接続したスルーホール
が設けてあり、一方基板に装着する部品も２．５４ｕ＋
の基準寸法で外装されていると共にリード線間隔も基準
寸法を守って作られており、自動挿入機などを利用して
各部品のリード線を設計位置のスルーホールに挿入し、
その後フローソルダリングなどの方法でリード線を基板
に設けられている導体パターンと接続することによす電
子回路が形成されている。
然しＶＬＳ Ｉのように構成素子数が厖大となり従って
リード線数が２００本を越すようなものも現れてくると
半導体装置のパッケージ構造も従来より改良され、従っ
て基板への装着方法もそれに対応して変化している。
リード線数が２００本を越すようなものも現れてくると
半導体装置のパッケージ構造も従来より改良され、従っ
て基板への装着方法もそれに対応して変化している。
本発明は多端子部品特にＶＬＳＩなどの半導体装置を岱
仮に装着するのに必要な予備半田付は方法に関するもの
である。
仮に装着するのに必要な予備半田付は方法に関するもの
である。
半導体装置のリード線の取り出し方法にはリード線をリ
ードフレームより切り出して形成し、基板面と同一方向
に取り出したフラットパッケージ形、直角方向に取り出
したデュアルインライン形などがあるが、ＬＳＩなど多
素子半導体装置のリード線取り出し法としてはマトリッ
クス状に配列した多数のリードビンを基板面と直角方向
に取り出すピン・グリッド・アレー形が一般に使用され
ている。
ードフレームより切り出して形成し、基板面と同一方向
に取り出したフラットパッケージ形、直角方向に取り出
したデュアルインライン形などがあるが、ＬＳＩなど多
素子半導体装置のリード線取り出し法としてはマトリッ
クス状に配列した多数のリードビンを基板面と直角方向
に取り出すピン・グリッド・アレー形が一般に使用され
ている。
ここで従来は複数個あるリードビンを基板に設けられて
いるスルーホールに挿入し、フローソルダリングなどの
方法で導体パターンに半田付けする方法が取られていた
。
いるスルーホールに挿入し、フローソルダリングなどの
方法で導体パターンに半田付けする方法が取られていた
。
然し、ＶＬＳ ｒのようにリードビンの構成本数が増加
したものに対してはこのような装着法は適当でなく、基
板上に内部の配線と接続する微少なバンドをマトリック
ス状に配列し、これに線径の小さなリードビンを位置合
わせし、半田付けする装着法が用いられている。
したものに対してはこのような装着法は適当でなく、基
板上に内部の配線と接続する微少なバンドをマトリック
ス状に配列し、これに線径の小さなリードビンを位置合
わせし、半田付けする装着法が用いられている。
ここで、基板上にパターン形成されているバンドにリー
ドビンを半田付けするには予めリードビンに予備半田を
施しておき、位置合わせを行った後加熱して溶着させる
方法をとる。
ドビンを半田付けするには予めリードビンに予備半田を
施しておき、位置合わせを行った後加熱して溶着させる
方法をとる。
然し、リードビンが引き出されており、半導体チップが
搭載されているセラミック基板とパッドが形成されてい
るプリント配線基板とは熱膨張係数が異なるため、半田
付けには注意が必要でり−ドビンへの予備半田付けは局
部的に行われていることが必要である。
搭載されているセラミック基板とパッドが形成されてい
るプリント配線基板とは熱膨張係数が異なるため、半田
付けには注意が必要でり−ドビンへの予備半田付けは局
部的に行われていることが必要である。
第３図（Ｂ）はこの状態を示すもので、リードビンｌは
アルミナ（α−ＡＩ 、○コ）などのセラミック基板２
の金属化領域３に雛付けするなどの方法で取り出されて
いる。
アルミナ（α−ＡＩ 、○コ）などのセラミック基板２
の金属化領域３に雛付けするなどの方法で取り出されて
いる。
またプリント配′４ｆＡ％板４に形成されているバンプ
５は銅箔よりなり、ホトエソナングによりパターン形成
されている。
５は銅箔よりなり、ホトエソナングによりパターン形成
されている。
こごでセラミック基板２を構成しているアルミナトフリ
ント配置基板４を構成するエポキシ樹脂とは膨張係数が
異なるためにリードビンＩによる接合が強固に行われて
いると温度変動に当たって機械的な歪を生じ、半田付は
部の剥離などが起こって障害を起こす。
ント配置基板４を構成するエポキシ樹脂とは膨張係数が
異なるためにリードビンＩによる接合が強固に行われて
いると温度変動に当たって機械的な歪を生じ、半田付は
部の剥離などが起こって障害を起こす。
そのためリードビン１はプリント配線基板４に近い部分
のみ予備半田が行われており、上部は可撓性をもち歪を
吸収できるようになっていることが必要である。
のみ予備半田が行われており、上部は可撓性をもち歪を
吸収できるようになっていることが必要である。
そのためにリードビンｌには径が０．２ｎ程度の細線が
使用されているがビン長が１〜１．５朋と短いため部分
的に予備半田付けを行うことが困難であり、第３図（Ｂ
）に示すように予備半田領域はり一ドビン１の下方のみ
に行われ、加熱によって図示するような半田付けを行う
必要があるが、現実にはリードビンｌの全域に半田が付
き易く、加熱処理後は第３図（Ａ）に示すように半田６
によって端渡しされ、機械的歪を吸収すると云う効果を
果たすことは困難であった。
使用されているがビン長が１〜１．５朋と短いため部分
的に予備半田付けを行うことが困難であり、第３図（Ｂ
）に示すように予備半田領域はり一ドビン１の下方のみ
に行われ、加熱によって図示するような半田付けを行う
必要があるが、現実にはリードビンｌの全域に半田が付
き易く、加熱処理後は第３図（Ａ）に示すように半田６
によって端渡しされ、機械的歪を吸収すると云う効果を
果たすことは困難であった。
以上記したようにビン・グリッド・アレー形のパッケー
ジのように多数のり−ドピンを備えた部品について高い
信頼度でリードビンに部分的に予備半田を施すことがで
きない点が問題である。
ジのように多数のり−ドピンを備えた部品について高い
信頼度でリードビンに部分的に予備半田を施すことがで
きない点が問題である。
上記の問題点は半田浴槽の溶融半田の上に該半田浴槽の
浴面積に近似した面積をもち、リード線を貫通させた複
数個の部品を載置したテンプレートを浮かべ、この状態
で上記半田浴の液位を下げ、該半田浴槽の内部側面に設
けた段差のあるストッパにより、テンプレートを傾斜さ
せて半田切れを行うことを特徴とする部品の予備半田付
は方法により解決することができる。
浴面積に近似した面積をもち、リード線を貫通させた複
数個の部品を載置したテンプレートを浮かべ、この状態
で上記半田浴の液位を下げ、該半田浴槽の内部側面に設
けた段差のあるストッパにより、テンプレートを傾斜さ
せて半田切れを行うことを特徴とする部品の予備半田付
は方法により解決することができる。
（作用〕
本発明は半田付けされない金属を用いて多数のり−ドビ
ン挿入口を備えたテンプレートを作り、部品のリードビ
ンを挿入した後、このテンプレートを溶融した半田浴に
浮かべることによりテンプレートから突き出たリードビ
ンの部分にのみ半田付けを行い。その後半田浴からテン
プレートを傾斜した状態で取り出すことによって半田切
れの良い予備半田付けを行うものである。
ン挿入口を備えたテンプレートを作り、部品のリードビ
ンを挿入した後、このテンプレートを溶融した半田浴に
浮かべることによりテンプレートから突き出たリードビ
ンの部分にのみ半田付けを行い。その後半田浴からテン
プレートを傾斜した状態で取り出すことによって半田切
れの良い予備半田付けを行うものである。
第１図は本発明の詳細な説明するもので、第２図はテン
プレートに部品のリードビンを挿入した状態を示す拡大
図である。
プレートに部品のリードビンを挿入した状態を示す拡大
図である。
以下ＬＳＩのリードピンに予備半田付けを行う場合につ
いて本発明を説明する。
いて本発明を説明する。
第２図に示ずＬＳＩ ７からは線径が０．２ ｍで長
さが１．５窮真のリードピン８がマトリックス状に配列
して設けられている。
さが１．５窮真のリードピン８がマトリックス状に配列
して設けられている。
ここでリードピン８の先端部０．５ｍｍの部分のみ予備
半田を行う方法として厚さ１．０龍のステンレス製テン
プレート９を用意し、これにはり−ドピン８の挿入が可
能な径０．５龍の貫通孔１ｏがマトリックス状に一面に
形成しである。
半田を行う方法として厚さ１．０龍のステンレス製テン
プレート９を用意し、これにはり−ドピン８の挿入が可
能な径０．５龍の貫通孔１ｏがマトリックス状に一面に
形成しである。
そのためテンプレート９へは複数個のＬＳＩを任意に装
着することができ、この場合リードビン８はテンプレー
トから０．５龍だけ突出している。
着することができ、この場合リードビン８はテンプレー
トから０．５龍だけ突出している。
第１図は本発明を実施する半田槽の断面図で半田浴槽１
１の内部にはストッパ１２が段差をつけて設けられてお
り、また下部には溶融半田の出し入れを行う移動口１３
がある。
１の内部にはストッパ１２が段差をつけて設けられてお
り、また下部には溶融半田の出し入れを行う移動口１３
がある。
このような半田浴槽１１に溶融半田１４を満たし、半田
浴槽１１の浴面績に近い面積のテンプレート９を準備し
、これに第２図（Ａ）に示すように複数個のＬＳＩ
７を装着して浮かべる。
浴槽１１の浴面績に近い面積のテンプレート９を準備し
、これに第２図（Ａ）に示すように複数個のＬＳＩ
７を装着して浮かべる。
ここでテンプレート９を構成するステンレスは半田付け
されない金属であるからテンプレート９に挿入されてい
る部分のリードピンは半田付けされない。
されない金属であるからテンプレート９に挿入されてい
る部分のリードピンは半田付けされない。
次ぎに同図（Ｂ）に示すように溶融半田１４を移動口１
３より抜いて半田浴の液位を下げるとテンプレート９は
これと共に降下し、段差のあるストッパ１２により降下
が妨げられる結果、傾斜した状態となり、自動的に半田
切れが行われる。
３より抜いて半田浴の液位を下げるとテンプレート９は
これと共に降下し、段差のあるストッパ１２により降下
が妨げられる結果、傾斜した状態となり、自動的に半田
切れが行われる。
以上のように本発明を用いればリードピンの先端部の設
定寸法だけ、理想的な厚さに予備半田付けを行うことが
できる。
定寸法だけ、理想的な厚さに予備半田付けを行うことが
できる。
以上のように本発明の実施により規定寸法だけ予備半田
を行うことができ、信頼度の高い部品装着が可能となる
。
を行うことができ、信頼度の高い部品装着が可能となる
。
【図面の簡単な説明】
第１図（Ａ）、 （Ｂ）は本発明に係る半田付は工程
を説明する断面図、 第２図はテンプレートに装着したＬＳＩの状態を示す断
面図、 第３図（Ａ）、 （Ｂ）はリードピンへの半田の付着
状態を示す断面図、 である。 図において、 １．８はリードピン、 ２はセラミック基板、４は
プリント配線基板、 ５はバンプ、６は半田、
７はＬＳ Ｉ。 ９はテンプレート、 １０は貫通口、１１は半田
浴槽、 １２はストッパ、１＃を酊 ツマ）ア
を説明する断面図、 第２図はテンプレートに装着したＬＳＩの状態を示す断
面図、 第３図（Ａ）、 （Ｂ）はリードピンへの半田の付着
状態を示す断面図、 である。 図において、 １．８はリードピン、 ２はセラミック基板、４は
プリント配線基板、 ５はバンプ、６は半田、
７はＬＳ Ｉ。 ９はテンプレート、 １０は貫通口、１１は半田
浴槽、 １２はストッパ、１＃を酊 ツマ）ア
Claims (1)
- 半田浴槽の溶融半田の上に該半田浴槽の浴面積に近似
した面積をもち、リード線を貫通させた複数個の部品を
載置したテンプレートを浮かべ、この状態で上記半田浴
の液位を下げ、該半田浴槽の内部側面に設けた段差のあ
るストッパにより、テンプレートを傾斜させて半田切れ
を行うことを特徴とする部品の予備半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17776384A JPS6155993A (ja) | 1984-08-27 | 1984-08-27 | 部品の予備半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17776384A JPS6155993A (ja) | 1984-08-27 | 1984-08-27 | 部品の予備半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6155993A true JPS6155993A (ja) | 1986-03-20 |
Family
ID=16036699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17776384A Pending JPS6155993A (ja) | 1984-08-27 | 1984-08-27 | 部品の予備半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155993A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158858A (ja) * | 1986-12-22 | 1988-07-01 | Ibiden Co Ltd | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
| JP2016225407A (ja) * | 2015-05-28 | 2016-12-28 | 三菱電機株式会社 | はんだ被膜形成装置、はんだ被膜形成方法および半導体装置 |
-
1984
- 1984-08-27 JP JP17776384A patent/JPS6155993A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158858A (ja) * | 1986-12-22 | 1988-07-01 | Ibiden Co Ltd | 半導体搭載用基板の製造方法およびそれに用いられる治具板 |
| JP2016225407A (ja) * | 2015-05-28 | 2016-12-28 | 三菱電機株式会社 | はんだ被膜形成装置、はんだ被膜形成方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6504104B2 (en) | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| US4642889A (en) | Compliant interconnection and method therefor | |
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| US5294039A (en) | Plated compliant lead | |
| US6259608B1 (en) | Conductor pattern for surface mount devices and method therefor | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| EP0653789A2 (en) | Electronic package structure and method of making same | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| US6717264B2 (en) | High density integrated circuit package | |
| US5337219A (en) | Electronic package | |
| JPH0658941B2 (ja) | コンピュータシステム内への機能的サブシステム形成方法 | |
| JPH07202378A (ja) | パッケージ化電子ハードウェア・ユニット | |
| EP0553463B1 (en) | Electronic package with enhanced heat sinking and method of making same | |
| US5920126A (en) | Semiconductor device including a flip-chip substrate | |
| JPH0773152B2 (ja) | 電子パッケージおよびその作成方法 | |
| US20020043396A1 (en) | Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JPS6155993A (ja) | 部品の予備半田付け方法 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2859741B2 (ja) | プリント配線板の製造方法 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPS60123093A (ja) | 半導体装置の装着方法 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JP2841825B2 (ja) | 混成集積回路 | |
| KR960002091B1 (ko) | 반도체 패키지 |