JPH0814754B2

JPH0814754B2 - 画像処理方法

Info

Publication number: JPH0814754B2
Application number: JP61223672A
Authority: JP
Inventors: 紀夫河森; 秋雄吉沢
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1986-09-24
Filing date: 1986-09-24
Publication date: 1996-02-14
Anticipated expiration: 2011-02-14
Also published as: JPS6380293A

Description

【発明の詳細な説明】「産業上の利用分野」本発明は、プリンタの印字部や表示装置の画面に、ビ
ットマップメモリを介してディジタル化された画像信号
を供給する画像処理方法に関する。

「従来の技術」例えば、ワードプロセッサにおいては、文書や図面等
の描かれた画像をブラウン管ディスプレイ等の表示装置
上に表示し、オペレータがこれに種々の加工を加えたり
編集を行って、記録装置にプリントアウトさせるという
作業が行われている。この装置内部の信号処理は文字や
図形に対応する符号を組み合わせたコードデータが使用
される。そして、表示装置や記録装置に対しては、この
コードデータを変換して得たイメージデータが送られ
る。

通常、記録装置の記録用画素数は、表示装置の表示画
素数の数倍以上にもなるため、記録用の信号は表示用の
信号とは別に作成し処理される。例えば、１行分ごと
に、その文字等に対応するコードデータから記録用のイ
メージデータを形成して記録装置の記録部に送り込む。
このように、記録すべき画像の一区分ごとに記録用のイ
メージデータを形成し、繰り返し記録部に送る方式が一
般的であった。

ところが近年、ビットマップメモリが実用的な価格で
製造販売されるようになり、記録装置の側にビットマッ
プメモリを用意し、ワードプロセッサ等のホスト側から
コードデータを受け入れて、記録装置側でイメージデー
タを形成することが可能となった。しかも、このビット
マップメモリを記録画像１ページ分に対応する大容量の
ものにすれば、全画面を対象にビット単位で種々の複雑
なイメージを形成し編集することが可能となる。

ところがこの場合、実際には多量のコードデータから
種々のイメージデータを形成し、さらにそれに加工を加
え編集等を行う複雑な処理が要求される。また、従来の
記録装置では行うことのできなかった多くの機能を付与
することができる一方、その処理の高速性を損なうこと
は許されない。

このようなビットマップメモリを用いた画像処理の個
々の具体的な手法については、まだ十分な開発がなされ
ていないのが現状である。

「発明が解決しようとする問題点」ここで、所定のビットパタンについて、これをビット
マップメモリ上に書き込む前に、その書き込み位置を所
定方向にシフトさせることを要求される場合がある。

このような処理は、例えば文字フォントの字間隔の調
整を行う場合に実行される。

従来このような目的に使用されるビットシフタは、第
６図に示したように、例えば32ビットの入力データ２
を、シフタ１を用いて、一方向へ最大７ビットシフトさ
せるようなデータ処理を行っている。これには、入力デ
ータ２を１ライン分ずつシフタ１にパラレル入力した
後、これに最大７回シフトクロック３を入力して、デー
タを矢印４の方向へシフトさせた後、シフタ１から出力
データ５をパラレルに取り出すようにすればよい。

ところが、このような処理を行う場合、後続回路は、
シフトクロック７回分以上の時間、データの入力を基体
しなければならない。すなわち、例えばシフト量が１ビ
ットであっても、７ビット分のシフトに要する時間が経
過するまで後続回路の処理ができないことになる。

これでは、処理の高速化を図ることができないので、
そのシフト量に合わせて、後続回路の待ち時間を変更す
ることも考えられる。しかし、その場合、回路構成が複
雑となり、コストアップを招くおそれが高い。

本発明は以上の点に着目してなされたもので、ビット
パタンのシフト処理とその後の信号処理を比較的容易に
高速化することのできる画像処理方法を提供することを
目的とするものである。

「問題点を解決するための手段」本発明の画像処理方法は、ビットマップメモリに画像
信号を供給して記録画像に対応するイメージを形成する
ものにおいて、一定幅のビットパタンを受け入れてその
パタンを所定方向にシフトする場合に、あらかじめその
最大シフト量と最小シフト量との中間値に相当する基準
シフト量を設定して、その基準シフト量を初期設定値と
し、これに対して上記ビットパタンを双方向にシフトさ
せるシフタを設け、このシフタにシフト方向とシフト量
とを指示するようにしたことを特徴とするものである。

「作用」以上のように、シフタに双方向シフトが可能なものを
使用して、中間的なシフト量である基準シフト量の場合
にシフト量“0"とし、その他の場合にデータのシフトを
実行するようにすれば、シフト処理に要する時間を短縮
し、後続回路の処理の遅れを十分に改善することができ
る。

「実施例」（装置の概略構成）以下、本発明をレーザビームプリンタに応用した場合
を例にとり、詳細な説明を行う。

第２図は、そのレーザビームプリンタの概要を示すブ
ロック図である。

この装置は、画像供給装置21と、記録部22と、これら
を駆動する電源23と、オペレータが記録動作の指示を入
力するパネル24とから構成されている。

画像供給装置21には、ホストコンピュータ等から所定
の画像を記録するための信号を受け入れるホストインタ
ーフェイス（I/F）接続端子26と、ローカルエリアネッ
トワーク等との接続を行うLAN接続端子27とが設けられ
ている。記録部22は、記録用紙29上に画像信号に対応し
た画像の記録を行う装置で、画像供給装置21から画像信
号31と動作指令34とを受け入れる一方、記録動作のため
の同期パルス32と状態信号33とを、画像供給装置21に向
けて出力するよう構成されている。

第３図は、第２図の記録部22の要部斜視図を示したも
のである。

ここで、レーザ発振器51から発射されたレーザビーム
52は、偏光子53とレーザビーム変調器54と偏光子55を通
過した後、ポリゴンミラー56で反射してレンズ57を経て
感光ドラム58の外周面に達する。第２図の画像供給装置
21からの画像信号31（ビットストリーム）は、端子61か
らレーザビーム変調器54に入力し、例えば電気光学効果
により変調器54中を通過するレーザビームの偏波面を画
像信号に応じて回転させる。

この、いわゆる電気的シャッター作用により、白黒２
値の画像信号がレーザビームの光学的オン・オフ信号に
変換されて感光ドラム58の外周面に照射される。ポリゴ
ンミラー56はモータ62により一定速度で回転しており、
このレーザビーム52を反射させた後、矢印63の方向（こ
の方向を主走査方向という）に走査させる。すなわち、
１ライン分の画像信号が光学的ビット列に変換されて感
光ドラム58の回転軸64と平行する方向に照射される間、
感光ドラム58が矢印65の方向（この方向を幅走査方向と
いう）に回転する。こうして、記録すべき画像に対応す
る静電潜像が感光ドラム58の外周面に形成される。

この静電潜像は、感光ドラム58の矢印65の方向の回転
につれて現像器66を通過する。ここで、トナーがその静
電潜像に応じて付着する。図示しない記録紙搬送機構に
よって記録用紙29が矢印68方向に送られてくると、転写
機69の作用によって感光ドラム58の外周に付着したトナ
ーが記録用紙29に転写される。記録用紙29は、さらに矢
印68の方向に送られて定着などの処理をされ記録物が得
られる。

なお、レーザビーム52は、矢印63の方向に感光ドラム
58の両端を越える幅で走査されている。そこで、走査開
始センサ71と走査終了センサ72のレーザビーム通過を検
出する検出パルスによって、画像信号31の転送タイミン
グが図られる。

第２図の画像供給装置21の具体的な構成を、第４図に
ブロック図を用いて示した。

この回路は、CPUバス36に接続されたマイクロプロセ
ッサ（CPU）37と、各種のインターフェイス（I/F）38〜
40と、メモリ41〜44と、制御ブロック46〜49とから構成
されている。

インターフェイスには、制御I/F38と、パネルI/F39
と、記録部I/F40とがある。制御I/F38は、図示しないホ
ストコンピュータから入力するコードデータを、例えば
RS232C規格で受信する回路である。また、パネルI/F39
は、オペレータの操作するパネル24（第２図）から入力
する指示信号39aを中継する回路である。そして、記録
部I/F40は画像供給装置21と記録部22との間で授受が行
われる第２図で説明したような信号を中継する回路であ
る。

メモリには、文字パタンメモリ41と、ビットマップメ
モリ42と、ランダム・アクセス・メモリ（RAM）43と、
プログラムメモリ44とがある。文字パタンメモリ41は、
いわゆるフォントメモリを呼ばれるメモリで、文字コー
ド41aが入力すると、それに対応する文字パタンや図形
パタン41bを出力する回路である。ビットマップメモリ4
2は、記録部22（第２図）において記録用紙29上に記録
する画像を、例えば１ページ分、ビットマップ形式で格
納する回路である。ランダム・アクセス・メモリ43は、
マイクロプロセッサ37の動作のための種々のデータや、
制御I/F38から入力されたコードデータを格納する等の
ために使用される回路である。また、プログラムメモリ
44は、マイクロプロセッサ37の動作のためのプログラム
を格納した回路である。

制御ブロックとしては、イメージハンドラ46、メモリ
コントローラ47、パラレルI/Oコントローラ（PIO）48、
およびDMAコントローラ（DMAC）49がある。イメージハ
ンドラ46は、ビットマップメモリ42へ書き込むべきイメ
ージを発生する回路である。メモリコントローラ47は、
ビットマップメモリ42へのアクセスタイミングやアドレ
スを制御する回路である。PIO48は、図示しない入出力
端子より外部から入力するパラレルデータをCPUバス36
に送り込む制御をする回路である。DMAC49は、既知のダ
イレトメモリアクセスコントロール回路で、データ転送
を制御するための回路である。

なお、CPU37と、RAM43と、プログラムメモリ44と、PI
O48と、DMAC49とでコントローラ部45を構成し、文字パ
タンメモリ41からの文字パタン41bの出力、イメージハ
ンドラ46における各種のイメージの発生や加工と、それ
らのビットマップメモリ42への書き込みを制御する。ま
た、コントローラ部45は、ビットマップメモリ42から記
録画像に対応する画像信号を記録部I/F40を経て記録部2
2（第２図）に転送するための指令も行う。イメージハ
ンドラ46はこの指令を受けて転送処理を行う。

（ビットパタンのシフト）第１図に本発明の画像処理方法の原理を説明するブロ
ック図を示した。

この回路は、第４図のイメージハンドラ46中に含まれ
る一部の回路ブロックである。この図は、第６図で説明
したものと比較すると、そのシフタ１への入力データ２
の入力位置が相違している。

すなわち、入力データ２はシフタ１に対して、あらか
じめ、３ビットシフトした状態でパラレルに入力され
る。このシフタ１は、左シフト指示信号11がアクティブ
になったとき、シフトクロック３によって入力データ２
を左（図の矢印14方向）へシフトさせ、右シフト指示信
号12がアクティブになったとき、シフトクロック３によ
って入力データ５を右（図の矢印14と反対方向）へシフ
トする双方向シフタを構成している。

すなわち、ここでは、入力データ５に要求される最大
シフト量が７ビット、最小シフト量が０ビットとしたと
き、その中間値に相当する３ビットを基準シフト量に設
定して、これを初期設定値とする。この基準シフト量の
選定は、後続回路の待ち時間を定めるものであり、最大
シフト量と最小シフト量の中央に近い値になるように選
定することが好ましい。すなわち、位置の回路におい
て、入力データ２は、３ビットシフトの場合に最短時間
で出力され、７ビットシフトの場合、シフトクロック４
回分の処理で出力される。この処理時間が最大値とな
る。

第５図に、本発明の画像処理方法の実施に適するシフ
タの結線図を示した。

この回路は、入力データD27〜D31について、左に３ビ
ット、右に４ビットシフトすることができるシフタの結
線図である。入力データが32ビットパラレルであれば、
同様の構成の回路が図の下方に縦に連結されることにな
る。

ここで、各シフト素子15、16は、４ビットの入力デー
タをパラレルに受け入れて格納し、それをパラレルに出
力することのできる回路である。そして、例えば左シフ
ト指示信号11がアクティブのとき、シフトクロック３の
１クロックごとに、その中に格納したデータを左方向に
シフトさせ、右シフト指示信号12がアクティブのとき
は、格納したデータを逆に右方向にシフトさせる機能を
持つ。このとき、Ｌ端子から入力する信号があれば、左
方向にシフトしたデータの右側にその信号が連結され、
Ｒ端子から入力する信号があれば、右方向にシフトした
データの左側にその信号が連結される。

以上の構成の第５図のシフタは、次のように動作す
る。

まず、入力データD27〜D31について、そのシフト量が
右方へ３ビットという指定であれば、シフト素子15、16
に格納されたデータをそのままパラレルに出力し、その
データが出力データD29〜D33として取り出され、左側に
D37〜D39の空白ビットが付加される。このために、シフ
ト素子15の左３ビット分の入力端子D0〜D3とＲ端子と
は、接地されている。

次に、左２ビットシフトの場合には、入力データD27
〜D31がシフト素子15、16に入力した後、左シフト指示
信号11がシフトクロック３の２回分だけアクティブにな
る。これによって、入力データD31はシフト素子15内で
２ビット左方にシフトして出力データD38となる。ま
た、入力データD29、D30は、シフト素子15のＬ端子から
順に入力して、出力データD36、D37となる。そして、入
力データD27、D28は、シフト素子16内で２ビット左方向
にシフトして出力データD34、D35となる。

一方、右シフトの場合には、これとは全く逆に、シフ
ト素子15のデータがシフト素子16に入力して順にシフト
されるよう動作する。

こうして、この回路は、左右双方向へ入力データを３
〜４ビットシフトさせることができる。

「変形例」本発明は以上の実施例に限定されない。

シフタとして、同様の機能を持つ別の回路を用いても
さしつかえない。また、基準シフト量には最大シフト量
と最小シフト量の間のどのような値を設定してもさしつ
かえない。

「発明の効果」以上のようにすれば、シフタのシフト処理に要する時
間が短縮化され、後続回路の最大待ち時間も短縮される
ので処理が高速化され、後続回路の複雑化も防止するこ
とができる。

【図面の簡単な説明】

第１図は本発明の画像処理方法の実施例を示すブロック
図、第２図はこれを応用したレーザビームプリンタの概
要を示すブロック図、第３図はその記録部の要部斜視
図、第４図はその画像供給装置の詳細なブロック図、第
５図は本発明の画像処理方法の実施に適するシフタの結
線図、第６図は従来の画像処理方法の一例を示すブロッ
ク図である。１……シフタ、２……入力データ、３……シフトクロッ
ク、５……出力データ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 19/32 Ｇ０９Ｇ 5/22 ６４０ 9377−5Ｈ 5/24 ６５０Ｚ 9377−5Ｈ 5/32 ６３０ 9377−5Ｈ

Claims

【特許請求の範囲】

【請求項１】ビットマップメモリに画像信号を供給して
記録画像に対応するイメージを形成するものにおいて、
一定幅のビットパタンを受け入れてそのパタンを所定方
向にシフトする場合に、あらかじめその最大シフト量と
最小シフト量との中間値に相当する基準シフト量を設定
して、その基準シフト量を初期設定値とし、これに対し
て前記ビットパタンを双方向にシフトさせるシフタを設
け、このシフタにシフト方向とシフト量とを指示するよ
うにしたことを特徴とする画像処理方法。