JPS6327879A - 画像処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、プリンタの印字部や表示装置の画面に、ビッ
トマツプメモリを介してディジタル化された画像信号を
供給する画像処理回路に関する。

「従来の技術」 例えば、ワードプロセッサにおいては、文書や図面等の
描かれた画像をブラウン管ディスプレイ等の表示装置上
に表示し、オペレータがこれに種々の加工を加えたり編
集を行って、記録装置にプリントアウトさせるという作
業が行われている。

この装置内部の信号処理は文字や図形に対応する符号を
組み合わせたコードデータが使用される。

そして、表示装置や記録装置に対しては、このコードデ
ータを変換して得たイメージデータが送られる。

通常、記録装置の記録用画素数は、表示装置の表示画素
数の数倍以上にもなるため、記録用の信号は表示用の信
号とは別に作成し処理される。例えば、１行分ごとに、
その文字等に対応するコードデータから記録用のイメー
ジデータを形成して記録装置の記録部に送り込む。この
ように、記録すべき画像の一区分ごとに記録用のイメー
ジデ−夕を形成し、繰り返し記録部に送る方式が一般的
であった。

ところが近年、ビットマツプメモリが実用的な価格で製
造販売されるようになり、記録装置の側にビットマツプ
メモリを用意し、ワードプロセッサ等のホスト側からコ
ードデータを受け入れて、記録装置側でイメージデータ
を形成することが可能となった。しかも、このビットマ
ツプメモリを記録画像１ペ一ジ分に対応する大容量のも
のにすれば、全画面を対象にビット単位で種々の複雑な
イメージを形成し編集することが可能となる。

ところがこの場合、実際には多量のコードデータから種
々のイメージデータを形成し、さらにそれに加工を加え
編集等を行う複雑な処理が要求される。また、従来の記
録装置では行うことのできなかった多くの機能を付与す
ることができる一方、その処理の高速性を損なうことは
許されない。

このようなビットマツプメモリを用いた画像処理の個々
の具体的な手法については、まだ十分な開発がなされて
いないのが現状である。

「発明が解決しようとする問題点」 ここで、ビットマツプメモリ上に文字や罫線や網かけの
イメージを作成する場合・を考える。

第６図に、その記録画像の一例を示した。

この画像は、１行目に網かけ１０が１１列に並び、次に
中央部に図形１１が数行分挿入され、その周囲は網かけ
１２で埋められたものである。

このような画像では、まず、網かけ１０のイメージをフ
ォントメモリから１回ずつ読み出し、第１行目に７回、
その書き込みを行う。また、次の行以下では、図形のイ
メージデータを処理して、その前後に網かけ部分を含ん
だイメージを作成し、これを書き込む。

ここで、１行目の網かけ１０は、例えば縦３２ビツトＷ
ｊ、３２ビツトのビットパタンを１単位として書き込み
が行われる。従って、その１行の横方向のサイズは３２
Ｘ文字数（ビット）となる。ところが、図形のイメージ
については、横幅りが必ずしも１文字分のサイズの整数
倍にはならない。

そこで、図のように、画像の右端１３が数ビットあるい
はそれ以上不足したりオーバーして、縦方向に不揃いな
画像となってしまうことがある。

このような画像の右端をそろえるために、第７図のよう
に、全幅のビットパタンｌＯと、これより幅を狭くした
ビットパタン１０′、１０’を必要なだけフォントメモ
リに格納しておくことが考えられる。

しかし、その場合、例えば横幅３２ビットのビットパタ
ンについては、３１種のパタンをフォントメモリに格納
しておく必要が生じる。これでは必要なメモリ容量が大
きくなり、また、適当な幅を算出してビットパタンを読
み出すと、その処理時間が長くなってしまう欠点がある
。

本発明は、以上の点に着目してなされたもので、小容量
のメモリで高速にこのような出力幅の調整を行うことが
できる画像処理回路を提供することを目的とするもので
ある。

「問題点を解決するための手段」 本発明の画像処理回路は、ビットマツプメモリに画像信
号を供給して記録画像に対応するイメージを形成するも
のにおいて、一定幅のビットパタンを受け入れて、その
パタン出力幅を制限し、上記ビットマツプメモリに向け
て出力するマスキングゲートと、このマスキングゲート
に対して上記制限すべき幅に対応する制限信号を出力す
る幅レジスタと、上記ビットパタンを全幅で出力すべき
場合には上記幅レジスタの制限信号の出力を抑止すると
ともに、パタン出力幅の制限を必要とする場合には、上
記幅レジスタの制限信号の出力を指示するマスクイネー
ブル信号を上記幅レジスタに向けて出力するカウンタと
から構成されていることを特徴とするものである。

「作用」 以上の回路では、フォントメモリに全幅のビットパタン
のみを格納しておけばよい。そして、これをマスキング
ゲートに入力し、必要に応じてパタン出力幅を制限する
。これにより所定の幅のビットパタンのイメージ形成が
容易にできる。このような処理は比較的簡単なハードウ
ェアで実現でき、処理の高速化も実現できる。

「実施例」 （装置の概略構成） 以下、本発明をレーザビームプリンタに応用した場合を
例にとり、詳細な説明を行う。

第２図は、そのレーザビームプリンタの概要を示すブロ
ック図である。

この装置は、画像供給装置２１と、記録部２２と、これ
らを駆動する電源２３と、オペレータが記録動作の指示
を人力するパネル２４とから構成されている。

画像供給装置２１には、ホストコンビ二一夕等から所定
の画像を記録するための信号を受け入れるホストインタ
ーフェイス（Ｉ／Ｆ）接続端子２６と、ローカルエリア
ネットワーク等との接続を行うＬＡＮ接続端子２７とが
設けられている。

記録部２２は、記録用紙２９上に画像信号に対応した画
像の記録を行う装置で、画像供給装置２１から画像信号
３１と動作指令３４とを受け入れる一方、記録動作のた
めの同期パルス３２と状態信号３３とを、画像供給装置
２１に向けて出力するよう構成されている。

第３図は、第２図の記録部２２の要部斜視図を示したも
のである。

ここで、レーザ発振器５１から発射されたレーザビーム
５２は、偏光子５３とレーザビーム変調器５４と偏光子
５５を通過した後、ポリゴンミラー５６で反射してレン
ズ５・７を経て感光ドラム５８の外周面に達する。第２
図の画像供給装置２１からの画像信号３１（ピットスト
リーム）は、端子６１からレーザビーム変調器５４に入
力し、例えば電気光学効果により変調器５４中を通過す
るレーザビームの偏波面を画像信号に応じて回転させる
。

この、いわゆる電気的シャッター作用により、白黒２値
の画像信号がレーザビームの光学的オン・オフ信号に変
換されて感光ドラム５８の外周面に照射される。ポリゴ
ンミラー５６１ｔ％−夕６２１：：より一定速度で回転
しており、このレーザビーム５２を反射させた後、矢印
６３の方向くこの方向を主走査方向という）に走査させ
る。すなわち、１ライン分の画像信号が光学的ビット列
に変換されて感光ドラム５８の回転軸６４と平行する方
向に照射される間、感光ドラム５８が矢印６５の方向（
この方向を副走査方向という）に回転する。

こうして、記録すべき画像に対応する静電潜像が感光ド
ラム５８の外周面に形成される。

この静電潜像は、感光ドラム５８の矢印６５の方向の回
転につれて現像器６６を通過する。ここで、トナーがそ
の静電潜像に応じて付着する。図示しない記録紙搬送機
構によって記録用紙２９が矢印６８方向に送られてくる
と、転写機６９の作用によって感光ドラム５８の外周に
付着したトナーが記録用紙２９に転写される。記録用紙
２９は、さらに矢印６８の方向に送られて定着などの処
理をされ記録物が得られる。

なお、レーザビーム５２は、矢印６３の方向に感光ドラ
ム５８の両端を越える幅で走査されている。そこで、走
査開始センサ７１と走査終了センサ７２のレーザビーム
通過を検出する検出パルスによって、画像信号３１の転
送タイミングが図られる。

第２図の画像供給装置２１の具体的な構成を、第４図に
ブロック図を用いて示した。

この回路は、ＣＰＵバス３６に接続されたマイクロプロ
セッサ（ＣＰＵ）３７と、各種のインターフェイス（Ｉ
／Ｆ）３８〜４０と、メモリ４１〜４４と、制御ブロッ
ク４６〜４９とから構成されている。

インターフェイスには、制御１／Ｆ３８と、パネルＩ／
Ｆ３９と、記録部１／Ｆ４０とがある。

制御１／Ｆ３８は、図示しないホストコンピュータから
入力するコードデータを、例えばＲ３２３２Ｃ規格で受
信する回路である。また、パネルＩ／Ｆ３９は、オペレ
ータの操作するパネル２４（第２図）から人力する指示
信号３９ａを中継する回路である。そして、記録部Ｉ／
Ｆ４０は画像供給装置２１と記録部２２との間で授受が
行われる第２図で説明したような信号を中継する回路で
ある。

メモリには、文字パタンメモリ４１と、ビットマツプメ
モリ４２と、ランダム・アクセス・メモリ　（ＲＡＭ）
４３と、プログラムメモリ４４とがある。文字パタンメ
モリ４１は、いわゆるフォントメモリと呼ばれるメモリ
で、文字コード４１ａが入力すると、それに対応する文
字パタンや図形パタン４．１ｂを出力する回路である。

ビットマツプメモリ４２は、記録部２２く第２図）にお
いて記録用紙２９上に記録する画像を、例えば１ペ一ジ
分、ビットマツプ形式で格納する回路である。

ランダム・アクセス・メモリ４３は、マイクロブｏ−１
ｙツサ３７の動作のための種々のデータや、制御Ｉ／Ｆ
３８から人力されたコードデータを格納する等のために
使用される回路である。また、プログラムメモリ４４は
、マイクロプロセッサ３７の動作のためのプログラムを
格納した回路である。

制御ブロックとしては、イメージハンドラ４６、メモリ
コントローラ４７、パラレルアイオーコントローラ（Ｐ
Ｉ○）４８、およびＤＭＡコントローラ（ＤＭＡＣ）４
９がある。イメージハンドラ４６は、ビットマツプメモ
リ４２へ書き込むべきイメージを発生する回路である。

メモリコントローラ４７は、ビットマツプメモリ４２へ
のアクセスタイミングやアドレスを制御する回路である
。

ＰＩ○４８は、図示しない入出力端子より外部から人力
するパラレルデータをＣＰＵバス３６に送り込むアイオ
ー制御をする回路である。ＤＭＡＣ４９は、既知のダイ
レクトメモリアクセスコントロール回路で、データ転送
を制御するための回路である。

なお、ＣＰＵ３７と、ＲＡＭ４３と、プログラムメモリ
４４と、ＰＩ○４８と、ＤＭＡＣ４９とでコントローラ
部４５を構成し、文字パタンメモリ４１からの文字パタ
ン４１ｂの出力、イメージハンドラ４６における各種の
イメージの発生や加工と、それらのビットマツプメモリ
４２への書き込みを制御する。また、コントローラ部４
５は、ビットマツプメモリ４２から記録画像に対応する
画像信号を記録部Ｉ／Ｆ４０を経て記録部２２（第２図
）に転送するための指令も行う。イメージハンドラ４６
はこの指令を受けて転送処理を行う。

（主要部の構成） 第１図は本発明の画像処理回路の主要部のブロック図で
ある。

この回路は第４図のイメージハンドラ４６中に組み込ま
れている。

第１図の回路において、ビットマツプメモリ４２には、
マスキングゲート２を介して１ワードずつ、１６ビツト
パラレルの画像信号２ａが供給されるよう結線されてい
る。このマスキングゲート２の制御端子には幅レジスタ
３が接続され、幅レジスタ３の制御端子には文字サイズ
カウンタ４が接続されている。

マスキングゲート２は、例えば１６個の図示しないアン
ドゲートから構成され、各アンドゲートは幅レジスタ３
から入力する制限信号３ｂによって、その開閉を制御さ
れる。すなわち、アンドゲートが開いているときは入力
画、像信号２ａがそのままビットマツプメモリ４２に向
けて出力され、アンドゲートが閉じたときは、人力画像
信号２ａの出力が阻止される。上記制限信号３ｂは、１
６個のアンドゲートを個々に選択的に開閉する内容の１
６ビツト構成の信号である。

幅レジスタ３はＸ方向の文字幅信号３ａを受け入れて制
限信号３ｂを作成し、この１６ビツトの制限信号３ｂを
保持して、これをパラレルにマスキングゲート２に出力
するレジスタ回路である。

また、文字サイズカウンタ４は、文字幅に制御を加える
前にビットパタンを全幅で出力するワード数に対応する
文字サイズ信号４ａを格納し、画像信号２ａを１ワ一ド
分ビットマツプメモリ４２に書き込むごとに“１”ずつ
デクリメントするよう動作するカウンタである。この文
字サイズカウンタ４０カウント値が零になったとき、幅
レジスタ３の動作開始を指示するマスクイネーブル４ｂ
が出力されるよう構成されている。この実施例では、マ
スクイネーブル４ｂがインアクティブのとき幅レジスタ
３の制限信号３ｂの出力が抑止され、アクティブのとき
制限信号３ｂの出力が許容されるもとする。

（回路動作） 以上の構成の本発明の画像処理回路は、次のように動作
する。

この動作を第１図と第５図の動作説明図を用いて説明す
る。この実施例は横罫線を任意長で引く例を示したもの
である。

まず、あらかじめ図示しないフォントメモリに、第５図
ａに示した全幅の罫線のビットパタン６を記憶させてお
く。また、形成すべきイメージは、第５図Ｃに示したよ
うな長さβの罫線とする。この場合、第５図ａに示した
ビットパタン６を４個横に並べた後、最右端に第５図す
に示した出力幅Ｗの罫線のビットパタン６′を連結する
必要がある。

さて、イメージの形成にあたっては、ビットパタン６は
、１６ビツト（１ワード）ずつ、そのワードアドレス順
にマスキングゲート２を通じてビットマツプメモリ４２
に転送される。ここでは、例えば第５図ａに示すように
、ビットパタン６は１ワード（図中ハツチングで表示）
６２分ずつ縦方向（矢印６ｂ方向）に順に切り取られ、
左半分から右半分の順にマスキングゲート２に転送され
るものとする。

ここで、文字サイズカウンタ４には、４文字と２分の１
文字分の合計３２×９ワードに相当するディジタル値が
文字サイズ信号４ａとしてセットされる。そして、当初
、マスキングゲート２は人力データ２ａをそのままビッ
トマツプメモリ４２に向けて出力するが、１ワードのデ
ータが通過するごとに文字サイズカウンタ４のカウント
値が“１″ずつデクリメントされる。

これによって、最右端のビットパタン６′の左半分がマ
スキングゲート２を通過するまで、文字サイズカウンタ
４はマスクイネーブル信号４ｂをインアクティブとし、
その後、マスクイネーブル信号４ｂをアクティブにする
。

一方、幅レジスタ３には、最右端のビットパタン６′（
第５図ｂ）の右半分について、罫線の出力を制限すべき
制限長（１６−Ｎ）に相当するディジタル値が制限信号
３ｂとして格納されている。

そして、このビットパタン６′の右半分をビットマツプ
メモリ４２に向けて出力する際、マスキングゲート２の
中のゲートを（１６−Ｎ）個だけ閉じるようにする。

これによって、最右端のビットパタン６′の右半分につ
いては、その右から（１６−Ｎ）個のビットの出力が制
限されて、図のような幅Ｗ＋Ｎの長さの罫線のイメージ
を形成することができる。

なお、上記文字サイズや文字幅は、第３図に示　。

したＣＰＬＩ３７が新たなイメージの作成のつど演算処
理結果をカウンタ４やレジスタ３に人力するようにする
ので、必要に応じて任意のサイズの罫線を引くことが可
能となる。

「変形例」 本発明の画像処理回路は以上の実施例に限定されない。

ビットパタンについては、罫線や網かけのほか、種々の
内容のものを使用して差し支えない。また、ビットパタ
ンの転送方法、マスキングゲートやカウンタレジスタの
構成、処理信号のビット数や内容は既知の同種の機能を
持つ回路に自由に変更して差し支えない。

「発明の効果」 以上説明した本発明の画像処理回路によれば、全幅のビ
ットパタンを記憶しておくだけで自由な幅のイメージを
作成することができ、メモリ容量の節約と処理の高速化
を図ることができる。

【図面の簡単な説明】

第１図は本発明の画像処理回路の実施例を示すブロック
図、第２図はこれを応用したレーザビームプリンタの概
要を示すブロック図、第３図はその記録部の要部斜視図
、第４図はその画像供給装置の詳細なブロック図、第５
図は本発明の詳細な説明図、第６図と第７図は従来法に
よる画像処理の説明図である。 ２・・・・・・マスキングゲート、 ３・・・・・・幅レジスタ、 ３ｂ・・・・・・制限信号、 ４・・・・・・文字サイズカウンタ、 ４ｂ・・・・・・マスクイネーブル信号、６・・・・・
・ビットパタン。 出　　願　　人 富士ゼロックス株式会社 代　　理　　人

Claims (1)

【特許請求の範囲】
1. ビットマップメモリに画像信号を供給して記録画像に対
   応するイメージを形成するものにおいて、一定幅のビッ
   トパタンを受け入れてそのパタン出力幅を制限し前記ビ
   ットマップメモリに向けて出力するマスキングゲートと
   、このマスキングゲートに対して前記制限すべき幅に対
   応する制限信号を出力する幅レジスタと、前記ビットパ
   タンを全幅で出力すべき場合には前記幅レジスタの制限
   信号の出力を抑止するとともに、パタン出力幅の制限を
   必要とする場合には、前記幅レジスタの制限信号の出力
   を指示するマスクイネーブル信号を、前記幅レジスタに
   向けて出力するカウンタとから構成されていることを特
   徴とする画像処理回路。