JPH08146457A

JPH08146457A - アクティブデバイス

Info

Publication number: JPH08146457A
Application number: JP31235794A
Authority: JP
Inventors: Takehiro Niitsu; 岳洋新津; Kazuhiro Hayashi; 和廣林
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1994-11-24
Filing date: 1994-11-24
Publication date: 1996-06-07

Abstract

(57)【要約】【目的】下部電極の膜厚のばらつきに起因して表示が
不均一となるのを防止して、高品質の画像が得られる液
晶表示素子に使用できるアクティブデバイスを得る。【構成】絶縁基板１上に形成された画素電極２と、前
記画素電極２の一部を覆う下部電極７と、前記画素電極
２及び下部電極７上に形成された強誘電体層３と、前記
強誘電体層３上に前記下部電極７と重なるように形成さ
れた上部電極４とを順次積層して成るアクティブデバイ
スにおいて、前記下部電極７と強誘電体層３との間に前
記強誘電体層３よりも誘電率の高い誘電体層８を介在さ
せることにより、強誘電体層３の膜厚にばらつきが生じ
るような場合においても、誘電体層８の存在により強誘
電体層３及び誘電体層８で構成される合成容量のばらつ
きを抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス状アクティ
ブデバイス型ディスプレイ素子の画素駆動用アクティブ
デバイスに係り、特に、液晶ディスプレイ等に利用され
るアクティブデバイスに関する。

【０００２】

【従来の技術】強誘電体の非線形性を利用し、これを２
端子素子として液晶をアクティブ・マトリクス駆動する
方法は、Ｍolecular Ｃrystals and Ｌiquid Ｃrystal
s. 1971. Ｖol.15, pp.95〜104に発表されている。ま
た、その応用例としては、特開平１−４７２１号公報に
開示されているような方法が提案されている。その駆動
原理について図５を参照しながら説明する。強誘電体の
ヒステリシスループを図５（ａ）に示す。図５（ａ）に
おいて、Ｐｒは残留分極、Ｅｃは抗電界を表わしてい
る。例えば、強誘電体に対して電界を下から上に印加す
ると、電界を印加した方向に分極が配向する（図５
（ｂ））。このとき、自発分極の方向とは逆の上から下
の方向に内部電界が発生する。また、十分大きな電界を
逆方向に印加すると自発分極が反転し（図５（ｃ））、
上の方向に内部電界が発生する。このときに印加する電
界が抗電界Ｅｃであると自発分極がランダムな配向状態
となる（図５（ｄ））。すなわち、図５（ｂ）（ｃ）に
示したように、自発分極の向きが揃っている場合には、
残留分極Ｐｒに相当する電界が生じ、強誘電体に直列あ
るいは並列に結線された液晶などに電界を印加すること
ができる。

【０００３】上記原理を使用した液晶表示素子を図６に
示す。液晶表示素子は、絶縁基板１上に透明電極からな
り引き出し部２ａを有する画素電極２を形成し、前記画
素電極２を被覆するように強誘電体層３を形成し、さら
に前記強誘電体層３上に信号線としての上部電極４を形
成して成る下側基板Ｄ（アクティブデバイス）と、絶縁
基板５上に各画素毎に共通となる対向電極６を形成して
成る上側基板Ｅとの間に液晶層Ｆを保持して構成されて
いる。

【０００４】上記アクティブデバイスを用いた液晶素子
の駆動方法について、図７及び図８を用いて説明する。
図７はアクティブマトリクスを用いた液晶表示素子の等
価回路であり、上側基板Ｅの対向電極６と下側基板Ｄの
画素電極２の間に液晶層Ｆと強誘電体層３が直列に配置
されている。図７（ａ）は液晶表示素子に電圧Ｖddを印
加したときの様子を表し、Ｃfe，Ｃle、はそれぞれ強誘
電体層３及び液晶層Ｆの静電容量、Ｖ１，Ｖ２はそれぞ
れ静電容量Ｃfe，Ｃlcによって分配された強誘電体層３
及び液晶層Ｆにかかる電圧を表している。図７（ｂ）は
液晶表示素子に印加していた電圧を除去して接地したと
きの様子を表し、Ｓfeは上部電極（信号線）４と画素電
極２の引き出し部２ａが強誘電体層３を挟んで交差して
いる部分の面積（能動領域）、Ｐｒは強誘電体層３の残
留分極、εfeは強誘電体層３の誘電率、ｄfeは強誘電体
層３の膜厚、Ｓfe・Ｐｒは残留分極によって保持される
電荷量、ε0は真空の誘電率、Ｖlcは残留分極によって
液晶層Ｆに印加される電圧を表している。

【０００５】図８は、図７の液晶表示素子にタイミング
チャ−トで示したＶddを印加したときのＶlcを示してい
る。液晶表示素子に電圧Ｖddを印加したときに強誘電体
層３にかかる電圧Ｖ１は、Ｖ１＝Ｖdd・Ｃlc／（Ｃfe＋Ｃlc）（１）である。また、液晶表示素子に印加していた電圧を除去
して接地したときに残留分極によって液晶層Ｆに印加さ
れる電圧は、Ｖlc＝Ｓfe・Ｐｒ／（Ｃfe＋Ｃlc）（２）となる。（１）式、（２）式よりＶlc＝ｄfe・Ｐｒ／（εO・εfe）×（１−Ｖ１／Ｖdd）（３）となる。駆動電圧Ｖddはできるだけ小さくしてＶ１を大
きく取ることが望ましいが、（３）式よりＶ１／Ｖddが
大きくなると残留分極によって液晶層Ｆに印加される電
圧Ｖlcが小さくなってしまうので、Ｖ１／Ｖdd＝０．５
ぐらいに設定するのが適切である。一方、ＶlcはＶlc＞
２〜５Ｖであり、できるだけ大きくとるほうが望ましい
が、（３）式の（１−Ｖｌ／Ｖdd）の値はほぼ固定値と
なってしまうので、Ｖlcを大きくするにはｄfeかＰｒを
大きくし、εfeを小さくすればよい。しかし、ｄfeを大
きくすることは強誘電体層３のスイッチング電圧を大き
くしてしまうので望ましくない。したがって、このアク
ティブデバイスを用いて液晶表示素子を駆動するために
は、残留分極Ｐｒが大きく、誘電率εfeが小さい強誘電
体を選択する必要がある。

【０００６】また、液晶表示を行なう場合には、強誘電
体層３としては、スイッチング速度の速い無機系材料が
適している。このような無機系強誘電体材料としては、
Ｂｉ₄Ｔｉ₃ Ｏ₁₂，Ｂｉ₂ＷＯ₃，Ｂｉ₃ＴｉＮｂＯ₉，Ｂ
ｉ₅Ｔｉ₃ＦｅＯ₁₅，ＰｂＢｉ₂Ｎｂ₂Ｏ₉，ＰｂＢｉ₂Ｔａ
₂Ｏ₉，ＰｂＢｉ₃Ｔｉ₂ＮｂＯ₁₂，ＢａＢｉ₄Ｔｉ₄Ｏ₁₅，
ＰｂＢｉ₄Ｔｉ₄Ｏ₁₅，Ｂｉ_4-XＰｂXＴｉ_3-XＮｂXＯ₁₂，
ＬａXＢｉ_14-XＴｉ₃Ｏ₁₂，ＰｂＬａ_XＢｉ_4-XＴｉ₄Ｏ₁₅
等のＢｉ系化合物、ＬｉＮｂＯ3 ，ＬｉＴａＯ3等のＬ
ｉ系化合物が好ましい。

【０００７】

【発明が解決しようとする課題】前述した無機系強誘電
体材料は、一般に３種類以上の元素からなるものが多
く、この無機系強誘電体層の形成方法としては、スパッ
タ法，ＣＶＤ法，真空蒸着法，レ−ザ−アブレ−ション
法等の気相成長法，ゾル・ゲル法，Ｍetallo−Ｏrganic
Ｄeposition法（ＭＯＤ法）等の液相成膜法がある。
なかでも材料の多元素化と組成制御が容易で、プロセス
も簡便で大面積化が容易なＭＯＤ法を用いるのが適して
いる。サ−マルヘッド，イメ−ジセンサ，ハイブリッド
ＩＣ等の分野ではＭＯＤ法を用いてＡｕ，Ｐｔ，Ｒｕ等
の金属電極を形成することは既に一般的に行われてお
り、近年では、ＩＴＯのような透明導電膜もＭＯＤ法で
の形成が可能となっている。従って、前述したアクティ
ブデバイスを構成する薄膜を全てＭＯＤ法で作製するこ
とによって、低コストで簡便かつ容易に大面積の液晶表
示デバイス（ＬＣＤ）の作製が可能となる。

【０００８】ＭＯＤ法によって作製した液晶表示素子の
一例を図９に示す。また、図９のＡ部分の拡大図を図１
０に示す。この液晶表示素子は、図６のアクティブデバ
イスに比較して、画素電極２の引き出し部２ａと強誘電
体層３の間にＡｕ，Ｐｔ，Ｒｕ等の金属電極からなるバ
ッファ層（下部電極）７を介在させた構成が異なる。こ
こでバッファ層７を設けている理由は、ＭＯＤ法でＩＴ
Ｏから成る透明導電膜（画素電極２）上に強誘電体膜
（強誘電体層３）を形成すると、ＩＴＯ中のＳｎ等が強
誘電体膜焼成中に拡散して強誘電体に必要なペロブスカ
イト構造の形成を阻害するためである。従って、ＭＯＤ
法でアクティブデバイスを作製する場合には、強誘電体
層３の下層にＡｕ，Ｐｔ，Ｒｕ等で形成されたバッファ
層（下部電極）７を設けることが必要となる。

【０００９】しかしながら、ＭＯＤ法でＡｕ，Ｐｔ，Ｒ
ｕ等の金属薄膜でバッファ層（下部電極）７を形成する
と、スパッタ法，ＣＶＤ法，真空蒸着法，レ−ザ−アブ
レ−ション法等の気相成長法に比べて電極表面の表面粗
さが大きく、また、ペ−スト中の微量添加物や焼成中の
ダストが原因と思われる電極表面の突起、レベリング性
に起因して膜厚のばらつきが生じるという問題がある。
従って、上記構成のアクティブデバイスでは、バッファ
層（下部電極）７の膜厚のばらつきが強誘電体層３の膜
厚のばらつきを発生させ、その結果、強誘電体層３の容
量がばらつき、最終的には液晶表示素子の表示が不均一
となりＬＣＤの画質を劣化させるという問題点があっ
た。

【００１０】本発明は上記実情に鑑みてなされたもの
で、下部電極の膜厚のばらつきに起因して表示が不均一
となるのを防止して、高品質の画像が得られる液晶表示
素子に使用できるアクティブデバイスを提供することを
目的とする。

【００１１】

【課題を解決するための手段】上記問題点を解消するた
め本発明は、絶縁基板上に形成された画素電極と、前記
画素電極の一部を覆う下部電極と、前記画素電極及び下
部電極上に形成された強誘電体層と、前記強誘電体層上
に前記下部電極と重なるように形成された上部電極とを
順次積層して成るアクティブデバイスにおいて、前記下
部電極と強誘電体層との間に前記強誘電体層よりも誘電
率の高い誘電体層を介在させることを特徴としている。

【００１２】

【作用】本発明によれば、下部電極の存在により強誘電
体層の膜厚にばらつきが生じるような場合においても、
強誘電体層と下部電極との間に前記強誘電体層よりも誘
電率の高い誘電体層を設けているので、強誘電体層及び
誘電体層で構成される合成容量のばらつきを抑えること
ができる。

【００１３】

【実施例】本発明によるアクティブデバイスを使用した
液晶表示素子の一実施例について、図１ないし図３を参
照しながら説明する。図１（ａ）は実施例の液晶表示素
子の断面説明図であり、図１（ｂ）は液晶表示素子を構
成する下側基板Ｄ（アクティブデバイス）を上面からみ
た平面説明図である。アクティブデバイス（下側基板
Ｄ）は、ガラス基板から成る絶縁基板１上に、ＩＴＯ透
明電極から成る引き出し部２ａが延設された方形状の画
素電極２を形成し、前記引き出し部２ａの一部を覆うよ
うにＡｕ薄膜から成るバッファ層（下部電極）７が形成
されている。前記画素電極２及びバッファ層７の全面を
被覆するようにＰＺＴから成る誘電体層８が形成され、
前記誘電体層８の全面を被覆するようにＢｉ₄Ｔｉ₃Ｏ₁₂
から成る強誘電体層３が形成され、強誘電体層３上にそ
の下層にある前記バッファ層７と交差するように信号線
としての上部電極４が形成されている。一方、上側基板
Ｅは、ガラス基板から成る絶縁基板５上に、ＩＴＯから
成る対向電極６を形成し、この上側基板Ｅと前記下側基
板Ｄとの間に液晶層Ｆを保持することにより液晶表示素
子を構成する。

【００１４】図２は、液晶表示素子の他の実施例を示す
もので、図１と同様の構成をとる部分については同一符
号を付している。図２（ａ）は液晶表示素子の断面説明
図であり、図２（ｂ）は液晶表示素子を構成する下側基
板Ｄ（アクティブデバイス）の上面を示す平面説明図で
ある。本実施例において図１の液晶表示素子と異なる構
成は、図１の下側基板Ｄ（アクティブデバイス）におけ
る誘電体層８は、画素電極２及びバッファ層７の全面を
被覆しているのに対して、図２の下側基板Ｄ（アクティ
ブデバイス）における誘電体層８は、上部電極（信号
線）４とバッファ層７とが重なり合う部分についてのみ
形成したことである。上部電極（信号線）４とバッファ
層７とが重なり合う部分における強誘電体層３の膜厚の
ばらつきが液晶表示素子の画質に影響を及ぼすからであ
る。

【００１５】すなわち、図１（ａ）及び図２（ａ）中の
アクティブデバイスにおいて、図１０に対応する部分は
図３に示すようになり、この部分（上部電極（信号線）
４とバッファ層７とが重なり合う部分）において、絶縁
基板１，画素電極２，バッファ層（下部電極）７，強誘
電体層３よりも誘電率の高い誘電体層８，強誘電体層
３，上部電極（信号線）４を順次積層する構造であれば
よい。

【００１６】次に、本発明によるアクティブデバイスの
作用について、図４を参照しながら説明する。膜厚のば
らつきがそのまま強誘電体層３の容量のばらつきに反映
するとした場合を考えて、従来例と本発明との比較を行
なう。膜厚ばらつきの程度が容量のばらつきの程度と同
じになるようにするため、この比較例では強誘電体層３
と誘電体層８の膜厚を同じとして考える。まず、従来の
アクティブデバイスの場合、強誘電体層３の誘電率を仮
に１００と設定し、適当な面積と膜厚から強誘電体層３
の容量を５０ｐＦになるようにし、このときの膜厚のば
らつきの影響で強誘電体層３の容量のばらつきが５０ｐ
Ｆ±１０％あるとする。Ｃlc／Ｃfe＝１としてＣlc＝５
０ｐＦにし、液晶表示素子に２０Ｖの電圧を印加する
と、強誘電体層３にかかる電圧は、５０ｐＦ＋１０％のときＶ１＝２０×５０／（５０＋
５５）＝９．５２Ｖ５０ｐＦ＋１０％のときＶ１＝２０×５０／（５０＋
４５）＝１０．５２Ｖであるので、電圧のばらつきは１０Ｖ−４．８％、１０
Ｖ＋５．２％あることになる。

【００１７】一方、本発明によるアクティブデバイスの
場合、強誘電体層３の誘電率を同様に１００、誘電体層
８の誘電率を４００として、適当な面積と膜厚から強誘
電体層３の容量を５０ｐＦ，誘電体層８の面積と膜厚も
同じにして容量を２００ｐＦにしたとする。この場合
は、強誘電体層３と誘電体層８は直列回路になるため、
従来例と同じ電圧（１０Ｖ）を強誘電体層３にかけるに
は２５Ｖの電圧を印加しなければならない。Ｃlc／Ｃfe
＝１としてＣlc＝４０ｐＦにし、液晶表示素子に２０Ｖ
の電圧を印加すると、強誘電体層３にかかる電圧は、２００ｐＦ＋１０％のときＣsum＝１／（１／５０＋１／２２０）＝４０．７４な
のでＶｌ＝２５×４０／（４０＋４０．７４）×２２０／
（５０＋２２０）＝１０．０９Ｖ２００ｐＦ−１０％のときＣsum＝１／（１／５０＋１／１８０）＝３９．１３な
のでＶｌ＝２５×４０／（４０＋３９．１３）×１８０／
（５０＋１８０）＝９．８９Ｖであるので、電圧のばらつきは１０Ｖ＋０．９％、１０
Ｖ−１．１％あることになる。

【００１８】ここで、誘電体層８のある場合とない場合
を比較すると、ない場合は誘電率のばらつきはそのまま
で強誘電体層３にかかる電圧は最大５．２のばらつきを
もつのに対し、誘電体層８のある場合は合成容量でばら
つきが最大の２．１８％、強誘電体層３にかかる電圧は
最大１．１％のばらつきであり、誘電体層８のない場合
の約１／５に減少していることが分かる。ただし、この
際に駆動電圧が２０Ｖから２５Ｖに上昇しているが、液
晶表示素子に使用した場合に強誘電体層３にかかる電圧
のばらつきが１／５になることで得られる画質向上の効
果はそれ以上に大きい。

【００１９】次に、図１及び図２に示したアクティブデ
バイスの製造方法について説明する。まず、ガラス基板
等の絶縁基板１上にＩＴＯからなる透明電極膜を形成す
る。ＩＴＯはＥＢ蒸着法、スパッタ法、ＣＶＣ法などの
薄膜成長法で成膜するか、またはＭＯＤ法を用いて行な
われる。成膜したＩＴＯ膜はフォトリソエッチングプロ
セスによってパターニングし、個別に分離して複数の画
素電極２及び引き出し部２ａを形成する。上側基板Ｅの
対向電極６も同様の方法で形成する。次に、画素電極２
の引き出し部２ａ上に、Ａｕから成るバッファ層７を形
成する。バッファ層７はメタロオ−ガニックＡｕペ−ス
トをスクリ−ン印刷法で塗布後、７００℃で１時間焼成
し、フォトリソエッチングによりパターニングして前記
画素電極２の引き出し部２ａと交差するように形成す
る。

【００２０】次に、図１の実施例の場合には、画素電極
２及びバッファ層７が形成されている絶縁基板１の全面
にＰＺＴから成る誘電体層８を形成する。また、図２の
実施例の場合には、画素電極２及びバッファ層７が形成
されている絶縁基板１の全面にＰＺＴ膜を形成し、更に
パターニングして上部電極（信号線）４とバッファ層７
とが重なり合う部分についてのみ誘電体層８を形成す
る。ＰＺＴは強誘電体材料であるが、本発明のアクティ
ブデバイスに使用の際は、残留分極を供するほどの高電
圧がかからないので、単に誘電体として用いられる。

【００２１】ＰＺＴ誘電体層８は以下の手順で形成す
る。先ず、Ｐｂ，Ｚｒ，Ｔｉの金属有機物である２−エ
チルヘキサン酸鉛、２−エチルヘキサン酸ジルコニウム
および２−エチルヘキサン酸チタンを所望の原子数比に
なるように秤量し、溶媒や増粘剤または希釈剤といっし
ょに混合してよく攪拌し、金属有機物の均一混合溶液と
する。金属の混合比はＰｂ：Ｚｒ：Ｔｉ＝１：ｘ：１−
ｘ（０＜ｘ＜１）となるような原子数比であればよく、
ｘの値によって誘電率を自由に選択することができる。
また、ＰＺＴ中のＰｂは、焼成中に蒸発しやすく焼成後
の原子数比が減少するので、Ｐｂの原子数比は焼成条件
に合わせて５〜２０％の範囲で過剰に添加する。そし
て、Ａｕのバッファ層７上に前記金属有機物の均一混合
溶液をスクリ−ン印刷法で塗布し、７０℃で２０分間オ
−ブン中で乾燥後、ベルト赤外炉に入れて７００℃で２
０分間焼成する。このようにして作製されたＰＺＴ誘電
体層８は、膜厚約０．１μｍで誘電率が２００〜８００
のものとなる。

【００２２】前記ＰＺＴ誘電体層８の形成されている絶
縁基板１の全面に、Ｂｉ₄Ｔｉ₃Ｏ₁₂から成る強誘電体層
３を形成する。Ｂｉ₄Ｔｉ₃Ｏ₁₂は強誘電体材料の中でも
低誘電率であり、本発明のアクティブデバイスに好適で
ある。強誘電体層３は以下の手順で形成する。先ず、Ｂ
ｉ，Ｔｉの金属有機物である２−エチルヘキサン酸ビス
マスと２−エチルヘキサン酸チタンを４：３の原子数比
になるように秤量し、溶媒や増粘剤または希釈剤といっ
しょに混合してよく攪拌し、金属有機物の均一混合溶液
とする。そして、ＰＺＴ誘電体層８上に前記金属有機物
の均一混合溶液をスクリ−ン印刷法で塗布し、７０℃で
２０分間オ−ブン中で乾燥後、ベルト赤外炉に入れて７
００℃で２０分間焼成した。印刷、乾燥、焼成を３回繰
り返すことにより膜厚が約０．３μｍのＰＺＴ強誘電体
層３を形成した。このようにして作製されたＢｉ₄Ｔｉ₃
Ｏ₁₂強誘電体層３は誘電率が８０〜１００のものとな
る。

【００２３】最後に、前記ＰＺＴ強誘電体層３上にその
下層にある前記バッファ層７と交差するようにＡｕから
成る上部電極（信号線）４を形成する。上部電極４はメ
タロオ−ガニックＡｕペ−ストをスクリ−ン印刷法で塗
布後、７００℃で１時間焼成し、フォトリソ・エッチン
グによりパターニングすることで形成される。以上、述
べたプロセスを経てアクティブデバイスの形成された下
側基板Ｄが完成し、ＩＴＯから成る対向電極６が形成さ
れた上側基板Ｅとの間に５μｍのスペ−スを開けて、中
に液晶を注入して液晶層Ｆを形成することで液晶表示素
子を構成することができる。

【００２４】液晶層Ｆとしては、ＤＳ（Ｄｙｎａｍｉｃ
Ｓｃａｔｔｅｒｉｎｇｍｏｄｅ）型、ＴＮ（Ｔｗｉ
ｓｔｅｄＮｅｍａｔｉｃ）型、ＥＢＣ（Ｅｌｅｃｔｒ
ｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）型、ＧＨ（ＧｕｅｓｔＨｏｓｔ）型、
ＳＴＮ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉ
ｃ）型、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑ
ｕｉｄＣｒｙｓｔａｌ）型等の液晶表示型を用いるこ
とができる。

【００２５】バッファ層７は、Ａｕ以外にもＰｔ，Ｒ
ｕ，Ｒｈ，Ｉｒ等の貴金属や、これらの金属のうちの２
種類以上の合金を用いることができる。

【００２６】誘電体層８はＰＺＴ以外にも、ＰｂＴｉＯ
₃，ＰｂＺｒＯ₃，ＢａＴｉＯ₃，ＳｒＴｉＯ₃，ＣａＴｉ
Ｏ₃，ＭｇＴｉＯ₃，ＣａＳｎＯ₃，ＢａＳｎＯ₃，ＢａＺ
ｒＯ₃，ＮａＮｂＯ₃，ＫＮｂＯ₃，ＣｄＴｉＯ₃，Ｐｂ
（Ｆｅ_1/2Ｔａ_1/2）Ｏ₃，Ｐｂ（Ｎｉ_1/3Ｎｂ_2/3）Ｏ₃，
Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃，Ｃｄ（Ｃｒ_1/2Ｎｂ_1/2）
Ｏ₃，Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃，Ｃｄ（Ｃｒ_1/2Ｎｂ
_1/2）Ｏ₃，Ｃｄ（Ｍｇ₁ _/3Ｎｂ_2/3）Ｏ₃，ＬｉＮｂＯ₃，
ＬｉＴａＯ₃，ＰｂＮｂ₂Ｏ₆，ＰｂＴａ₂Ｏ₆や、これら
のうちの２種類以上を組み合わせた化合物などを用いる
ことができる。

【００２７】強誘電体層３はＢｉ₄Ｔｉ₃Ｏ₁₂以外にも、
Ｂｉ₂ＷＯ₃，Ｂｉ₃ＴｉＮｂＯ₉，Ｂｉ₅Ｔｉ₃ＦｅＯ₁₅，
ＰｂＢｉ₂Ｎｂ₂Ｏ₉，ＰｂＢｉ₂Ｔａ₂Ｏ₉，ＰｂＢｉＴｉ
₂ＮｂＯ₁₂，ＢａＢｉ₄Ｔｉ₄Ｏ₁₅，ＰｂＢｉ₄Ｔｉ
₄Ｏ₁₅，Ｂｉ_4-XＰｂ_XＴｉ_3-XＮｂ_XＯ₁₂，Ｌａ_XＢｉ_14-X
Ｔｉ₃Ｏ₁₂、ＰｂＬａ_XＢｉ_4-XＴｉ₄Ｏ₁₅などのＢｉ系化
合物、ＬｉＮｂＯ₃、ＬｉＴａＯ₃などのＬｉ系化合物な
どを用いることができる。このプロセスに使用される金
属有機物は、有機配位子錯体を含有するものであれば特
に限定されないが、２−エチルヘキサン酸の他にも、具
体的な有機配位子としては、安息香酸，ナフテン酸，ラ
ウリル酸，ステアリン酸，アビエチン酸，カブリル酸，
ミリスチン酸，パルミチン酸，リノール酸，オレイン酸
などのカルボン酸、ビスアセチルアセトナト等のβ−ジ
ケトン，カルバミン酸などを使用することができる。

【００２８】また、前記金属含有物は溶媒に溶解させ
て、耐熱性基板に塗布して成膜されるが、その溶媒とし
ては石油系溶剤，ミネラルスピリット，タ−ペン油，ベ
ンゼン，アルコ−ル系溶剤，カルビト−ル系，トルエ
ン，セロソルブ系などの有機溶媒を金属有機物に応じて
選択できる。また、金属有機物が溶媒に溶けにくい場合
は、必要に応じてトリオクチルフォスフィンオキシド
（ＴＯＰＯ），リン酸トリブチル（ＴＢＤ）あるいはア
ミン類などの付加錯体を生成する配位子を適量添加す
る。

【００２９】さらに前記金属有機物溶液は、そのまま塗
布しても構わないが、望ましくはその塗布法に応じて増
粘剤または希釈剤を添加して粘度調整をすることが好ま
しい。増粘剤としては、例えば、ロジン，アビエチン
酸，セルロ−ス，アクリル樹脂などを使用することがで
き、希釈剤としては、α−タ−ピネオ−ル，ブチルカル
ビト−ルアセテ−ト等を使用することができる。溶液の
粘度はスピンコ−ト法の場合は１０００ｃｐｓ以下、ス
クリ−ン印刷法の場合は３０００〜５００００ｃｐｓの
範囲で選択することが好ましい。また、溶液の粘度を塗
布法に応じた範囲内で変化させることで、１回の塗膜・
焼成で得られる薄膜の膜厚を自由に選択できることはい
うまでもない。

【００３０】本発明で用いる絶縁基板１は、好ましくは
６００℃以上に加熱しても変形や相変化のない基板であ
れば特に制限はなく、例えばバリウムホウケイ酸ガラス
基板、石英ガラス基板、アルミナ基板などが、その目的
に応じて使用される。粘度調整されたペ−ストは、スク
リ−ン印刷法やスピンコ−ト法などにより、基板上に塗
布され、目的とする金属の有機物溶液で形成された塗膜
を前記金属有機物が分解、消失する温度（通常４５０〜
６００℃）で焼成することが望ましい。なお、焼成のた
めの加熱方法は、耐熱性基板を所定の温度に加熱できれ
ばよく、特に限定されない。具体的にはベルト式焼成炉
等を使用することができる。

【００３１】本発明では特にＭＯＤ法でバッファ層（下
部電極）７を形成した場合について説明したが、ＭＯＤ
法以外の薄膜形成方法であってもバッファ層（下部電
極）７に起伏や粗さのある場合には、同様の構成をとる
ことにより、その上部に配置された強誘電体層３の誘電
率のばらつきを抑制することができる。

【００３２】

【発明の効果】本発明によれば、下部電極の存在により
強誘電体層の膜厚にばらつきが生じるような場合におい
ても、強誘電体層と下部電極との間に前記強誘電体層よ
りも誘電率の高い誘電体層を設けているので、強誘電体
層及び誘電体層で構成される合成容量のばらつきを抑え
ることができ、液晶表示素子のアクティブデバイスに使
用した場合に、表示のばらつきを低減させ、鮮明で品質
の高い画像を得ることができる。また、本発明のアクテ
ィブデバイスの構成とすることで高い歩留まりで液晶表
示素子を製造することができる。

【図面の簡単な説明】

【図１】本発明にかかるアクティブデバイスの実施例
を示すもので、（ａ）は液晶表示素子とした場合の断面
説明図、（ｂ）はアクティブデバイスの平面説明図であ
る。

【図２】他の実施例のアクティブデバイスを示すもの
で、（ａ）は液晶表示素子とした場合の断面説明図、
（ｂ）はアクティブデバイスの平面説明図である。

【図３】実施例のアクティブデバイスの特徴的な部分
の拡大断面説明図である。

【図４】従来のアクティブデバイスと本発明のアクテ
ィブデバイスの強誘電体層の容量と強誘電体層にかかる
電圧のばらつきを比較した表である。

【図５】誘電体の非線形を利用し液晶を駆動する原理
を説明するもので、（ａ）は強誘電体のヒステリシスル
ープ、（ｂ）ないし（ｄ）は自発分極の動きを示す図で
ある。

【図６】従来のアクティブデバイスを示すもので、
（ａ）は液晶表示素子とした場合の断面説明図、（ｂ）
はアクティブデバイスの平面説明図である。

【図７】（ａ）及び（ｂ）は液晶表示素子の等価回路
図である。

【図８】図８の液晶表示素子にタイミングチャ−トで
示したＶddを印加したときのＶlcを示すタイミング図で
ある。

【図９】ＭＯＤ法で作製した従来のアクティブデバイ
スを示すもので、（ａ）は液晶表示素子とした場合の断
面説明図、（ｂ）はアクティブデバイスの平面説明図で
ある。

【図１０】図９（ａ）中のＡで示したアクティブデバイ
スの部分を拡大した拡大断面説明図である。

【符号の説明】

１…絶縁基板、２…画素電極、３…強誘電体層、
４…上部電極（信号線）、５…絶縁基板、６…対向
電極、７…バッファ層（下部電極）、８…誘電体
層、Ｄ…下側基板、Ｅ…上側基板、Ｆ…液晶層

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された画素電極と、前記
画素電極の一部を覆う下部電極と、前記画素電極及び下
部電極上に形成された強誘電体層と、前記強誘電体層上
に前記下部電極と重なるように形成された上部電極とを
順次積層して成るアクティブデバイスにおいて、前記下部電極と強誘電体層との間に前記強誘電体層より
も誘電率の高い誘電体層を介在させることを特徴とする
アクティブデバイス。