JPH08130291A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08130291A
JPH08130291A JP6267128A JP26712894A JPH08130291A JP H08130291 A JPH08130291 A JP H08130291A JP 6267128 A JP6267128 A JP 6267128A JP 26712894 A JP26712894 A JP 26712894A JP H08130291 A JPH08130291 A JP H08130291A
Authority
JP
Japan
Prior art keywords
inner peripheral
frame
insulating case
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6267128A
Other languages
English (en)
Inventor
Yoshinori Oda
佳典 小田
Susumu Toba
進 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6267128A priority Critical patent/JPH08130291A/ja
Publication of JPH08130291A publication Critical patent/JPH08130291A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置において、ゲル状樹脂封止材の充
填時に額縁部内周面とのぬれ性の這い上がり高さを抑制
することにより、樹脂封止材と絶縁性蓋板との間の空隙
ギャップを小さくでき、パッケージ構造の薄形化を実現
すること。 【構成】 半導体装置のパッケージ構造において、絶縁
性ケース枠10の額縁部12の内周面のうちインナーリ
ード16aの延出位置より裏面開口側に内周フランジ6
0が一体的に巡らされており、内部空間にゲル状樹脂封
止材40が充填されている。ゲル状樹脂封止材40の増
量に対してぬれ位置は内周フランジ60の下面の内周端
bに達するまでは上昇せず、内周フランジ60の下面レ
ベルLではゲル状樹脂封止材40の這い上がりが一時中
止している。またゲル状樹脂封止材40の自由表面のメ
ニスカスも薄くなっており、這い上がり高さh′は従前
に比して小さい。このため絶縁性ケース枠10の薄形化
が実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子が実装され
た回路基板を絶縁性ケース枠内に収納したパワーモジュ
ールと称される半導体装置に関し、特に、ゲル状樹脂封
止材を充填して回路基板等を封止したパッケージ構造に
関する。
【0002】
【従来の技術】従来、パワーモジュール又はインテリジ
ェントモジュールと称される半導体装置は、図4に示す
如く、リードフレーム付きの絶縁性ケース枠10と、こ
の絶縁性ケース枠10の額縁部12の一方(表側)の開
口段差14に接着剤を以て固着して開口を閉蓋する放熱
性ベース板(金属板)20と、この放熱性ベース板20
の内面に半田等で固着され、リードフレーム16のイン
ナーリード16aに接続するトランジスタ,IGBT
(伝導度変調形トランジスタ),ダイオード,サイリス
タ等の半導体素子(チップ)32が実装された回路基板
(セラミック基板)30と、絶縁性ケース枠10の内部
空間に充填され、回路基板30及びインナーリード16
aを浸漬するゲル状樹脂(シリコン樹脂)封止材40
と、絶縁性ケース枠10の他方(裏側)の開口段差18
に接着剤を以て固着して開口を閉蓋する絶縁性蓋板50
とを有して成る。リードフレーム16のアウターリード
16bは額縁部12の裏面から延出しており、基板の刺
し込み孔に挿入できるようになっている。リードフレー
ム16のインナーリード16aの先端部は回路基板30
の膜配線(ランド)に半田等で固着されており、その配
線と半導体素子32とはボンディングワイア34で接続
されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置のゲル状樹脂による封止構造にあっては次の
ような問題点があった。
【0004】即ち、インナーリード16aと回路基板3
0とを固着した後、絶縁性ケース枠10の内部空間にゲ
ル状樹脂封止材40を注入すると、これに回路基板30
及びインナーリード16aが浸漬するが、ゲル状樹脂
(シリコン樹脂)封止材40の表面張力Tによって、自
由表面が額縁部12の内周面と接触する部分の接触角θ
は鋭角となっており、樹脂封止材40は内周面をぬらし
て高さhだけ這い上がっているため、自由表面は負のメ
ニスカスとなっている。そのため、絶縁性蓋板50の嵌
合代に樹脂封止材40の付着部分がかからないように嵌
合具合を良好にすべく、空隙42のギャップは這い上が
り高さh以上に設定する必要がある。従って、この空隙
42のギャップが存在するため、絶縁性ケース枠10の
厚さが増しており、パッケージ構造の薄形化の障害にな
っていた。
【0005】そこで上記問題点に鑑み、本発明の課題
は、ゲル状樹脂封止材の充填時において額縁部内周面と
のぬれ性の這い上がり高さを抑制する構造を採用するこ
とにより、ゲル状樹脂封止材と絶縁性蓋板との間の空隙
ギャップを小さくできパッケージ構造の薄形化を実現し
た半導体装置を提供することにある。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ゲル状樹脂封止材の充填時において額縁
部内周面とのぬれ性の這い上がり度合いを所定レベルで
鈍化させる構造を設けたことを特徴とする。即ち、本発
明は、額縁部の内周面からリードフレームのインナーリ
ードが延出する絶縁性ケース枠と、この絶縁性ケース枠
の一方の開口を閉蓋する放熱性ベース板と、上記放熱性
ベース板の内面に固着され、上記インナーリードに接続
する半導体素子が実装された回路基板と、上記絶縁性ケ
ース枠の内部空間に充填され、上記回路基板及び上記イ
ンナーリードを浸漬するゲル状樹脂封止材と、上記絶縁
性ケース枠の他方の開口を閉蓋する絶縁性蓋板とを有す
る半導体装置において、上記絶縁性ケース枠の上記額縁
部の内周面のうち上記インナーリードの延出位置より上
記他方の開口側に巡らされた内周フランジを備えて成る
ことを特徴とする。ここで、上記内周フランジの全周の
うち上記内周フランジと上記インナーリードとに挟まれ
た部分にはスペーサ部が形成されて成ることが望まし
い。
【0007】また一方、本発明は、上記内周フランジの
代わりに、上記絶縁性ケース枠の上記額縁部の内周面の
うち上記インナーリードの延出位置より上記他方の開口
側に巡らされた内周段差を設けても良い。
【0008】
【作用】ゲル状樹脂封止材を充填した場合、額縁部の内
周面から内周フランジが内側に庇状に張り出しているの
で、ぬれ位置が内周フランジの下面の付け根部分になっ
た後は、この内周フランジの下面レベルでのゲル状樹脂
封止材の自由表面との接触方向がほぼ垂直方向になる。
また、ぬれ位置は内周フランジの下面を内周端へ進行す
る。このため、ゲル状樹脂封止材の増量に対してぬれ位
置は内周フランジの下面の内周端に達するまでは上昇し
ない。内周フランジの下面レベルではゲル状樹脂封止材
の這い上がり不連続点(中止点)となっており、またゲ
ル状樹脂封止材の自由表面のメニスカスも薄くなってい
る。従って、空隙ギャップを小さくできるので、絶縁性
ケース枠,即ち半導体装置の薄形化を実現できる。ま
た、樹脂充填量の多少のバラツキがあっても、内周フラ
ンジの下面レベルが位置決めレベルとなるので、樹脂封
止量が画一化し、充填過不足を無くすことができる。更
に、内周フランジの面積の分だけ絶縁性蓋体との接着面
積が増すため、接着強度の向上にも資する。
【0009】ここで、内周フランジの全周のうち上記内
周フランジと上記インナーリードとに挟まれた部分には
ギャップがあるのではなく、この部分をスペーサ部とし
てある場合、インナーリードの支持強度を高めることが
できる。
【0010】内周フランジの代わりに、絶縁性ケース枠
の額縁部の内周面のうちインナーリードの延出位置より
上記他方の開口側に内周段差を巡らして成る構造におい
ても、この内周段差の面上のぬれ位置は外側方向へ進行
するので、このレベルで樹脂封止材の這い上がりの不連
続点が得られる。従って、半導体装置の薄形化及び封止
樹脂量の画一化を図ることができる。
【0011】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
【0012】〔第1実施例〕図1は本発明の第1実施例
に係る半導体装置のパッケージ構造を示す縦断面図であ
る。
【0013】本例の半導体装置も、リードフレーム付き
の絶縁性ケース枠10と、この絶縁性ケース枠10の額
縁部12の一方(表側)の開口段差14に接着剤を以て
固着して開口を閉蓋する放熱性ベース板(金属板)20
と、この放熱性ベース板20の内面に半田等で固着さ
れ、リードフレーム16のインナーリード16aに接続
するトランジスタ,IGBT(伝導度変調形トランジス
タ),ダイオード,サイリスタ等の半導体素子(チッ
プ)32が実装された回路基板(セラミック基板)30
と、絶縁性ケース枠10の内部空間に充填され、回路基
板30及びインナーリード16aを浸漬するゲル状樹脂
(シリコン樹脂)封止材40と、絶縁性ケース枠10の
他方(裏側)の開口段差18に接着剤を以て固着して開
口を閉蓋する絶縁性蓋板50とを有して成る。またリー
ドフレーム16のアウターリード16bは額縁部12の
裏面から延出しており、基板の刺し込み孔に挿入できる
ようになっている。そして、リードフレーム16のイン
ナーリード16aの先端部は回路基板30の膜配線(ラ
ンド)に半田等で固着されており、その配線と半導体素
子32とはボンディングワイア34で接続されている。
本例においては、額縁部12の内周面のうちインナーリ
ード16aの延出位置より裏面開口側に内周フランジ6
0が一体的に巡らされている。内周フランジ60の上面
と開口段差18の面とは同一レベルとなっている。
【0014】このように内周フランジ60を設けた半導
体装置のパッケージ構造においては、ゲル状樹脂封止材
40を注入する際、樹脂封止材40のぬれ位置が内周フ
ランジ60の下面の付け根部分aになった後は、この内
周フランジ60の下面レベルLでのゲル状樹脂封止材4
0の自由表面との接触方向がほぼ垂直方向になる。ま
た、ぬれ位置は内周フランジ60の下面を内周端bへ進
行する。このため、ゲル状樹脂封止材40の増量に対し
てぬれ位置は内周フランジ60の下面の内周端bに達す
るまでは上昇しない。内周フランジ60の下面レベルL
ではゲル状樹脂封止材40の這い上がり不連続点(中止
点)となっており、またゲル状樹脂封止材の自由表面の
メニスカスも薄くなっていて這い上がり高さh′は従前
に比して小さい。従って、空隙42のギャップを小さく
できるので、絶縁性ケース枠10を薄形化できる。ま
た、樹脂充填量の多少のバラツキがあっても、内周フラ
ンジ60の下面レベルLが位置決めレベルとなるので、
樹脂封止量が画一化し、充填過不足を無くすことができ
る。そしてまた、内周フランジ60の上面積の分だけ絶
縁性蓋板50との接着面積が増すため、接着強度の向上
をもたらす。
【0015】図2は、インナーリードを通る平面で切断
した状態を示す縦断面図である。この図から判るよう
に、内周フランジ60の全周のうち内周フランジ60と
インナーリード16aとに挟まれた部分にはギャップが
あるのではなく、この部分は額縁部12の樹脂材と同質
のスペーサ部60aが一体的に形成されている。このス
ペーサ部60aによってもインナーリード16aが支持
されているので、その支持強度が増強されている。な
お、このスペーサ部60aでの樹脂封止材との接触面積
は僅かであるので、その這い上がり高さは抑制されてい
る。
【0016】〔第2実施例〕図3は本発明の第2実施例
に係る半導体装置のパケージ構造を示す縦断面図であ
る。なお、図3において図1に示す部分と同一部分には
同一の参照符号を付し、その説明は省略する。
【0017】この実施例においては、第1実施例の内周
フランジ60の代わりに、絶縁性ケース枠10の額縁部
12の内周面のうちインナーリード16aの延出位置よ
り開口段差18側に内周段差70が巡らされている。樹
脂封止材40のぬれ位置が内周段差70の内周端cから
外側端dまで進行する間は、樹脂封止材40の這い上が
りの不連続点が得られている。従って、かかる構造でも
半導体装置の薄形化及び封止樹脂量の画一化を図ること
ができる。
【0018】なお、内周フランジ又は内周段差は1つに
限らず多重的に形成しても良く、内周面を迷路面として
も良い。
【0019】
【発明の効果】以上説明したように、本発明は、ゲル状
樹脂封止材の充填時において額縁部内周面とのぬれ性の
這い上がり度合いを所定レベルで鈍化させる内周フラン
ジ又は内周段差を設けた点を特徴としている。従って次
の効果を奏する。
【0020】 内周フランジ又は内周段差の面レベル
ではゲル状樹脂封止材の這い上がり不連続点(中止点)
となっており、またゲル状樹脂封止材の自由表面のメニ
スカスも薄くなっている。従って、空隙ギャップを小さ
くできるので、半導体装置の薄形化を実現できる。また
位置決めレベルとなるので、樹脂封止量が画一化する。
【0021】更に、内周フランジの場合は、その面積の
分だけ絶縁性蓋体との接着面積が増すため、接着強度の
向上にも資する。
【0022】 内周フランジとインナーリードとに挟
まれた部分がスペーサ部となっている場合は、インナー
リードの支持強度を高めることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る半導体装置のパッケ
ージ構造を示す縦断面図である。
【図2】第1実施例に係る半導体装置のパッケージ構造
において、インナーリードを通る平面で切断した状態を
示す縦断面図である。
【図3】本発明の第2実施例に係る半導体装置のパッケ
ージ構造を示す縦断面図である。
【図4】従来の。パワーモジュールの半導体装置のパッ
ケージ構造を示す縦断面図である。
【符号の説明】
10…絶縁性ケース枠 12…額縁部 14…表面側の開口段差 16…リードフレーム 16a…インナーリード 16b…アウターリード 18…裏面側の開口段差 20…放熱性ベース板 30…回路基板 32…半導体素子(チップ) 34…ボンディングワイア 40…ゲル状樹脂封止材(シリコン樹脂) 50…絶縁性蓋板 60…内周フランジ 60a…スペーサ部 70…内周段差。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 額縁部の内周面からリードフレームのイ
    ンナーリードが延出する絶縁性ケース枠と、この絶縁性
    ケース枠の一方の開口を閉蓋する放熱性ベース板と、前
    記放熱性ベース板の内面に固着され、前記インナーリー
    ドに接続する半導体素子が実装された回路基板と、前記
    絶縁性ケース枠の内部空間に充填され、前記回路基板及
    び前記インナーリードを浸漬するゲル状樹脂封止材と、
    前記絶縁性ケース枠の他方の開口を閉蓋する絶縁性蓋板
    とを有する半導体装置において、前記絶縁性ケース枠の
    前記額縁部の内周面のうち前記インナーリードの延出位
    置より前記他方の開口側に巡らされた内周フランジを備
    えて成ることを特徴とする半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置において、
    前記内周フランジの全周のうち前記内周フランジと前記
    インナーリードとに挟まれた部分にはスペーサ部が形成
    されていることことを特徴とする半導体装置。
  3. 【請求項3】 額縁部の内周面からリードフレームのイ
    ンナーリードが延出する絶縁性ケース枠と、この絶縁性
    ケース枠の一方の開口を閉蓋する放熱性ベース板と、前
    記放熱性ベース板の内面に固着され、前記インナーリー
    ドに接続する半導体素子が実装された回路基板と、前記
    絶縁性ケース枠の内部空間に充填され、前記回路基板及
    び前記インナーリードを浸漬するゲル状樹脂封止材と、
    前記絶縁性ケース枠の他方の開口を閉蓋する絶縁性蓋板
    とを有する半導体装置において、前記絶縁性ケース枠の
    前記額縁部の内周面のうち前記インナーリードの延出位
    置より前記他方の開口側に巡らされた内周段差を備えて
    成ることを特徴とする半導体装置。
JP6267128A 1994-10-31 1994-10-31 半導体装置 Pending JPH08130291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6267128A JPH08130291A (ja) 1994-10-31 1994-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6267128A JPH08130291A (ja) 1994-10-31 1994-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH08130291A true JPH08130291A (ja) 1996-05-21

Family

ID=17440466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6267128A Pending JPH08130291A (ja) 1994-10-31 1994-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH08130291A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002454A1 (ja) * 2010-06-30 2012-01-05 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP2012002242A (ja) * 2010-06-14 2012-01-05 Denso Corp 自動変速機の制御装置
JP2015043396A (ja) * 2013-08-26 2015-03-05 日本インター株式会社 パワー半導体モジュール
US9397015B2 (en) 2014-03-28 2016-07-19 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device casing
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
JP2021052068A (ja) * 2019-09-24 2021-04-01 株式会社東芝 パワーモジュール

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002242A (ja) * 2010-06-14 2012-01-05 Denso Corp 自動変速機の制御装置
WO2012002454A1 (ja) * 2010-06-30 2012-01-05 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP2012015224A (ja) * 2010-06-30 2012-01-19 Hitachi Automotive Systems Ltd パワーモジュール及びそれを用いた電力変換装置
CN102986026A (zh) * 2010-06-30 2013-03-20 日立汽车系统株式会社 功率模块和使用它的电力变换装置
US9277682B2 (en) 2010-06-30 2016-03-01 Hitachi Automotive Systems, Ltd. Power module and power conversion device using power module
JP2015043396A (ja) * 2013-08-26 2015-03-05 日本インター株式会社 パワー半導体モジュール
US9397015B2 (en) 2014-03-28 2016-07-19 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device casing
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
JP6461441B1 (ja) * 2017-07-03 2019-01-30 三菱電機株式会社 半導体装置
JP2021052068A (ja) * 2019-09-24 2021-04-01 株式会社東芝 パワーモジュール
CN112635410A (zh) * 2019-09-24 2021-04-09 株式会社东芝 功率模块

Similar Documents

Publication Publication Date Title
US6509636B1 (en) Semiconductor package
US20060065421A1 (en) Circuit device and manufacturing method thereof
JP2007073782A (ja) 大電力用半導体装置
JPH08130291A (ja) 半導体装置
JPH07130915A (ja) 半導体装置用放熱板及びその製造方法
JPH08162572A (ja) 半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2518994B2 (ja) 半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
EP0582084A2 (en) Semiconductor leadframe and package
JP2000049271A (ja) 半導体装置
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JP2868868B2 (ja) 半導体装置
JPS5837694B2 (ja) 半導体装置
JP2928421B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JP2585890B2 (ja) 半導体装置
JPH11126858A (ja) 薄型半導体装置
KR0133386Y1 (ko) 반도체 패키지
JP2001102714A (ja) 樹脂封止プリント配線基板
JPH0464255A (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지