JPH08123780A - マイクロプロセッサのレジスタ内容の保護回路 - Google Patents
マイクロプロセッサのレジスタ内容の保護回路Info
- Publication number
- JPH08123780A JPH08123780A JP6260121A JP26012194A JPH08123780A JP H08123780 A JPH08123780 A JP H08123780A JP 6260121 A JP6260121 A JP 6260121A JP 26012194 A JP26012194 A JP 26012194A JP H08123780 A JPH08123780 A JP H08123780A
- Authority
- JP
- Japan
- Prior art keywords
- register
- external
- microprocessor
- internal
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】内部にレジスタ機能を持つマイクロプロセッサ
のレジスタ内容を保護する保護回路に関し、ウォームス
タート時などにも内部レジスタの内容を保護できるよう
にすることを目的とする。 【構成】外部装置への制御信号を保持する内部レジスタ
12を内蔵するマイクロプロセッサに対しその外部に外
部レジスタ13を設け、内部レジスタ12へのデータ書
込み時に内部レジスタ12の内容を外部レジスタ13に
転記し、外部装置に対しては外部レジスタ13を介して
制御信号を送出するように構成する。
のレジスタ内容を保護する保護回路に関し、ウォームス
タート時などにも内部レジスタの内容を保護できるよう
にすることを目的とする。 【構成】外部装置への制御信号を保持する内部レジスタ
12を内蔵するマイクロプロセッサに対しその外部に外
部レジスタ13を設け、内部レジスタ12へのデータ書
込み時に内部レジスタ12の内容を外部レジスタ13に
転記し、外部装置に対しては外部レジスタ13を介して
制御信号を送出するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、内部にレジスタ機能を
持つマイクロプロセッサに対してそのリセット時にも内
部レジスタの内容を保護するレジスタ内容の保護回路に
関するものである。
持つマイクロプロセッサに対してそのリセット時にも内
部レジスタの内容を保護するレジスタ内容の保護回路に
関するものである。
【0002】かかる内部レジスタ機能を持つマイクロプ
ロセッサを例えば通信制御装置に用いる場合、その内部
レジスタを利用して外部装置に対する通信状態の諸設定
(例えば通信速度など)を行ってそれらの外部装置を制
御し、通信システムを動作させている。
ロセッサを例えば通信制御装置に用いる場合、その内部
レジスタを利用して外部装置に対する通信状態の諸設定
(例えば通信速度など)を行ってそれらの外部装置を制
御し、通信システムを動作させている。
【0003】一方、マイクロプロセッサなどのファーム
ウェアの障害検出時にはマイクロプロセッサを一旦リセ
ットしてウォームスタート(システムリスタート)させ
ている。この場合、このウォームスタート作業中も通信
を途絶させないためには、その作業の間、内部レジスタ
の内容が保護される必要がある。
ウェアの障害検出時にはマイクロプロセッサを一旦リセ
ットしてウォームスタート(システムリスタート)させ
ている。この場合、このウォームスタート作業中も通信
を途絶させないためには、その作業の間、内部レジスタ
の内容が保護される必要がある。
【0004】
【従来の技術】従来、内部にレジスタ機能を持つマイク
ロプロセッサを用いた装置においては、ファームウェア
の障害検出時などにはウォームスタートが行われる。こ
のウォームスタートでは外部からのリセット信号により
マイクロプロセッサにリセットを行うが、この際、その
内部レジスタもリセットされてその内容が失われる。こ
のため、リセット処理終了後に内部レジスタの内容を再
度設定する必要がある。
ロプロセッサを用いた装置においては、ファームウェア
の障害検出時などにはウォームスタートが行われる。こ
のウォームスタートでは外部からのリセット信号により
マイクロプロセッサにリセットを行うが、この際、その
内部レジスタもリセットされてその内容が失われる。こ
のため、リセット処理終了後に内部レジスタの内容を再
度設定する必要がある。
【0005】
【発明が解決しようとする課題】かかるマイクロプロセ
ッサを通信制御装置などに用いた場合、データの連続通
信中に、ファームウェアの障害が発生したためウォーム
スタートによるマイクロプロセッサのリセットが行われ
ると、そのリセット処理により内部レジスタの内容が失
われる。しかし、この内部レジスタにはそれまでに通信
に必要な外部装置への諸設定データが保持されているた
め、この諸設定データが失われることにより、通信は途
絶する。つまり、障害検出時のマイクロプロセッサのリ
セットからウォームスタート作業で内部レジスタの再設
定が行われるまでの間、データ通信は断となり、通信が
再開できるのはこのウォームスタート作業が終了した後
となってしまう。
ッサを通信制御装置などに用いた場合、データの連続通
信中に、ファームウェアの障害が発生したためウォーム
スタートによるマイクロプロセッサのリセットが行われ
ると、そのリセット処理により内部レジスタの内容が失
われる。しかし、この内部レジスタにはそれまでに通信
に必要な外部装置への諸設定データが保持されているた
め、この諸設定データが失われることにより、通信は途
絶する。つまり、障害検出時のマイクロプロセッサのリ
セットからウォームスタート作業で内部レジスタの再設
定が行われるまでの間、データ通信は断となり、通信が
再開できるのはこのウォームスタート作業が終了した後
となってしまう。
【0006】本発明はかかる問題点に鑑みてなされたも
のであり、内部にレジスタ機能をマイクロプロセッサを
用いた装置において、ウォームスタート時などにも内部
レジスタの内容を保護できるようにすることを目的とす
る。
のであり、内部にレジスタ機能をマイクロプロセッサを
用いた装置において、ウォームスタート時などにも内部
レジスタの内容を保護できるようにすることを目的とす
る。
【0007】
【課題を解決するための手段】図1は本発明に係る原理
説明図である。図中、10はマイクロプロセッサであ
り、プロセッサ11と、このプロセッサ11から内部バ
スを介して制御データを設定できる内部レジスタ12を
備える。13は外部レジスタであり、プロセッサ11か
らの指示〔例えば外部レジスタチップ選択(CS)信
号〕により内部レジスタ12の制御データを転記し、さ
らにその制御データを外部装置に送出して外部装置を制
御できるようになっている。
説明図である。図中、10はマイクロプロセッサであ
り、プロセッサ11と、このプロセッサ11から内部バ
スを介して制御データを設定できる内部レジスタ12を
備える。13は外部レジスタであり、プロセッサ11か
らの指示〔例えば外部レジスタチップ選択(CS)信
号〕により内部レジスタ12の制御データを転記し、さ
らにその制御データを外部装置に送出して外部装置を制
御できるようになっている。
【0008】上述の課題を解決するために、本発明に係
るマイクロプロセッサのレジスタ内容の保護回路は、外
部装置への制御信号を保持する内部レジスタ12を内蔵
するマイクロプロセッサに対しその外部に外部レジスタ
13を設け、内部レジスタ12へのデータ書込み時に内
部レジスタ12の内容を外部レジスタ13に転記し、外
部装置に対しては外部レジスタ13を介して制御信号を
送出するように構成したものである。
るマイクロプロセッサのレジスタ内容の保護回路は、外
部装置への制御信号を保持する内部レジスタ12を内蔵
するマイクロプロセッサに対しその外部に外部レジスタ
13を設け、内部レジスタ12へのデータ書込み時に内
部レジスタ12の内容を外部レジスタ13に転記し、外
部装置に対しては外部レジスタ13を介して制御信号を
送出するように構成したものである。
【0009】
【作用】本発明装置では、内部レジスタ12に設定され
た制御データが、マイクロコンピュータ10の外部に設
けた外部レジスタ13に再度書き込まれ、この外部レジ
スタ13を介して外部装置の制御を行うようになってい
る。
た制御データが、マイクロコンピュータ10の外部に設
けた外部レジスタ13に再度書き込まれ、この外部レジ
スタ13を介して外部装置の制御を行うようになってい
る。
【0010】したがって、ファームウェアの障害検出な
どによりマイクロプロセッサ10にリセットがかけられ
た場合、内部レジスタ12もリセットされてその制御デ
ータが失われるが、それと同一内容の制御データが外部
レジスタに保持されていてこちらの内容はマイクロプロ
セッサ10のリセット時にも失われることはなく保護さ
れる。したがって、この外部レジスタ13の制御データ
を用いて外部装置を制御すれば、マイクロプロセッサ1
0のウォームスタート処理作業中でも外部装置の制御を
継続することができる。
どによりマイクロプロセッサ10にリセットがかけられ
た場合、内部レジスタ12もリセットされてその制御デ
ータが失われるが、それと同一内容の制御データが外部
レジスタに保持されていてこちらの内容はマイクロプロ
セッサ10のリセット時にも失われることはなく保護さ
れる。したがって、この外部レジスタ13の制御データ
を用いて外部装置を制御すれば、マイクロプロセッサ1
0のウォームスタート処理作業中でも外部装置の制御を
継続することができる。
【0011】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2には本発明の一実施例としてのマイクロプロ
セッサのレジスタ内容の保護回路が示される。この実施
例はデータ通信装置内に搭載された場合のものである。
図2において、マイクロプロセッサ7はワンチップ構成
のものであり、コアプロセッサ1、このコアプロセッサ
1と内部バスで接続された内部レジスタ2を含み、この
内部レジスタ2は装置間の通信データの速度を制御デー
タとして設定するレジスタである。
する。図2には本発明の一実施例としてのマイクロプロ
セッサのレジスタ内容の保護回路が示される。この実施
例はデータ通信装置内に搭載された場合のものである。
図2において、マイクロプロセッサ7はワンチップ構成
のものであり、コアプロセッサ1、このコアプロセッサ
1と内部バスで接続された内部レジスタ2を含み、この
内部レジスタ2は装置間の通信データの速度を制御デー
タとして設定するレジスタである。
【0012】マイクロプロセッサ7の外部にはフリップ
フロップからなる外部レジスタ3が設けられ、この外部
レジスタ3には内部レジスタ2の内容がデータ入力され
ており、コアプロセッサ1から外部レジスタCS信号線
4を介して外部レジスタCS信号をクロック端子に受信
することにより、データ入力されている内部レジスタ2
の内容を内部に取り込み保持するようになっている。6
はセレクタであり、A、B、C、Dの4種類の通信速度
のクロック信号が4つの入力端子6にそれぞれ入力さ
れ、外部レジスタ3からの制御データに応じてこのA、
B、C、Dのクロック信号のうちの一つを選択して外部
装置に出力するものである。
フロップからなる外部レジスタ3が設けられ、この外部
レジスタ3には内部レジスタ2の内容がデータ入力され
ており、コアプロセッサ1から外部レジスタCS信号線
4を介して外部レジスタCS信号をクロック端子に受信
することにより、データ入力されている内部レジスタ2
の内容を内部に取り込み保持するようになっている。6
はセレクタであり、A、B、C、Dの4種類の通信速度
のクロック信号が4つの入力端子6にそれぞれ入力さ
れ、外部レジスタ3からの制御データに応じてこのA、
B、C、Dのクロック信号のうちの一つを選択して外部
装置に出力するものである。
【0013】この実施例装置の動作を以下に説明する。
まず、コアプロセッサ1が選択した通信速度を指示する
データが、コアプロセッサ1から内部バスを介して内部
レジスタ2に書き込まれる。この書込みの後に、コアプ
ロセッサ11から外部レジスタCS信号を内部バスと外
部レジスタCS信号線4を介して外部レジスタ3に送出
し、それにより内部レジスタ2に書き込んだ内容をさら
に外部レジスタ3に転記する。この外部レジスタ3に書
き込まれたデータに応じてセレクタ5はA、B、C、D
の各種速度のクロック信号のうちの一つを選択し、外部
装置に出力する。外部装置はその選択されたクロック信
号を用いてハードウェアの制御を行う。
まず、コアプロセッサ1が選択した通信速度を指示する
データが、コアプロセッサ1から内部バスを介して内部
レジスタ2に書き込まれる。この書込みの後に、コアプ
ロセッサ11から外部レジスタCS信号を内部バスと外
部レジスタCS信号線4を介して外部レジスタ3に送出
し、それにより内部レジスタ2に書き込んだ内容をさら
に外部レジスタ3に転記する。この外部レジスタ3に書
き込まれたデータに応じてセレクタ5はA、B、C、D
の各種速度のクロック信号のうちの一つを選択し、外部
装置に出力する。外部装置はその選択されたクロック信
号を用いてハードウェアの制御を行う。
【0014】なお、内部レジスタ2の内容が一旦設定さ
れた後に他のものに書き換えられた場合にも、上述同様
にしてその書き換えられた内容が外部レジスタ3に転記
される。
れた後に他のものに書き換えられた場合にも、上述同様
にしてその書き換えられた内容が外部レジスタ3に転記
される。
【0015】ここで、ファームウェアの障害などにより
ウォームスタートによるマイクロプロセッサ7のリセッ
トが必要となった場合、今までの通信速度データが書き
込まれていた内部レジスタ2は一旦リセットされてその
内容は失われるが、外部装置への通信速度設定は外部レ
ジスタ3によって行われていて、この外部レジスタ3は
マイクロプロセッサ7のリセット時にもリセットされる
ことはないので、結局、内部レジスタ2の内容が外部レ
ジスタ3において保護されることになる。これにより、
マイクロプロセッサ7のウォームスタート中も、外部装
置は外部レジスタ3の設定内容に従って制御を継続でき
るから、それまで連続して行われていた通信が、障害検
出時のマイクロプロセッサのウォームスタート処理等に
より中断されることを回避できる。
ウォームスタートによるマイクロプロセッサ7のリセッ
トが必要となった場合、今までの通信速度データが書き
込まれていた内部レジスタ2は一旦リセットされてその
内容は失われるが、外部装置への通信速度設定は外部レ
ジスタ3によって行われていて、この外部レジスタ3は
マイクロプロセッサ7のリセット時にもリセットされる
ことはないので、結局、内部レジスタ2の内容が外部レ
ジスタ3において保護されることになる。これにより、
マイクロプロセッサ7のウォームスタート中も、外部装
置は外部レジスタ3の設定内容に従って制御を継続でき
るから、それまで連続して行われていた通信が、障害検
出時のマイクロプロセッサのウォームスタート処理等に
より中断されることを回避できる。
【0016】なお、従来行われていたウォームスタート
時の内部レジスタ2の内容の再設定は、本発明では外部
レジスタ3において従前の内部レジスタの内容が保護さ
れているので、省略してもよい。その場合には、ウォー
ムスタート後において内部レジスタ2の内容を新しいも
のに書き換えるときに内部レジスタへのデータ設定を行
い、その書き換えた内容を外部レジスタに転記するよう
にする。
時の内部レジスタ2の内容の再設定は、本発明では外部
レジスタ3において従前の内部レジスタの内容が保護さ
れているので、省略してもよい。その場合には、ウォー
ムスタート後において内部レジスタ2の内容を新しいも
のに書き換えるときに内部レジスタへのデータ設定を行
い、その書き換えた内容を外部レジスタに転記するよう
にする。
【0017】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、外部レジスタ
3を用いて通信速度を設定する場合について述べたが、
本発明はもちろんこれに限られるものではなく、種々の
制御データ、例えば使用する回線種別の設定などを外部
レジスタ3で行うものであってもよい。
が可能である。例えば上述の実施例では、外部レジスタ
3を用いて通信速度を設定する場合について述べたが、
本発明はもちろんこれに限られるものではなく、種々の
制御データ、例えば使用する回線種別の設定などを外部
レジスタ3で行うものであってもよい。
【0018】
【発明の効果】以上に説明したように、本発明によれ
ば、内部にレジスタ機能を持つマイクロプロセッサを用
いた装置において、ファームウェアの障害検出時などに
よるウォームスタート等に対しても、マイクロプロセッ
サのリッセト処理により内部レジスタがリセットされて
も、その内部レジスタの設定内容は外部レジスタにおい
てリセット処理中も保護される。
ば、内部にレジスタ機能を持つマイクロプロセッサを用
いた装置において、ファームウェアの障害検出時などに
よるウォームスタート等に対しても、マイクロプロセッ
サのリッセト処理により内部レジスタがリセットされて
も、その内部レジスタの設定内容は外部レジスタにおい
てリセット処理中も保護される。
【0019】したがって、本発明を例えば通信制御装置
に適用した場合、マイクロプロセッサのウォームスター
ト作業に対してもそれまでの通信が途絶されることを回
避でき、データ通信の信頼性向上に寄与するところが大
きい。
に適用した場合、マイクロプロセッサのウォームスター
ト作業に対してもそれまでの通信が途絶されることを回
避でき、データ通信の信頼性向上に寄与するところが大
きい。
【図1】本発明に係る原理説明図である。
【図2】本発明の一実施例としてのマイクロプロセッサ
のレジスタ内容の保護回路を示す図である。
のレジスタ内容の保護回路を示す図である。
1 コアプロセッサ 2 内部レジスタ 3 外部レジスタ 4 外部レジスタCS信号線 5 セレクタ 6 入力端子
Claims (1)
- 【請求項1】 外部装置への制御信号を保持する内部レ
ジスタを内蔵するマイクロプロセッサに対しその外部に
外部レジスタを設け、該内部レジスタへのデータ書込み
時に該内部レジスタの内容を該外部レジスタに転記し、
該外部装置に対しては該外部レジスタを介して制御信号
を送出するように構成されたマイクロプロセッサのレジ
スタ内容の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260121A JPH08123780A (ja) | 1994-10-25 | 1994-10-25 | マイクロプロセッサのレジスタ内容の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260121A JPH08123780A (ja) | 1994-10-25 | 1994-10-25 | マイクロプロセッサのレジスタ内容の保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08123780A true JPH08123780A (ja) | 1996-05-17 |
Family
ID=17343585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260121A Withdrawn JPH08123780A (ja) | 1994-10-25 | 1994-10-25 | マイクロプロセッサのレジスタ内容の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08123780A (ja) |
-
1994
- 1994-10-25 JP JP6260121A patent/JPH08123780A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| JPH01277928A (ja) | 印刷装置 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH08123780A (ja) | マイクロプロセッサのレジスタ内容の保護回路 | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JPH056310A (ja) | 電子装置 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPS58101360A (ja) | デ−タ処理装置 | |
| JPS615363A (ja) | 共有メモリの制御装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JPH01205312A (ja) | バス変換装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| RU1807495C (ru) | Устройство дл сопр жени процессоров | |
| JPS56168254A (en) | Advance control system for input/output control unit | |
| JPH0256662A (ja) | メモリ保護方式 | |
| JPS5663652A (en) | Information processing unit | |
| JPH0347536B2 (ja) | ||
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPH03147046A (ja) | データ処理装置 | |
| JPH0459820B2 (ja) | ||
| JPH08161253A (ja) | Dma制御方法およびdma制御装置 | |
| JPH0514290B2 (ja) | ||
| JPH0238970B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |