JPH0811054Y2 - Ｄｃ―ｄｃコンバータの並列運転回路 - Google Patents
Ｄｃ―ｄｃコンバータの並列運転回路Info
- Publication number
- JPH0811054Y2 JPH0811054Y2 JP9997089U JP9997089U JPH0811054Y2 JP H0811054 Y2 JPH0811054 Y2 JP H0811054Y2 JP 9997089 U JP9997089 U JP 9997089U JP 9997089 U JP9997089 U JP 9997089U JP H0811054 Y2 JPH0811054 Y2 JP H0811054Y2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- error signal
- parallel operation
- parallel
- operation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 （考案の技術分野） 本考案はDC−DCコンバータを複数台並列運転する並列
運転回路に係り、特に各コンバータの負荷電流を均一に
分担せしめるのに好適な強制分担回路に関するものであ
る。
運転回路に係り、特に各コンバータの負荷電流を均一に
分担せしめるのに好適な強制分担回路に関するものであ
る。
（従来技術とその問題点） 第１図はこの種の従来回路図で図中INは入力直流電
源、Z1、Z2は配線インピーダンス、或いはダイオード、
ヒューズ、保護素子等のインピーダンス素子、Ａ、Ｂは
第１及び第２のDC−DCコンバータでその出力側は夫々オ
アダイオード（逆流阻止用ダイオード）を介して並列接
続されて負荷RLに給電する。なお、各コンバータＡ及び
Ｂはトランスを介して１次側にトランジスタ、FET等の
主スイッチ素子が接続され、２次側には整流回路等が接
続されて主回路を構成している。又、コンバータの出力
電圧、電流を制御するために主スイッチ素子の制御部を
有している。因みに制御部はセンサ端子Ｓからの信号を
受けて誤差信号を発生する誤差信号発生回路AMP1とこの
誤差信号を１次側に伝達するホトカプラー及びその受光
部AMP2等より構成されている。
源、Z1、Z2は配線インピーダンス、或いはダイオード、
ヒューズ、保護素子等のインピーダンス素子、Ａ、Ｂは
第１及び第２のDC−DCコンバータでその出力側は夫々オ
アダイオード（逆流阻止用ダイオード）を介して並列接
続されて負荷RLに給電する。なお、各コンバータＡ及び
Ｂはトランスを介して１次側にトランジスタ、FET等の
主スイッチ素子が接続され、２次側には整流回路等が接
続されて主回路を構成している。又、コンバータの出力
電圧、電流を制御するために主スイッチ素子の制御部を
有している。因みに制御部はセンサ端子Ｓからの信号を
受けて誤差信号を発生する誤差信号発生回路AMP1とこの
誤差信号を１次側に伝達するホトカプラー及びその受光
部AMP2等より構成されている。
第２図は誤差信号発生回路AMP1の一例（電圧検出）を
示し、センサ端子よな抵抗R1、R2を介して出力電圧を検
出しこれを差動増巾器OPの一方に入力し基準電圧VFと比
較することにより誤差出力信号を得、これを発光素子LD
を介して受光部AMP2に伝達する。又、第３図は受光部AM
P2の要部回路の１例を示すものでこの場合コンバータ
Ａ、及びＢの誤差信号を等しくするために受光部AMP2及
びAMP2′は共通接続されている。即ち第３図において誤
差信号ラインＳを接続し、夫々信号ラインＳと直流電源
INの（−）端間に受光素子LT、LT′及び抵抗Ra、Ra′を
直接接続し、該抵抗Ra、Ra′の両端より誤差信号をSa、
Sa′を得るように構成されている。然し乍ら係る構成で
は入力直流の（−）側にインピーダンス素子Z1、Z2が挿
入されているために主回路電流が流れることによりイン
ピーダンス素子Z1、Z2の抵抗分により入力電流に比例し
たインピーダンス素子の両端の電圧降下が誤差信号に含
まれ、正確にそれぞれの誤差信号Sa、Sa′を揃える事が
困難であるという欠点があった。
示し、センサ端子よな抵抗R1、R2を介して出力電圧を検
出しこれを差動増巾器OPの一方に入力し基準電圧VFと比
較することにより誤差出力信号を得、これを発光素子LD
を介して受光部AMP2に伝達する。又、第３図は受光部AM
P2の要部回路の１例を示すものでこの場合コンバータ
Ａ、及びＢの誤差信号を等しくするために受光部AMP2及
びAMP2′は共通接続されている。即ち第３図において誤
差信号ラインＳを接続し、夫々信号ラインＳと直流電源
INの（−）端間に受光素子LT、LT′及び抵抗Ra、Ra′を
直接接続し、該抵抗Ra、Ra′の両端より誤差信号をSa、
Sa′を得るように構成されている。然し乍ら係る構成で
は入力直流の（−）側にインピーダンス素子Z1、Z2が挿
入されているために主回路電流が流れることによりイン
ピーダンス素子Z1、Z2の抵抗分により入力電流に比例し
たインピーダンス素子の両端の電圧降下が誤差信号に含
まれ、正確にそれぞれの誤差信号Sa、Sa′を揃える事が
困難であるという欠点があった。
（考案の目的） 本考案は誤差信号の不揃いをなくすことにより複数台
のDC−DCコンバータの並列運転において負荷電流の不均
衡をなくし、効率の良い運用を行なう並列運転回路の提
供を目的とするものである。
のDC−DCコンバータの並列運転において負荷電流の不均
衡をなくし、効率の良い運用を行なう並列運転回路の提
供を目的とするものである。
（考案の構成及び作用） 本考案は、共通の入力直流電源（IN）と複数個のDC−
DCコンバータ（Ａ、Ｂ）とを並列接続して共通の負荷
（RL）に給電するDC−DCコンバータの並列運転回路にお
いて、 前記直流電源と各DC−DCコンバータとの間にはそれぞ
れにインピーダンス素子（Z1、Z2）が直列に接続されて
おり、 各DC−DCコンバータは、出力電圧と基準電圧とを比較
して誤差信号を発生する誤差信号発生回路（AMP1、AM
P1′）と、前記誤差信号をトランスの１次側に伝達する
ホトカプラーを備え、 該ホトカプラーの各受光素子（LT、LT′）は互いに直
接に並列接続されるとともに、 該各受光素子の各出力端は、増幅用トランジスタ
（Q1、Q1′）及び誤差信号検出用抵抗（Ra、Ra′）を介
して前記直流電源に接続された、 ことを特徴とするものである。
DCコンバータ（Ａ、Ｂ）とを並列接続して共通の負荷
（RL）に給電するDC−DCコンバータの並列運転回路にお
いて、 前記直流電源と各DC−DCコンバータとの間にはそれぞ
れにインピーダンス素子（Z1、Z2）が直列に接続されて
おり、 各DC−DCコンバータは、出力電圧と基準電圧とを比較
して誤差信号を発生する誤差信号発生回路（AMP1、AM
P1′）と、前記誤差信号をトランスの１次側に伝達する
ホトカプラーを備え、 該ホトカプラーの各受光素子（LT、LT′）は互いに直
接に並列接続されるとともに、 該各受光素子の各出力端は、増幅用トランジスタ
（Q1、Q1′）及び誤差信号検出用抵抗（Ra、Ra′）を介
して前記直流電源に接続された、 ことを特徴とするものである。
第４図は本考案に適用する受光部の一実施例回路図で
従来例と同一符号は同等部分を示す。
従来例と同一符号は同等部分を示す。
本考案は従来例と対比して明確なように受光素子LT、
LT′を並列接続し、該受光素子LT、LT′の出力端を増巾
用トランジスタQ1、Q1′及び抵抗Ra、Ra′を介して電源
（−）側に接続している。なお、図中R3、R4及びDZは電
源INからの受光部電源形成用抵抗及び定電圧ダイオード
ある。この構成によればトランジスタQ1、Q1′には、第
１および第２のDC−DCコンバータの誤差信号（端子
間）の電圧により決まる一定の電流が供給され、それぞ
れの、′′端子は接続されているので、お互い
に等しい電流を供給する。第１のDC−DCコンバータの誤
差信号は抵抗Raに電流を供給し、抵抗Raの両端には誤差
信号Saが発生する。同様に第２のDC−DCコンバータの誤
差信号は抵抗Ra′に電流を供給し、抵抗Ra′の両端には
抵抗Raの両端の電位と等しい電圧Sa′が発生する。
LT′を並列接続し、該受光素子LT、LT′の出力端を増巾
用トランジスタQ1、Q1′及び抵抗Ra、Ra′を介して電源
（−）側に接続している。なお、図中R3、R4及びDZは電
源INからの受光部電源形成用抵抗及び定電圧ダイオード
ある。この構成によればトランジスタQ1、Q1′には、第
１および第２のDC−DCコンバータの誤差信号（端子
間）の電圧により決まる一定の電流が供給され、それぞ
れの、′′端子は接続されているので、お互い
に等しい電流を供給する。第１のDC−DCコンバータの誤
差信号は抵抗Raに電流を供給し、抵抗Raの両端には誤差
信号Saが発生する。同様に第２のDC−DCコンバータの誤
差信号は抵抗Ra′に電流を供給し、抵抗Ra′の両端には
抵抗Raの両端の電位と等しい電圧Sa′が発生する。
この様な作用をするのでこの回路を、誤差信号に比例
した負荷電流を供給する電流モードのDC−DCコンバータ
に使用すれば、第１及び第２のDC−DCコンバータの負荷
電流を等しく分担させることができる。
した負荷電流を供給する電流モードのDC−DCコンバータ
に使用すれば、第１及び第２のDC−DCコンバータの負荷
電流を等しく分担させることができる。
（考案の効果） 以上の説明から明らかなように本考案によれば、複数
台のDC−DCコンバータの並列運転において、各々のDC−
DCコンバータの負荷電流を精度良く、均衡化できるの
で、特定のDC−DCコンバータの温度上昇や使用率の悪化
等がなく、信頼性の向上、長寿命化が計れると共に特に
正極が接地される通信用電源（−48V）に適用してその
効果は極めて大きい。
台のDC−DCコンバータの並列運転において、各々のDC−
DCコンバータの負荷電流を精度良く、均衡化できるの
で、特定のDC−DCコンバータの温度上昇や使用率の悪化
等がなく、信頼性の向上、長寿命化が計れると共に特に
正極が接地される通信用電源（−48V）に適用してその
効果は極めて大きい。
第１図、第２図、第３図は従来回路図、第４図は本考案
の一実施例回路図である。図中INは直流電源、Ａ、Ｂは
DC−DCコンバータ、RLは負荷、AMP1、AMP2は誤差信号発
生回路及び受光部、D1、D2はダイオード、LDは発光素
子、LT、LT′は受光素子、Q1、Q1′はトランジスタであ
る。
の一実施例回路図である。図中INは直流電源、Ａ、Ｂは
DC−DCコンバータ、RLは負荷、AMP1、AMP2は誤差信号発
生回路及び受光部、D1、D2はダイオード、LDは発光素
子、LT、LT′は受光素子、Q1、Q1′はトランジスタであ
る。
Claims (1)
- 【請求項１】共通の入力直流電源（IN）と複数個のDC−
DCコンバータ（Ａ、Ｂ）とを並列接続して共通の負荷
（RL）に給電するDC−DCコンバータの並列運転回路にお
いて、 前記直流電源と各DC−DCコンバータとの間にはそれぞれ
にインピーダンス素子（Z1、Z2）が直列に接続されてお
り、 各DC−DCコンバータは、 出力電圧と基準電圧とを比較して誤差信号を発生する誤
差信号発生回路（AMP1、AMP1′）と、 前記誤差信号をトランスの１次側に伝達するホトカプラ
ーと を備え、 該ホトカプラーの各受光素子（LT、LT′）は、互いに直
接に並列接続されるとともに、 該各受光素子の各出力端は、増幅用トランジスタ（Q1、
Q1′）及び誤差信号検出用抵抗（Ra、Ra′）を介して前
記直流電源に接続される、 ことを特徴とするDC−DCコンバータの並列運転回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9997089U JPH0811054Y2 (ja) | 1989-08-29 | 1989-08-29 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9997089U JPH0811054Y2 (ja) | 1989-08-29 | 1989-08-29 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0339343U JPH0339343U (ja) | 1991-04-16 |
| JPH0811054Y2 true JPH0811054Y2 (ja) | 1996-03-29 |
Family
ID=31648999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9997089U Expired - Lifetime JPH0811054Y2 (ja) | 1989-08-29 | 1989-08-29 | Ｄｃ―ｄｃコンバータの並列運転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0811054Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4585289B2 (ja) * | 2004-11-17 | 2010-11-24 | 株式会社アテックス | ベッド |
-
1989
- 1989-08-29 JP JP9997089U patent/JPH0811054Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0339343U (ja) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197464B1 (ko) | 승압 변환기 | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| JPH0811054Y2 (ja) | Ｄｃ―ｄｃコンバータの並列運転回路 | |
| JPH048163A (ja) | Ｄｃ‐ｄｃ変換器の出力電流の間接検出及び制御回路 | |
| JP3303010B2 (ja) | 誤差信号絶縁回路 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP3608315B2 (ja) | 直流コンバータ装置 | |
| KR100193637B1 (ko) | 인버터의 전류 제어 회로 | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| JP2596140Y2 (ja) | スイッチング電源装置 | |
| US5568372A (en) | Circuit for detecting negative output rails | |
| KR0174494B1 (ko) | 전류 감지와 전원 공급을 겸하는 게이트 구동회로 | |
| JPH066712Y2 (ja) | スイッチング電源 | |
| JPS5952580B2 (ja) | 電子スイッチ | |
| JPH04244778A (ja) | 過電流検出回路 | |
| JP3470481B2 (ja) | 電源回路 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JP2555686Y2 (ja) | スイッチング電源装置 | |
| JPS5922636Y2 (ja) | 電圧−電流変換回路 | |
| JPS5847046B2 (ja) | 信号絶縁回路 | |
| JP2004208433A (ja) | 電流バランス回路及びこれを備えた電源回路 | |
| JP3598890B2 (ja) | インバータ装置 | |
| JPH0631187Y2 (ja) | イグニッション回路 | |
| JPS6216070A (ja) | 直流定電流コンバ−タ | |
| JPS6230463Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |