JP3598890B2 - インバータ装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は電流検出器を備えたインバータ装置に関するものである。
【０００２】
【従来の技術】
図４はによる従来の電流検出回路を図４に示す（特開平１０―１２３１８４）。
図４において、第１のオペアンプＯＰ１の出力端子が第２のオペアンプＯＰ２の非反転入力端子に接続されているとともに、オペアンプＯＰ２の帰還回路には高耐圧のＰチャネルＭＯＳＦＥＴのゲート・ソースが直列に接続されている。また、オペアンプＯＰ１、ＯＰ２の駆動電源である正電源Ｖ＋の正極とＰチャネルＭＯＳＦＥＴのソースとの間には、抵抗Ｒ６が接続されている。なおＰチャネルＭＯＳＦＥＴのドレインとインバータの主回路直流電源の負極Ｎとの間には、前記同様に検出抵抗Ｒ７が接続されている。
次にこの回路の動作を説明する。インバータ装置の出力に接続されたシャント抵抗Ｒｓの電圧はオペアンプＯＰ１により増幅され、そのオペアンプ出力電圧Ｖ５がオペアンプＯＰ２に入力される。オペアンプＯＰ２はボルテージフォロワであるため、抵抗Ｒ６に印加される電圧Ｖ６が次の数式で示される一定値になるようにＰチャネルＭＯＳＦＥＴのゲート電圧を調整する。
Ｖ６＝Ｒ６×ｉ２＝（Ｖ＋）−Ｖ５
このとき、抵抗Ｒ７はＭＯＳＦＥＴを介して抵抗Ｒ６と直列に接続されているため、抵抗Ｒ７にも抵抗Ｒ６と同じ電流ｉ２が流れることとなり、その結果として相電流の検出電圧Ｖ４はＶ６と等しくなる。
つまりこの回路では相電流の検出電圧Ｖ４が、オペアンプＯＰ２によって以下の数式で示される一定値となるように調整されることとなり、このＶ４から逆算してＶ５が検出できることとなり、いいかえれば相電流が検出できることとなる。
Ｖ４（＝Ｖ６）＝Ｒ６×ｉ２＝（Ｖ＋）−Ｖ５
またＩＧＢＴトランジスタＴ１およびＴ２のスイッチング動作に伴って抵抗Ｒ６と抵抗Ｒ７との間に発生する高電圧を、ＰチャネルパワーＭＯＳＦＥＴのドレイン・ソース間電圧として吸収することで、高電圧側からの電圧信号Ｖ５についてのアナログ電圧信号伝送を実現している。
【０００３】
【発明が解決しようとする課題】
図４に示す従来例においては、高電圧側からのアナログ電圧信号伝送手段としてＰチャネルパワーＭＯＳＦＥＴを使用しているが、しかし６００Ｖ以上の高耐圧ＰチャネルパワーＭＯＳＦＥＴは、一般には存在しない状況となっている。従って図４による電流検出器は主回路直流電源電圧が低い場合にしか適用できないという問題、すなわち６００Ｖ以上の耐圧を必要とするインバータ装置においては適用できないという問題があった。
そこで本発明は電流を検出してその検出値を伝送する側と、伝送を受ける側との間に約６００Ｖ以上の耐圧を必要とするインバータ装置の電流検出器を提供することを目的とする。
【０００４】
上記問題を解決するため本発明は請求項１記載のように、半導体スイッチング素子を直列接続し前記直列接続部をインバータ装置の出力端子に接続した直列接続体と、前記直列接続体を直流電源の正負極間に２個以上並列接続してなるインバータ装置において、前記直列接続体の接続部とインバータ装置の出力端子との間に挿入接続された第１の抵抗と、前記出力端子電位側に第２の抵抗を介してドレイン端子を接続し前記直流電源の負極電位側に第３の抵抗を介してソース端子を接続したＮチャネルパワーＭＯＳＦＥＴと、１次側を前記出力端子電位側に接続し２次側を前記直流電源の負極電位側に接続したフォトカプラと、前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記第２の抵抗の前記ＮチャネルパワーＭＯＳＦＥＴドレイン側電圧を制御する制御手段と、前記第３の抵抗の端子間電圧に基づいて前記第１の抵抗を流れる電流検出手段とを備えたものである。
また、請求項２記載のように、半導体スイッチング素子を直列接続し前記直列接続部をインバータ装置の出力端子に接続した直列接続体と、前記直列接続体を直流電源の正負極間に２個以上並列接続してなるインバータ装置において、前記直流電源の正極側と前記直列接続体との間に挿入接続された第１の抵抗と、前記直流電源の正極電位側に第２の抵抗を介してドレイン端子を接続し前記直流電源の負極電位側に第３の抵抗を介してソース端子を接続したＮチャネルパワーＭＯＳＦＥＴと、１次側を前記直流電源の正極電位側に接続し２次側を前記直流電源の負極電位側に接続したフォトカプラと、前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記第２の抵抗の前記ＮチャネルパワーＭＯＳＦＥＴドレイン側電圧を制御する制御手段と、前記第３の抵抗の端子間電圧に基づいて前記第１の抵抗を流れる電流検出手段とを備えたものである。
また請求項３記載のように、前記制御手段は、前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記ＮチャネルパワーＭＯＳＦＥＴのドレイン電流を制御することを特徴とするものである。
また請求項４記載のように、前記ＮチャネルパワーＭＯＳＦＥＴをＮチャネルＩＧＢＴトランジスタまたはＮＰＮトランジスタに置き換えたものである。
【０００５】
次に本発明の作用を説明する。請求項１記載の構成において、インバータ装置の出力電流は第１の抵抗を流れることとなるが、第１の抵抗の端子間にはこの出力電流値に比例した端子間電圧が発生する。そしてこの第１の抵抗は、出力電流による第１の抵抗損失を押さえるためにその抵抗値は小さく設定されており、従って前記第１の抵抗の端子間電圧も小さい値となっている。そこでこの端子間電圧は演算増幅器により、前記出力電流に比例した値として電圧増幅される。前記制御装置は、この電圧増幅された演算増幅器出力を入力電圧としＮチャネルパワーＭＯＳＦＥＴのドレイン端子電圧と比較する。そして入力電圧値の方が高い場合には、フォトカプラを介してＮチャネルパワーＭＯＳＦＥＴゲート駆動回路に対し、ゲート電圧を下げるように指令する。この指令によってゲート電圧は下げられ、ＮチャネルパワーＭＯＳＦＥＴのチャネル抵抗は増大し、前記直流電源の正極側から第２の抵抗、ＮチャネルパワーＭＯＳＦＥＴ、第３の抵抗へと流れる電流が減少し、その結果としてＮチャネルパワーＭＯＳＦＥＴのドレイン電圧値は制御装置の入力電圧と等しくなるまで高くなっていく。この逆に入力電圧値の方が低い場合には、前記制御装置はフォトカプラを介してＮチャネルパワーＭＯＳＦＥＴゲート駆動回路に対し、ゲート電圧を上げるように指令する。この指令によってゲート電圧は高くなり、ＮチャネルパワーＭＯＳＦＥＴのチャネル抵抗は減少し、前記直流電源の正極側から第２の抵抗、ＮチャネルパワーＭＯＳＦＥＴ、第３の抵抗へと流れる電流が増加し、その結果としてＮチャネルパワーＭＯＳＦＥＴのドレイン電圧値は制御装置の入力電圧と等しくなるまで下げられていく。
上記の作用により、制御装置の入力である演算増幅器出力と制御装置の出力であるＮチャネルパワーＭＯＳＦＥＴのドレイン電圧とは、常に一致するように調整されることとなる。
そして前記半導体スイッチング素子の直列接続体の接続部を基準電位とする基準電圧源の電圧をＶｒｅｆとし、演算増幅器出力電圧をＶ１、ＮチャネルパワーＭＯＳＦＥＴのドレイン電圧をＶ２、第３の抵抗の端子間電圧をＶ３とすると以下の式が成り立つ。
Ｖ３＝Ｖｒｅｆ−Ｖ２＝Ｖｒｅｆ−Ｖ１（なぜならばＶ２＝Ｖ１）
ここから
Ｖ１＝Ｖｒｅｆ−Ｖ３
となるので、第３の抵抗の端子間電圧であるＶ３から演算増幅器出力であるＶ１の値を、いいかえればインバータ装置の出力電流値を検出することができる。
請求項２記載の構成においては、検出対象としての電流がインバータ装置の出力端子を流れる電流ではなくて、直流電源の正極側から半導体スイッチング素子へと供給される電流である点が異なるのみである。従って電流検出の原理は請求項１記載の場合と同様である。
また請求項３記載の構成においては、ＮチャネルパワーＭＯＳＦＥＴをＮチャネルＩＧＢＴトランジスタもしくはＮＰＮトランジスタに置き換えたのみで、電流検出の原理は請求項１および請求項２記載の場合と同様である。
【０００６】
【発明の実施の形態】
以下、本発明の第１の実施例を図１に基づいて説明する。図１において、インバータのＵ相出力電流（以下これをＩｕとする）は抵抗２７を流れて外部負荷へと供給される。この電流により抵抗２７（以下、この抵抗値をＲ２７とする）の端子間にはＩｕに比例した電圧（Ｒ２７×Ｉｕ）が発生し、この電圧はオペアンプ２２により増幅される。このオペアンプ２２の出力電圧をＶ１とすると、Ｖ１は抵抗２８、２９、３０、３１（以下、この抵抗値をＲ２８、Ｒ２９、Ｒ３０、Ｒ３１とし、かつＲ２８＝Ｒ２９、Ｒ３０＝Ｒ３１とする）および基準電圧２６（以下、この電圧値をＶｒｅｆ１とする）から、次の式のようになる。
Ｖ１＝（Ｒ２７×Ｉｕ）×（Ｒ３０／Ｒ２８）＋Ｖｒｅｆ１
このＶ１を、制御装置としてのコンパレータ２３はＮチャネルパワーＭＯＳＦＥＴ３６のドレイン電圧（以下、これをＶ２とする）と比較する。ここでドレイン電圧値の方が低ければ、コンパレータ２３はオフ出力となるのでフォトカプラ２４の順電流はなくなり、これによりフォトカプラ２４の２次側であり、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート駆動回路でもある２４（ｂ）の出力側トランジスタがオンし、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート電圧が下げられることとなる。この結果ＮチャネルパワーＭＯＳＦＥＴ３６のチャネル抵抗は増大し、ＮチャネルパワーＭＯＳＦＥＴ３６を流れるドレイン電流（以下、これをＩｄとする）は減少していくことになる。従って、抵抗３３（以下、この抵抗値をＲ３３とする）と基準電圧２１（以下、この電圧値をＶｒｅｆ２とする）とにより以下の式で表されるＮチャネルパワーＭＯＳＦＥＴのドレイン電圧Ｖ２は増加していくこととなる。
Ｖ２＝Ｖｒｅｆ２−Ｉｄ×Ｒ３３
こうしてドレイン電圧Ｖ２とオペアンプ２２の出力電圧Ｖ１とが等しくなるまで前記の動作は継続することとなる。
【０００７】
また逆にドレイン電圧値の方が高ければ、制御装置としてのコンパレータ２３はオン出力となってフォトカプラ２４に順電流を供給し、これによりフォトカプラ２４の２次側であり、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート駆動回路でもある２４（ａ）の出力側トランジスタがオンし、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート電圧が上昇することとなる。この結果ＮチャネルパワーＭＯＳＦＥＴ３６のチャネル抵抗は減少し、ＮチャネルパワーＭＯＳＦＥＴ３６を流れるドレイン電流は増大していくことになる。従って、ＮチャネルパワーＭＯＳＦＥＴ３６のドレイン電圧Ｖ２は減少していくこととなる。こうしてドレイン電圧Ｖ２とオペアンプ２２の出力電圧Ｖ１とが等しくなるまで前記の動作は継続することとなる。以上説明した作用により、ドレイン電圧Ｖ２とオペアンプ２２の出力電圧Ｖ１とは常に等しくなるようコンパレータ２３によって調整されることとなる。
ここで、抵抗３４（以下、この抵抗値をＲ３４とする）の端子間電圧Ｖ３は以下の式により表される。
Ｖ３＝Ｉｄ×Ｒ３４
また、さらにＲ３４＝Ｒ３３とすれば、
Ｖ１＝Ｖ２＝Ｖｒｅｆ２−Ｉｄ×Ｒ３３＝Ｖｒｅｆ２−Ｉｄ×Ｒ３４＝Ｖｒｅｆ２−Ｖ３
となり、Ｖｒｅｆ２は既知であることから、Ｖ３を検出できればそこからＶ１（いいかえればＵ相出力電流）を上記の式により検出できることとなる。
【０００８】
次に本発明の第２の実施例を図２に基づいて説明する。図２において、インバータの正極側直流母線電流（以下これをＩｐとする）は抵抗２７を流れ、ＩＧＢＴトランジスタ９〜１１を介して外部負荷へと供給される。この電流により抵抗２７（以下、この抵抗値をＲ２７とする）の端子間にはＩｐに比例した電圧（Ｒ２７×Ｉｐ）が発生し、この電圧はオペアンプ２２により増幅される。このオペアンプ２２の出力電圧をＶ１とすると、Ｖ１は抵抗２８、２９、３０、３１（以下、この抵抗値をＲ２８、Ｒ２９、Ｒ３０、Ｒ３１とし、かつＲ２８＝Ｒ２９、Ｒ３０＝Ｒ３１とする）および基準電圧２６（以下、この電圧値をＶｒｅｆ１とする）から、次の式のようになる。
Ｖ１＝（Ｒ２７×Ｉｐ）×（Ｒ３０／Ｒ２８）＋Ｖｒｅｆ１
このＶ１を、制御装置としてのオペアンプ３７はＮチャネルパワーＭＯＳＦＥＴ３６のドレイン電圧（以下、これをＶ２とする）と比較する。ここでドレイン電圧値の方が低ければ、オペアンプ３７の出力電圧が下がるのでフォトカプラ２４の順電流はなくなり、これによりフォトカプラ２４の出力側トランジスタがオフし、オペアンプ３８への＋側入力電圧が下がることとなる。この結果、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート駆動回路であるオペアンプ３８の出力電圧（いいかえれば、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート電圧）が下がることとなり、ＮチャネルパワーＭＯＳＦＥＴ３６のチャネル抵抗は増大し、ＮチャネルパワーＭＯＳＦＥＴ３６を流れるドレイン電流は減少していくこととなる。従って、ＮチャネルパワーＭＯＳＦＥＴ３６のドレイン電圧Ｖ２は増加していくこととなり、ドレイン電圧Ｖ２とオペアンプ２２の出力電圧Ｖ１とが等しくなるまで前記の動作は継続することとなる。
また逆にドレイン電圧値の方が高ければ、制御装置としてのオペアンプ３７の出力電圧が増加してフォトカプラ２４の順電流が発生し、これによりフォトカプラ２４の出力側トランジスタがオンし、オペアンプ３８の＋側入力電圧は上昇することとなる。この結果、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート駆動回路であるオペアンプ３８の出力電圧（いいかえれば、ＮチャネルパワーＭＯＳＦＥＴ３６のゲート電圧）が上昇することとなり、ＮチャネルパワーＭＯＳＦＥＴ３６のチャネル抵抗は減少し、ＮチャネルパワーＭＯＳＦＥＴを流れるドレイン電流（以下、これをＩｄとする）は増加していくこととなる。従って、ＮチャネルパワーＭＯＳＦＥＴ３６のドレイン電圧Ｖ２は減少していくこととなり、ドレイン電圧Ｖ２とオペアンプ２２の出力電圧Ｖ１とが等しくなるまで前記の動作は継続することとなる。こうして制御装置であるオペアンプ３７によりＶ１とＶ２とは等しくなるよう調整されることとなる。
ここで、抵抗３４（以下、この抵抗値をＲ３４とする）の端子間電圧Ｖ３は以下の式により表される。
Ｖ３＝Ｉｄ×Ｒ３４
また、さらにＲ３４＝Ｒ３３とし、Ｒ４５の抵抗値を小さな値とすれば
Ｖ１≒Ｖ２＝Ｖｒｅｆ２−Ｉｄ×Ｒ３３＝Ｖｒｅｆ２−Ｉｄ×Ｒ３４＝Ｖｒｅｆ２−Ｖ３
となり、Ｖｒｅｆ２は既知であることから、Ｖ３を検出できればそこからＶ１（いいかえれば正極側直流母線電流Ｉｐ）を上記の式により検出できることとなる。
次に本発明の第３の実施例を図３に示す。
図３は、図１における本発明の第１の実施例に対しＮチャネルパワーＭＯＳＦＥＴをＮＰＮトランジスタに置き換えたのみの構成となっている。この場合におけるインバータ装置のＵ相出力電流の検出原理は、前記第１の実施例によるものと同じである。
【０００９】
【発明の効果】
以上述べたように本発明によれば、高電圧側からのアナログ電圧信号伝送手段としてＮチャネルパワーＭＯＳＦＥＴを使用して構成することができるため、電流を検出してその検出値を伝送する側と、伝送を受ける側との間に約６００Ｖ以上の耐圧を必要とするインバータ装置においてさえも、電流検出器として構成できるという効果がある。
インバータ装置をパスポートサイズ程に小型化する際に本発明は特に有効となる。このサイズのインバータ装置においては、インバータの構成部品一つについても厳選される。例えば電流検出器としてホール素子を用いたものは大きさ等の面で適用できない。しかし本発明によればこのサイズでも約６００Ｖ以上の耐圧を有しかつ電流検出器を備えたインバータ装置を実現でき、しかも安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるインバータ装置の電流検出器の構成図を示したもの
【図２】本発明の第２の実施例におけるインバータ装置の電流検出器の構成図を示したもの
【図３】本発明の第３の実施例におけるインバータ装置の電流検出器の構成図を示したもの
【図４】従来例におけるインバータ装置の電流検出器の構成図を示したもの
【符号の説明】
１ 商用交流電源
２、３、４、５、６、７ 整流用ダイオード
８ 直流電源
９、１０、１１、１２、１３、１４ ＩＧＢＴトランジスタ
１５、１６、１７、１８、１９、２０ 還流ダイオード
２１、２６ 基準電源
２２、３７、３８ オペアンプ
２３ コンパレータ
２４ フォトカプラ
２４（ａ）、２４（ｂ） フォトカプラの２次側出力トランジスタ
２５ ダイオード
２７、２８、２９、３０、３１、３２、３３、３４、３５、４５ 抵抗
３６ ＮチャネルパワーＭＯＳＦＥＴ
３９ 抵抗
４０ ＮＰＮトランジスタ
４１、４２、４３ 電流検出器
Ｕ インバータ装置のＵ相出力端子
Ｖ インバータ装置のＶ相出力端子
Ｗ インバータ装置のＷ相出力端子
Ｔ１、Ｔ２ ＩＧＢＴトランジスタ
Ｔ４、Ｔ５、Ｔ６ ＭＯＳＦＥＴ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７ 抵抗
Ｒｓ シャント抵抗
ＧＤＵ１、ＧＤＵ２ ゲート駆動回路
ＯＰ１、ＯＰ２ オペアンプ
１０１ 反転ゲート
１０２、１０３ 制御電源

Claims (4)

1. 半導体スイッチング素子を直列接続し前記直列接続部をインバータ装置の出力端子に接続した直列接続体と、前記直列接続体を直流電源の正負極間に２個以上並列接続してなるインバータ装置において、
   前記直列接続体の接続部とインバータ装置の出力端子との間に挿入接続された第１の抵抗と、
   前記出力端子電位側に第２の抵抗を介してドレイン端子を接続し、前記直流電源の負極電位側に第３の抵抗を介してソース端子を接続したＮチャネルパワーＭＯＳＦＥＴと、
   １次側を前記出力端子電位側に接続し、２次側を前記直流電源の負極電位側に接続したフォトカプラと、
   前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記第２の抵抗の前記ＮチャネルパワーＭＯＳＦＥＴドレイン側電圧を制御する制御手段と、
   前記第３の抵抗の端子間電圧に基づいて前記第１の抵抗を流れる電流検出手段を備えたことを特徴とするインバータ装置。
2. 半導体スイッチング素子を直列接続し前記直列接続部をインバータ装置の出力端子に接続した直列接続体と、前記直列接続体を直流電源の正負極間に２個以上並列接続してなるインバータ装置において、
   前記直流電源の正極側と前記直列接続体との間に挿入接続された第１の抵抗と、
   前記直流電源の正極電位側に第２の抵抗を介してドレイン端子を接続し、前記直流電源の負極電位側に第３の抵抗を介してソース端子を接続したＮチャネルパワーＭＯＳＦＥＴと、
   １次側を前記直流電源の正極電位側に接続し、２次側を前記直流電源の負極端子電位側に接続したフォトカプラと、
   前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記第２の抵抗の前記ＮチャネルパワーＭＯＳＦＥＴドレイン側電圧を制御する制御手段と、
   前記第３の抵抗の端子間電圧に基づいて前記第１の抵抗を流れる電流検出手段を備えたことを特徴とするインバータ装置。
3. 前記制御手段は、前記第１の抵抗の端子間電圧に基づいて、前記フォトカプラを介して前記ＮチャネルパワーＭＯＳＦＥＴを動作制御して前記ＮチャネルパワーＭＯＳＦＥＴのドレイン電流を制御することを特徴とする請求項１または請求項２記載のインバータ装置。
4. 前記ＮチャネルパワーＭＯＳＦＥＴをＮチャネルＩＧＢＴトランジスタまたはＮＰＮトランジスタに置き換えたことを特徴とする請求項１ないし請求項３のいずれか１項に記載のインバータ装置。

Images