JPH0631187Y2 - イグニッション回路 - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は、点火プラグ等の火花放電の駆動を行うイグニ
ッション回路に関するものである。

（従来の技術） 従来のイグニッション回路を第３図を参照して説明す
る。これはプッシュプル接続の２個のトランジスタ
Ｑ_１，Ｑ_２を有し、このトランジスタＱ_１，Ｑ_２のベー
スには入力パルスＩＮが抵抗Ｒ_１を介して共通に印加さ
れるようになっており、トランジスタＱ_１のコレクタは
電源Ｖcc（例えば１２Ｖ）に接続されている。プッシュ
プル接続のトランジスタＱ_１，Ｑ_２の共通エミッタ側出
力は抵抗Ｒ_２を介してＦＥＴ（電界効果型トランジス
タ）Ｑ_３のゲートに印加される。このＦＥＴＱ_３のドレ
イン側はイグニッションコイルＩＬの１次巻線Ｎ_４の一
端に接続され、他端は、電源Ｖ_Ｅ（例えば２００Ｖ）に
接続されている。更にこのイグニッションコイルＩＬの
出力側には負荷ＬＤが接続されている。負荷ＬＤは抵抗
Ｒ_４，容量Ｃ_１，放電ギャップＧの並列接続からなる等
価回路として示される。また、イグニッションコイルＩ
Ｌの２次側電流Ｉoutを検出するための電流検出器ＤＥ
Ｔが接続されている。

このような構成であれば、入力パルスＩＮをトランジス
タＱ_１，Ｑ_２で増幅し、このときのＦＥＴＱ_３の動作に
よりイグニッションコイルＩＬに電力が供給され、イグ
ニッションコイルＩＬの２次側に高電圧が発生し、放電
ギャップ間に火花放電を生じさせることができる。そし
て、電流検出器ＤＥＴによってイグニッションコイルＩ
Ｌの２次側の電流Ｉoutが検出される。

（考案が解決しようとする課題） しかしながら、前記放電ギャップＧでの火花放電により
強いノイズが発生し、イグニッションコイルＩＬの１次
側コイルＮ_４にもこのノイズが重畳され、これがＦＥＴ
Ｑ_３に印加されることになるためこのトランジスタを破
壊してしまうという問題があった。このため第３図の破
線で示すようなフィルタＦＴ１，２を設けなければなら
ず、回路構成の複雑化を招いていた。

また、電流を検出するためにイグニッションコイルＩＬ
の２次側に別に検出器ＤＥＴを接続するのでワイヤの数
や端子の数が増加し、更に回路構成の複雑化を招くとい
う問題もあった。

本考案は前記課題を解決するためになされたものであ
り、第１の目的は簡単な回路構成により、火花放電によ
るノイズに基づくスイッチング手段の破壊を防止したイ
グニッション回路を提供することであり、第２の目的
は、負荷電流の検出が簡単な回路構成で行えるイグニッ
ション回路を提供することである。

［考案の構成］ （課題を解決するための手段） 前記目的を達成するための第１の構成は、入力信号によ
って駆動されるスイッチング手段と、このスイッチング
手段の出力によって制御されて高電圧を発生する高電圧
発生手段と、この高電圧発生手段の出力により火花放電
を行う負荷とを有するイグニッション回路において、前
記スイッチング手段と前記高電圧発生手段との間にチョ
ークコイルを設け、このチョークコイルは閉ループを形
成する経路に直列接続された第１と第２の巻線が同相巻
線されて構成されていることを特徴とするものである。

前記目的を達成するための第２の構成は、前記チョーク
コイルは、同相巻きされた第１と第２の巻線に第３の巻
線が巻かれ、この第３の巻線を負荷電流検出用巻線とし
たものである。

（作用） 前記第１の構成では、火花放電によって生じたノイズを
チョークコイルを構成する第１と第２の巻線間で相殺す
るようにしている。

前記第２の構成では、ドライブトランスに検出巻線を設
けることにより負荷電流を検出している。

（実施例） 以下実施例により本考案を具体的に説明する。

第１図は本考案の一実施例を示すものであり、これは２
個のトランジスタＱ_１，Ｑ_２をプッシュプル接続した増
幅回路を有し、この増幅回路には抵抗Ｒ_１を介して入力
パルスＩＮが印加されるようになっている。又、トラン
ジスタＱ_１のコレクタは電源Ｖcc（例えば１２Ｖ）に接
続されており、増幅回路の出力側にはスイッチング手段
としてのＦＥＴＱ_３が設けられており、このＦＥＴＱ_３
のゲートには抵抗Ｒ_２を介して前記増幅回路の出力が印
加されるようになっている。ＦＥＴＱ_３のドレインはチ
ョークコイルＴＲの巻線Ｎ_２（第２の巻線）に接続され
ている。チョークコイルＴＲは前記巻線Ｎ_２と巻線Ｎ_１
（第１の巻線）とが同相巻線となる構成を有し、巻線Ｎ
_１は電源Ｖ_Ｅ（例えば２００Ｖ）に接続されている。こ
のチョークコイルＴＲの出力側には、１次巻線Ｎ_４と２
次巻線Ｎ_５が巻線されたイグニッションコイルＩＬ（高
電圧発生手段）が接続されており、このイグニッション
コイルＩＬの２次側には、抵抗Ｒ_４，容量Ｃ_１，放電ギ
ャップＧの並列接続となる等価回路で示される負荷ＬＤ
が接続されている。そして、前記チョークコイルＴＲに
は検出巻線Ｎ_３（第３の巻線）が設けられており、この
検出巻線Ｎ_３の両端は整流回路たるダイオードブリッジ
ＤＢに接続されている。また、このダイオードブリッジ
ＤＢの整流出力側には前記プッシュプル接続のトランジ
スタＱ_１，Ｑ_２の共通ベースと接地間に接続されたトラ
ンジスタＱ_４が設けられており、このトランジスタＱ_４
のベースには抵抗Ｒ_３を介して前記整流出力が印加され
るようになっている。

次に以上構成のイグニッション回路の動作を第２図の波
形図をも参照して説明する。

入力パルスＩＮがトランジスタＱ_１，Ｑ_２によって増幅
され、その出力Ｖ_１が抵抗Ｒ_２を介してインピーダンス
変換出力としてＦＥＴＱ_３のゲートに印加される。この
ＦＥＴＱ_３の動作によりチョークコイルＴＲ及びイグニ
ッションコイルＩＬに電流が流れ、イグニッションコイ
ルの巻線Ｎ_４には電圧Ｖ_２生じ、これによってイグニッ
ションコイルＩＬが駆動されイグニッションコイルＩＬ
の２次側に高電圧Ｖ_３が発生し、この高電圧Ｖ_３に基づ
いて放電ギャップＧに火花放電が生ずる。

前記火花放電時に強いノイズが発生し、このノイズがイ
グニッションコイルの１次側にも重畳されることになる
が、本考案にあってはこのノイズはチョークコイルＴＲ
の同相巻きの２つの巻線Ｎ_１，Ｎ_２間で相殺されるため
ＦＥＴＱ_３には影響しないのでこのＦＥＴＱ_３が破壊す
るようなことはない。

また、負荷ＬＤに流れる電流はチョークコイルＴＲに設
けた検出巻線Ｎ_３によって検出される。つまり、イグニ
ッションコイルＩＮの１次巻線を流れる電流はチョーク
コイルの巻線Ｎ_１，Ｎ_２によって相殺されるので、検出
巻線Ｎ_３はイグニッションコイルの２次巻線を流れる電
流のみによって起動力が発生する。従ってこの実施例に
あっては負荷ＬＤに火花放電が生ずると、このときの電
流が検出巻線Ｎ_３によって検出され、トランジスタＱ_４
をオン状態にする。このため、トランジスタＱ_１がオ
フ，Ｑ_２がオンとなり、ＦＥＴＱ_３がオフ状態となり、
イグニッションコイルＩＬの駆動を停止する。

以上の如きイグニッション回路によれば、火花放電時に
発生するノイズはトランスＴＲで相殺されることになり
ＦＥＴＱ_３を破壊に導くことはなく、また前記チョーク
コイルＴＲに検出巻線を設けるだけで負荷電流の検出を
行うことができるので、イグニッションコイルの１次巻
線の一端と２次巻線の低圧側を回路内部で接続すれば駆
動回路とイグニッションコイルの接続ワイヤの数が減少
し、従来回路のように余分なワイヤや端子を必要とせ
ず、従って回路の簡略化を図ることができる。

本考案は前記実施例に限定されず、種々の変形実施が可
能である。例えばイグニッションコイル駆動用のスイッ
チング手段は前記実施例の如きＦＥＴに限らずパワート
ランジスタ等を用いてもよい。また、入力パルスを増幅
する回路もプッシュプル接続のトランジスタによる構成
に限定されず、単一のトランジスタでもよいし、ＦＥＴ
による構成であってもよい。

また、前記実施例は入力系統及び出力系統を単一のもの
として構成した例を示したが、これを第４図に示すよう
に複数の入出力系統を有する回路の適用することもでき
る。第４図の回路では、３段の負荷ＬＤ_１，ＬＤ_２，Ｌ
Ｄ_３を駆動できるように構成したものであり、それぞれ
の入力ＩＮ_１，ＩＮ_２，ＩＮ_３の系統に増幅手段Ａ
Ｆ_１，ＡＦ_２，ＡＦ_３及びスイッチング手段Ｑ₃₁，
Ｑ₃₂，Ｑ₃₃を設け、チョークコイルＴＲにも前記スイッ
チング手段に接続される巻線Ｎ₂₁，Ｎ₂₂，Ｎ₂₃を設け、
このチョークコイルの出力側にもイグニッションコイル
ＩＬ_１，ＩＬ_２，ＩＬ_３を設けている。前記チョークコ
イルＴＲの電源供給巻線Ｎ_１と検出巻線Ｎ_３は共通に使
用される。尚、トランジスタＱ_４の出力と各入力段の共
通接続点には逆流防止ダイオードＤ_１，Ｄ_１，Ｄ_３が設
けられている。この回路ではいずれかの系統で火花放電
が生ずること全部の回路がＯＦＦ状態となる。

このような回路構成にあっても前記同様の作用効果をも
たらす。

［考案の効果］ 以上詳述した本考案によれば、チョークコイルの同相巻
線という簡単な構成で火花放電に基づくノイズによるス
イッチング手段の破壊を防止することができると共に、
負荷電流の検出のために複数のワイヤや端子を設ける必
要がないので回路構成の簡略化を図ることができる。

【図面の簡単な説明】

第１図は本考案の一実施例回路図、第２図はその動作説
明のための波形図、第３図は従来例の回路図、第４図は
本考案の他の実施例を示す回路図である。 Ｑ_３……スイッチング手段、 ＴＲ……チョークコイル、 ＩＬ……高電圧発生手段、ＬＤ……負荷。

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】入力信号によって駆動されるスイッチング
   手段と、このスイッチング手段の出力によって制御され
   て高電圧を発生する高電圧発生手段と、この高電圧発生
   手段の出力により火花放電を行う負荷とを有するイグニ
   ッション回路において、前記スイッチング手段と前記高
   電圧発生手段との間にチョークコイルを設け、このチョ
   ークコイルは閉ループを形成する経路に直列接続された
   第１と第２の巻線が同相巻線されて構成されていること
   を特徴とするイグニッション回路。
2. 【請求項２】前記チョークコイルは、同相巻きされた第
   １と第２の巻線に第３の巻線が巻かれ、この第３の巻線
   を負荷電流検出用巻線とした請求項１記載のイグニッシ
   ョン回路。
3. 【請求項３】前記第３の巻線の出力を前記スイッチング
   手段の駆動経路に印加してスイッチング手段の駆動制御
   を行う請求項２記載のイグニッション回路。
4. 【請求項４】前記チョークコイルの第１と第２の巻線の
   うちの一方の巻線と、第３の巻線を共通として複数の高
   電圧駆動経路を構成した請求項２記載のイグニッション
   回路。