JPH0729739Y2 - Ｆｅｔ駆動回路 - Google Patents
Ｆｅｔ駆動回路Info
- Publication number
- JPH0729739Y2 JPH0729739Y2 JP1989000429U JP42989U JPH0729739Y2 JP H0729739 Y2 JPH0729739 Y2 JP H0729739Y2 JP 1989000429 U JP1989000429 U JP 1989000429U JP 42989 U JP42989 U JP 42989U JP H0729739 Y2 JPH0729739 Y2 JP H0729739Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- capacitor
- fet
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は電源回路のDC−ACインバータ、DC−DCコンバ
ータなどに用いられる電力用FETをスイッチング駆動す
るためのFET駆動回路に関する。
ータなどに用いられる電力用FETをスイッチング駆動す
るためのFET駆動回路に関する。
「従来の技術」 第３図に電源回路と駆動回路から構成される従来のFET
駆動回路を示す。電源回路はダイオード12、抵抗器13、
ツェナダイオード14が直列に接続され、ツェナダイオー
ド14と並列にコンデンサ15が接続されて構成される。こ
の電源回路の一対の入力端、つまり前記直列接続の両端
が被駆動FET11のドレイン、ソースに接続される。この
例ではダイオード12のアノード側がFET11のドレイン
に、コンデンサ15のダイオード12と反対側がFET11のソ
ースにそれぞれ接続される。従ってコンデンサ15の両端
間に一定の直流電圧が得られ、コンデンサ15のダイオー
ド12側が正側、これと反対側が負側となる。この電源回
路の一対の出力端、つまりコンデンサ15の両端は駆動回
路の一対の電源印加端に接続される。入力素子としての
フォトカプラ16の出力側はスイッチング素子としてのFE
T17のゲート、ソース間に接続され、FET17のゲートは抵
抗器18を通じてコンデンサ15の正側に接続され、ドレイ
ンは抵抗器19を通じてコンデンサ15の正側に接続され、
ソースはコンデンサ15の負側に接続され、FET17のドレ
インは出力能動素子としてのnpnトランジスタ21、pnpト
ランジスタ22の各ベース、つまり制御入力端に接続さ
れ、トランジスタ21のコレクタはコンデンサ15の正側に
接続され、エミッタは抵抗器23を通じてFET11のゲート
に接続され、トランジスタ22のエミッタは抵抗器23を通
じてFET11のゲートに接続され、コレクタはコンデンサ1
5の負側に接続されて、駆動回路が構成される。そして
電源回路の正の出力端と駆動回路の正の電源印加端、つ
まりトランジスタ21のコレクタ及び抵抗器19の接続点
と、また電源回路の負の出力端と駆動回路の負の電源印
加端、つまりトランジスタ22のコレクタ及びFET17の接
続点とがそれぞれ接続されている。
駆動回路を示す。電源回路はダイオード12、抵抗器13、
ツェナダイオード14が直列に接続され、ツェナダイオー
ド14と並列にコンデンサ15が接続されて構成される。こ
の電源回路の一対の入力端、つまり前記直列接続の両端
が被駆動FET11のドレイン、ソースに接続される。この
例ではダイオード12のアノード側がFET11のドレイン
に、コンデンサ15のダイオード12と反対側がFET11のソ
ースにそれぞれ接続される。従ってコンデンサ15の両端
間に一定の直流電圧が得られ、コンデンサ15のダイオー
ド12側が正側、これと反対側が負側となる。この電源回
路の一対の出力端、つまりコンデンサ15の両端は駆動回
路の一対の電源印加端に接続される。入力素子としての
フォトカプラ16の出力側はスイッチング素子としてのFE
T17のゲート、ソース間に接続され、FET17のゲートは抵
抗器18を通じてコンデンサ15の正側に接続され、ドレイ
ンは抵抗器19を通じてコンデンサ15の正側に接続され、
ソースはコンデンサ15の負側に接続され、FET17のドレ
インは出力能動素子としてのnpnトランジスタ21、pnpト
ランジスタ22の各ベース、つまり制御入力端に接続さ
れ、トランジスタ21のコレクタはコンデンサ15の正側に
接続され、エミッタは抵抗器23を通じてFET11のゲート
に接続され、トランジスタ22のエミッタは抵抗器23を通
じてFET11のゲートに接続され、コレクタはコンデンサ1
5の負側に接続されて、駆動回路が構成される。そして
電源回路の正の出力端と駆動回路の正の電源印加端、つ
まりトランジスタ21のコレクタ及び抵抗器19の接続点
と、また電源回路の負の出力端と駆動回路の負の電源印
加端、つまりトランジスタ22のコレクタ及びFET17の接
続点とがそれぞれ接続されている。
フォトカプラ16に入力された信号によりフォトカプラ16
の２次側がONとなり、FET17がOFFし、抵抗器19を通じて
トランジスタ21がONし、抵抗器23を通じて被駆動FET11
にゲート電圧が与えられ、FET11がONする。フォトカプ
ラ16の入力信号がない場合はFET17がONし、それにより
トランジスタ21がOFFし、トランジスタ22がONして被駆
動FET11のゲート電圧を0Vにしていた。このようにフォ
トカプラ16の入力信号の有無により被駆動FET11のゲー
ト電圧を制御し、被駆動FET11のスイッチング動作を行
う。
の２次側がONとなり、FET17がOFFし、抵抗器19を通じて
トランジスタ21がONし、抵抗器23を通じて被駆動FET11
にゲート電圧が与えられ、FET11がONする。フォトカプ
ラ16の入力信号がない場合はFET17がONし、それにより
トランジスタ21がOFFし、トランジスタ22がONして被駆
動FET11のゲート電圧を0Vにしていた。このようにフォ
トカプラ16の入力信号の有無により被駆動FET11のゲー
ト電圧を制御し、被駆動FET11のスイッチング動作を行
う。
「考案が解決しようとする課題」 第３図に示した従来の回路では、電源回路の電源電圧が
確立する前にフォトカプラ16に駆動信号が入った場合、
被駆動FET11のゲート電圧不足になり、被駆動FET11が非
飽和（能動）領域となり、ドレイン、ソース間電圧VDS
×ドレイン電流IDで規定される損失が素子定格値を超え
素子破壊に至ることがある。
確立する前にフォトカプラ16に駆動信号が入った場合、
被駆動FET11のゲート電圧不足になり、被駆動FET11が非
飽和（能動）領域となり、ドレイン、ソース間電圧VDS
×ドレイン電流IDで規定される損失が素子定格値を超え
素子破壊に至ることがある。
また被駆動FET11のゲート、ソース間に逆バイアスがか
けてないため、ブリッジ回路等で素子が直列に接続され
ている場合、直列に接続したFETの一方がONした瞬間に
他方のFETに高いdv/dtが印加し、短絡電流が流れる。ま
た耐雑音特性を向上させるためにも被駆動FETのゲー
ト、ソース間に逆バイアスをかけることが望まれる。
けてないため、ブリッジ回路等で素子が直列に接続され
ている場合、直列に接続したFETの一方がONした瞬間に
他方のFETに高いdv/dtが印加し、短絡電流が流れる。ま
た耐雑音特性を向上させるためにも被駆動FETのゲー
ト、ソース間に逆バイアスをかけることが望まれる。
「課題を解決するための手段」 この考案によれば被駆動FETを流れる電流を検出する電
流検出器が設けられ、その電流検出器の２次巻線にコン
デンサとダイオードとが直列に接続され、このコンデン
サの負側と電源回路の正の出力端との間に分圧抵抗器が
接続され、その分圧抵抗器の分圧電圧を入力とする電圧
検出器が設けられ、駆動回路の出力能動素子の制御入力
端と電源回路の正側出力端との間に接続された抵抗器と
直列にトランジスタが挿入され、そのトランジスタのベ
ースに電圧検出器の出力側が接続されて、電圧検出器
が、分圧抵抗器の分圧電圧が所定値を越えていることを
検出した出力でトランジスタがオンにされ、また上記コ
ンデンサの正側が電源回路の負の出力端に接続され、駆
動回路の負側の電源印加端がコンデンサの負側に接続さ
れることなく、コンデンサを介して電源回路の負側出力
端と接続される。
流検出器が設けられ、その電流検出器の２次巻線にコン
デンサとダイオードとが直列に接続され、このコンデン
サの負側と電源回路の正の出力端との間に分圧抵抗器が
接続され、その分圧抵抗器の分圧電圧を入力とする電圧
検出器が設けられ、駆動回路の出力能動素子の制御入力
端と電源回路の正側出力端との間に接続された抵抗器と
直列にトランジスタが挿入され、そのトランジスタのベ
ースに電圧検出器の出力側が接続されて、電圧検出器
が、分圧抵抗器の分圧電圧が所定値を越えていることを
検出した出力でトランジスタがオンにされ、また上記コ
ンデンサの正側が電源回路の負の出力端に接続され、駆
動回路の負側の電源印加端がコンデンサの負側に接続さ
れることなく、コンデンサを介して電源回路の負側出力
端と接続される。
この構成により上記コンデンサの電圧が被駆動FETのゲ
ート、ソース間に逆バイアスとして印加され、過電流が
流れると前記逆バイアス電圧が高くなり、電圧検出器の
出力電流がゼロになり、同様に電源回路の正側出力端の
電源電圧が低下すると電圧検出器の出力電流がゼロにな
り、何れの場合も被駆動FETに対するゲート信号を停止
させ、被駆動FETの素子破壊が防止される。
ート、ソース間に逆バイアスとして印加され、過電流が
流れると前記逆バイアス電圧が高くなり、電圧検出器の
出力電流がゼロになり、同様に電源回路の正側出力端の
電源電圧が低下すると電圧検出器の出力電流がゼロにな
り、何れの場合も被駆動FETに対するゲート信号を停止
させ、被駆動FETの素子破壊が防止される。
「実施例」 第１図にこの考案の実施例を示し、第３図と対応する部
分には同一符号を付けてある。この考案においては被駆
動FET11のソース電流路24に電流検出器（カレントトラ
ンスホーマ）25が結合される。電流検出器25の２次巻線
と直列にダイオード26、コンデンサ27が接続される。こ
れらダイオード26、コンデンサ27と並列にダイオード28
が接続され、コンデンサ27と並列にダイオード29が接続
される。コンデンサ27は逆バイアス電源となるもので、
コンデンサ27の正側は駆動回路の負側の電源印加端、即
ちコンデンサ15の負側に接続され、コンデンサ27の負側
はFET17のソース、トランジスタ22のコレクタに接続さ
れる。つまり駆動回路の負側の電源印加端はコンデンサ
27を介して電源回路の負側出力端に接続される。
分には同一符号を付けてある。この考案においては被駆
動FET11のソース電流路24に電流検出器（カレントトラ
ンスホーマ）25が結合される。電流検出器25の２次巻線
と直列にダイオード26、コンデンサ27が接続される。こ
れらダイオード26、コンデンサ27と並列にダイオード28
が接続され、コンデンサ27と並列にダイオード29が接続
される。コンデンサ27は逆バイアス電源となるもので、
コンデンサ27の正側は駆動回路の負側の電源印加端、即
ちコンデンサ15の負側に接続され、コンデンサ27の負側
はFET17のソース、トランジスタ22のコレクタに接続さ
れる。つまり駆動回路の負側の電源印加端はコンデンサ
27を介して電源回路の負側出力端に接続される。
電源回路の正側の出力端、即ちコンデンサ15の正側とコ
ンデンサ27の負側との間に分圧抵抗器を構成する抵抗器
31,32が接続される。この分圧抵抗器の分圧点、つまり
抵抗器31,32の接続点33が電圧検出器34の入力側に接続
される。電圧検出器34は例えばテキサスインスツルメン
ツ社製シャレントレギュレータTL431に代表されるIC
で、そのアノードが負側の電源印加点に、カソードが抵
抗器35,37を通して正側の電源印加点にそれぞれ接続さ
れた接続点33（検出端子）の電圧が電圧検出器34の内部
の基準電圧2.5Vを超えると、カソード、アノード間が導
通し、出力電流が流れるものである。
ンデンサ27の負側との間に分圧抵抗器を構成する抵抗器
31,32が接続される。この分圧抵抗器の分圧点、つまり
抵抗器31,32の接続点33が電圧検出器34の入力側に接続
される。電圧検出器34は例えばテキサスインスツルメン
ツ社製シャレントレギュレータTL431に代表されるIC
で、そのアノードが負側の電源印加点に、カソードが抵
抗器35,37を通して正側の電源印加点にそれぞれ接続さ
れた接続点33（検出端子）の電圧が電圧検出器34の内部
の基準電圧2.5Vを超えると、カソード、アノード間が導
通し、出力電流が流れるものである。
電圧検出器34のカソード（出力側）は抵抗器35を通じて
pnpトランジスタ36のベースに接続され、トランジスタ3
6のエミッタはコンデンサ15の正側に接続され、コレク
タは抵抗器19を通じてFET17のドレインに接続され、ベ
ース、エミッタ間に抵抗器37が接続される。
pnpトランジスタ36のベースに接続され、トランジスタ3
6のエミッタはコンデンサ15の正側に接続され、コレク
タは抵抗器19を通じてFET17のドレインに接続され、ベ
ース、エミッタ間に抵抗器37が接続される。
第２図に各部の動作電圧を示す。被駆動FET11がOFFであ
ればダイオード12、抵抗器13を通じてコンデンサ15が充
電される。正常時はこのコンデンサ15の正電位VAは約10
Vとなる。接続点33の電圧Vcが電圧検出器34の基準電圧
2.5Vを超えると、抵抗器35に電流が流れ、トランジスタ
36がONとなり、この状態でフォトカプラ16に駆動信号が
入ればFET17がOFFし、トランジスタ36を通じてトランジ
スタ21にベース電流が与えられ、トランジスタ21を通じ
て被駆動FET11にゲート電圧VEが発生する。被駆動FET11
に電流が流れると、電流検出器25を通じてコンデンサ27
が充電され、このコンデンサ27の電圧VBは被駆動FET11
のゲート、ソース間の逆バイアス電源となる。FET11に
はゲート電流がほとんど流れないため、前記逆バイアス
電源はFET11に流れる電流の最大値に応じた電圧（約−1
0V）に上昇し、以後ゆるやかに電圧が小さくなる。
ればダイオード12、抵抗器13を通じてコンデンサ15が充
電される。正常時はこのコンデンサ15の正電位VAは約10
Vとなる。接続点33の電圧Vcが電圧検出器34の基準電圧
2.5Vを超えると、抵抗器35に電流が流れ、トランジスタ
36がONとなり、この状態でフォトカプラ16に駆動信号が
入ればFET17がOFFし、トランジスタ36を通じてトランジ
スタ21にベース電流が与えられ、トランジスタ21を通じ
て被駆動FET11にゲート電圧VEが発生する。被駆動FET11
に電流が流れると、電流検出器25を通じてコンデンサ27
が充電され、このコンデンサ27の電圧VBは被駆動FET11
のゲート、ソース間の逆バイアス電源となる。FET11に
はゲート電流がほとんど流れないため、前記逆バイアス
電源はFET11に流れる電流の最大値に応じた電圧（約−1
0V）に上昇し、以後ゆるやかに電圧が小さくなる。
被駆動FET11に過電流が発生すると、コンデンサ27の負
側の電圧VBが更に低下し、これに伴って接続点33の電圧
Vcも低下し、Vcが電圧検出器34の基準電圧以下になる
と、抵抗器35に電流が流れなくなり、トランジスタ36が
OFFとなり、トランジスタ21のベース電流が遮断され、
被駆動FET11に対するゲート信号VEが遮断される。被駆
動FET11がOFFすることで、コンデンサ27の負側の電圧VB
が徐々に上昇する。トランジスタ36が再度ONする場合に
はコンデンサ27の容量を大きくして時定数を長くする必
要がある。
側の電圧VBが更に低下し、これに伴って接続点33の電圧
Vcも低下し、Vcが電圧検出器34の基準電圧以下になる
と、抵抗器35に電流が流れなくなり、トランジスタ36が
OFFとなり、トランジスタ21のベース電流が遮断され、
被駆動FET11に対するゲート信号VEが遮断される。被駆
動FET11がOFFすることで、コンデンサ27の負側の電圧VB
が徐々に上昇する。トランジスタ36が再度ONする場合に
はコンデンサ27の容量を大きくして時定数を長くする必
要がある。
被駆動FET11のON期間が長いとか、コンデンサ15、抵抗
器13の時定数が長いとか、あるいは回路異常によりコン
デンサ15の正側電位VAが低下すると、これに伴い接続点
33の電圧Vcも低下し、これが電圧検出器34の基準電圧よ
り低下すると、トランジスタ36がOFFし、被駆動FET11に
対するゲート信号が遮断され、被駆動FET11のゲート電
圧不足状態にはならない。
器13の時定数が長いとか、あるいは回路異常によりコン
デンサ15の正側電位VAが低下すると、これに伴い接続点
33の電圧Vcも低下し、これが電圧検出器34の基準電圧よ
り低下すると、トランジスタ36がOFFし、被駆動FET11に
対するゲート信号が遮断され、被駆動FET11のゲート電
圧不足状態にはならない。
「考案の効果」 以上述べたようにこの考案によれば過電流時及び駆動回
路電圧の低下によるFETの破壊を保護し、更に被駆動FET
のゲート、ソース間に逆バイアスを印加しているため耐
雑音、スイッチング特性も向上し、電源装置の信頼性が
向上する。
路電圧の低下によるFETの破壊を保護し、更に被駆動FET
のゲート、ソース間に逆バイアスを印加しているため耐
雑音、スイッチング特性も向上し、電源装置の信頼性が
向上する。
第１図はこの考案によるFET駆動回路の実施例を示す接
続図、第２図はその各部の動作電圧を示す図、第３図は
従来のFET駆動回路を示す接続図である。
続図、第２図はその各部の動作電圧を示す図、第３図は
従来のFET駆動回路を示す接続図である。
Claims (1)
- 【請求項１】被駆動FETのドレイン、ソース間にこれら
間の電圧から電源電圧を発生させる電源回路が接続さ
れ、 その電源回路の一対の出力端間に駆動回路の一対の電源
印加端が接続され、 上記駆動回路の出力端が上記被駆動FETのゲートに接続
され、 上記駆動回路の出力能動素子の制御入力端と上記電源回
路の一方の出力端との間に抵抗器が接続され、 上記制御入力端と上記電源回路の他方の出力端との間に
スイッチング素子が接続され、そのスイッチング素子を
オン、オフ制御することにより上記被駆動FETをオフ、
オン制御するようにしたFET駆動回路において、 上記被駆動FETに流れる電流を検出する電流検出器が設
けられ、 その電流検出器の２次巻線の両端間にコンデンサとダイ
オードとが直列に接続され、 このコンデンサの負側と上記電源回路の正側出力端との
間に分圧抵抗器が接続され、 その分圧抵抗器の分圧電圧を入力とする電圧検出器が設
けられ、 上記抵抗器と直列にトランジスタが挿入され、 このトランジスタのベースに上記電圧検出器の出力側が
接続されて、その電圧検出器が、上記分圧電圧が所定値
を越えていることを検出した出力で上記トランジスタが
オンにされ、 上記コンデンサの正側が上記電源回路の負の出力端に接
続され、 上記駆動回路の負側の電源印加端は上記コンデンサの負
側に接続されることにより上記コンデンサを介して上記
電源回路の負側出力端と接続されていることを特徴とす
るFET駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989000429U JPH0729739Y2 (ja) | 1989-01-06 | 1989-01-06 | Ｆｅｔ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989000429U JPH0729739Y2 (ja) | 1989-01-06 | 1989-01-06 | Ｆｅｔ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0291485U JPH0291485U (ja) | 1990-07-19 |
| JPH0729739Y2 true JPH0729739Y2 (ja) | 1995-07-05 |
Family
ID=31199448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989000429U Expired - Lifetime JPH0729739Y2 (ja) | 1989-01-06 | 1989-01-06 | Ｆｅｔ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729739Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013146570A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | カスコード回路 |
| JP6033212B2 (ja) * | 2013-12-26 | 2016-11-30 | 三菱電機株式会社 | 高周波交流電源装置 |
| EP3534538A1 (en) * | 2018-02-28 | 2019-09-04 | LEM Intellectual Property SA | Electronic power switch drive module |
-
1989
- 1989-01-06 JP JP1989000429U patent/JPH0729739Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0291485U (ja) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| JP6979981B2 (ja) | スイッチング電源装置 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| JPS62110476A (ja) | スイツチングレギユレ−タにおける尖頭電流低減回路装置 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| JP3523091B2 (ja) | スイッチング電源装置 | |
| JPH0315423B2 (ja) | ||
| US4626768A (en) | High-speed feedback circuit with ungrounded load | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPH1098879A (ja) | スイッチング電源装置 | |
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JPH066712Y2 (ja) | スイッチング電源 | |
| JP3358091B2 (ja) | 二線式電子スイッチ | |
| JPH043592Y2 (ja) | ||
| JPH03873Y2 (ja) | ||
| JPH0624439B2 (ja) | スイツチングレギユレ−タ | |
| JPH0315260Y2 (ja) | ||
| JPH01311858A (ja) | ゲート駆動回路 | |
| JP3052254B2 (ja) | 共振型直流電源装置 | |
| JPH118977A (ja) | インバータ装置のヒューズ溶断回路 |