JPH0810612B2 - パッケージ挿抜時の信号線雑音防止方式及び接続装置 - Google Patents

Description

【発明の詳細な説明】 （１）発明の目的 ［産業上の利用分野］ 本発明は、パッケージ挿抜時、信号線に発生する雑音
による誤動作を防止する方式に関するものである。

［従来の技術］ 電源投入中、装置の故障パッケージの交換には、コネ
クタを介するパッケージとマザーボード間の信号線接
触、信号線離脱シーケンスの保証が必要である。従来、
このシーケンスを保証する手段として、コネクタのピン
長短により、ピン接触の時間差を利用する方法が採られ
てきた。一般に段差を二段階にする方法と三段階にする
方法がとられてきた。

第２図は、二段階法を示したものである。同図におい
て、１はパッケージを収容するマザーボード、２はパッ
ケージを接触するコネクタ、３はパッケージ、４はパッ
ケージ３のアースピン、５はパッケージ３の信号ピン、
６はパッケージ３の電源供給ピン、７はコネクタ２とパ
ッケージ３間のインターフェース素子、８は信号ピン５
をハイインピーダンス状態にするための制御回路であ
る。

第２図は、マザーボード１にコネクタ２が取付けら
れ、パッケージ３とマザーボード１とは、パッケージ３
のアースピン４、信号ピン５、電源供給ピン６とコネク
タ２により接続される。二段階方式は、アースピン４と
信号ピン５を長ピン、電源供給ピン６を短ピンとする二
段階のピン長を設けるものである。当該従来方式は、パ
ッケージ３挿入時は、電源供給ピン６の接触に先立ち、
アースピン４と信号ピン５が既に接触しているため、信
号ピン５接触による雑音を防止可能とするものである。

しかし、当該方式には、次の〜の問題があった。
電源供給ピン６に先立ち信号ピン５およびアースピン
４がそれぞれマザーボード１と接触すると、インターフ
ェース素子７がCMOS素子であった場合には、ラッチアッ
プと呼ばれる現象が発生し、素子破壊の原因となる。ま
た、電源供給ピン６の接触により、パッケージ３内の
インターフェース素子７に電源が供給されるが、インタ
ーフェース素子７が安定するまでインターフェース素子
７からの出力信号を抑止する必要があり、信号ピン５を
ハイインピーダンス状態に保証するための制御回路８が
必要となる。同様に、パッケージ３抜出時には、電源
供給ピン６が最初に離脱するため、インターフェース素
子７の状態が不安定となるため、抜出時の信号線状態を
保証するための制御回路８が必要がある。

第３図は、三段階法を示したものである。同図におい
て、１はパッケージを収容するマザーボード、２はパッ
ケージを接続するコネクタ、３はパッケージ、４はパッ
ケージのアースピン、５はパッケージ３の信号ピン、６
はパッケージ３の電源供給ピン、７はコネクタとパッケ
ージ３の間のインターフェース素子、８は信号ピン５を
ハイインピーダンス状態にするための制御回路、９はパ
ッケージ３のリセット制御部である。

第３図は、マザーボード１にコネクタ２が取付けら
れ、パッケージ３とマザーボード１とは、パッケージ３
のアースピン４、信号ピン５、電源供給ピン６とコネク
タ２により接続される。三段階方式は、アースピン４、
電源供給ピン６、信号ピン５の三段階のピン長を設ける
ことにより、パッケージ３挿入時は、アースピン４、電
源供給ピン６が順次コネクタ２に接触する。パッケージ
３内のインターフェース素子７への電源供給時に、イン
ターフェース素子７の出力信号をハイインピーダンス状
態にする等の処置を行った後、信号ピン５が接触するた
め、コネクタ２と信号ピン５が接触する際に発生する雑
音をパッケージ３外へ出力することを抑止可能であっ
た。三段階法では、アースピン４、電源供給ピン６、信
号ピン５の順序で接触するため、二段階法で問題となっ
たラッチアップによるインターフェース素子７の破壊は
発生しない。しかし、パッケージ３抜出時には、信号ピ
ン５が最初に離脱するため、信号ピン５に雑音が発生す
る。このため、パッケージ３の抜出操作に先立ち、手動
でパッケージ３内のリセット制御部９により、リセット
等を行い、信号ピン５をハイインピーダンス状態とする
等との工夫が必要であった。

この様に、二段階法、三段階法ともに、回路上の工夫
が必要であり、パッケージ３挿抜時の雑音対策にハード
量が増加する等の問題があった。

さらに第４図を用いて、従来の技術を説明する。

第４図は、この種技術の従来例を示す図であり、実開
昭53-1690号公報に示された技術を表すブロック図であ
る。図中、ａ及びｂはパッケージ３の挿抜を感知する長
短１対のピン型の緩み感知素子、ｃは挿抜認識部であ
る。

図４を用いて、実開昭53-1690号公報に開示された技
術を説明する。

まず、パッケージ挿入時の動作の説明を行う。マザー
ボード１にコネクタ２が取り付けられ、当該コネクタ２
にパッケージ３を挿入すると、最長ピンａがまずコネク
タ２に接触する。挿抜認識部ｃは最長ピンａがコネクタ
２に接触したことを認識すると、インタフェース素子７
をロック状態に設定する。続いてピン４〜６が接触する
が、インタフェース素子７がロック状態であるため、含
まれている信号ピン５へのノイズは防止できる。続い
て、最短ピンｂがコネクタ２に接触すると、挿抜認識部
ｃは最短ピンｂが接触したことを認識して全てのピン４
〜６が接触したと判断し、インタフェース素子７に対
し、ロック状態解除を指示し、挿入動作が完了する。

次に、パッケージ抜出時の動作の説明を行う。まず、
最短ピンｂが抜出されて離脱すると、挿抜認識部ｃは、
パッケージ３が完全に挿入されていないと判断してイン
タフェース素子７をロックする。続いて、この状態から
ピン４〜６が離脱するが、インタフェース素子７はロッ
ク状態であるため、ノイズは発生しない。そして、最長
ピンａが離脱して、コネクタ２からの抜出は完了する。

このような手段を有する実開昭53-1690号に開示され
た技術であるが、以下のような問題点が発生した。

まず、ピン４〜６のピン長に差異がないため、パッケ
ージ３挿入時にどのピン４〜６が一番最初に接触する
か、不定となるという点が問題である。たとえば、第一
に、アースピン４より先に電源供給ピン６が先に接触し
た場合には、パッケージ３のアースが基準とならないた
め、高電圧がパッケージ３内の素子に加わり、素子破壊
が発生する。第二に、電源供給ピン６よりも先に信号ピ
ン５が接触すると、C-MOS素子の場合、ラッチアップと
呼ばれる現象が発生して、やはり素子破壊の原因とな
る。

さらには、電源供給ピン６と信号ピン５の長さに区別
がないことから、ロックするための制御回路であるイン
タフェース素子７へ電源供給も信号ピン５接触と同時に
行われることとなる。一般に、ICなどの素子は、電源供
給開始直後の動作が不安定となっていることが知られて
おり、このため、信号ピン５の接触時にロック状態を保
証できないという問題点もある。

［発明が解決しようとする課題］ 本発明は、従来、パッケージ挿抜時に発生する信号線
雑音を防止するために必要であった回路を簡略化し、ハ
ード量を削減するのに有効適切なパッケージ挿抜時の信
号線雑音防止方式を提供せんとするものである。

（２）発明の構成 ［課題を解決するための手段］ 前記した課題は、本発明が次に列挙する新規な特徴的
構成手法及び手段を採用することにより解決され、本発
明の目的を達成する。

すなわち、本発明に係るパッケージ挿抜時の信号線雑
音防止方式の第１の特徴は、マザーボードとパッケージ
を有し、当該マザーボードとパッケージ間をコネクタで
接続され、当該コネクタ対応のピンにはアースピン，電
源供給ピン、信号ピンにピンの長短の段差を持たせるこ
とにより、前記パッケージ挿抜時に当該ピン群の接触及
び離脱の時間差を置くに当り、前記コネクタに接続する
当該ピン群のピン長の長い順を前記アースピン、前記電
源供給ピン、前記信号ピンとするとともに、出力制御手
段にて前記コネクタに前記パッケージ挿入時には前記全
てのピン群が接触完了するまで、かつ前記パッケージ抜
出時には全てのピン群が前記コネクタから離脱完了する
までそれぞれ全信号線の出力を抑止することにより、ラ
ッチアップ等による素子破損を防ぎつつ、信号線ノイズ
を防止することにある。

同方式の第２の特徴は、前記第１の特徴における出力
制御手段が、パッケージ挿抜認識部と接続する信号線制
御ピンを信号ピンよりも短く形成され、パッケージ挿抜
時には前記信号ピンよりもコネクタへの遅い接触と早い
離脱をそれぞれ検知してなることにある。

同方式の第３の特徴は、前記第１の特徴における出力
制御手段が、パッケージ挿抜認識部と接続する論理スイ
ッチを用いて、パッケージ挿入時には、信号ピンがコネ
クタに接触し終わった直後に論理的にオンし、パッケー
ジ抜出時には、前記信号ピンがコネクタから離脱開始直
前に論理的にオフしてなることにある。

同方式の第４の特徴は、前記第２又は第３の特徴にお
ける出力制御手段が、パッケージ挿入時には、アースピ
ン、電源ピン、信号ピンの全てのピン群が接触完了する
まで全信号線の全出力信号をハイインピーダンス状態と
し、パッケージ抜出時には信号線制御ピン又は論理スイ
ッチで離脱開始を検知されたら、前記アースピン、前記
電源ピン、前記信号ピンが接触している状態であっても
前記全信号線の全出力信号をハイインピーダンス状態と
してなることにある。

本発明に係るパッケージ挿抜時の信号線雑音防止接続
装置の第１の特徴は、マザーボードとパッケージを有
し、当該マザーボードとパッケージ間をコネクタで接続
し、当該コネクタに接続される長いピンから順番にアー
スピン，電源供給ピン，信号ピンと長短差を設けてなる
装置において、前記複数のピン以外に前記信号ピンより
も短い信号線制御ピンと、当該短い信号線制御ピンから
出力された前記コネクタに対する接触・離脱検知信号を
入力して、当該接触検知信号の場合はトライステート制
御操作を停止しかつ当該離脱検知信号の場合は開始する
ドライバーを有するパッケージ挿抜認識部と、当該パッ
ケージ挿抜認識部から出力されたトライステート制御操
作停止信号を入力すると通常状態にかつ当該開始信号を
入力するとハイインピーダンス状態に前記全信号ピンに
接続した全信号線を変更制御するインタフェース素子と
を備えてなることにある。

同装置の第２の特徴は、マザーボードとパッケージを
有し、当該マザーボードとパッケージ間をコネクタで接
続し、当該コネクタに接続される長いピンから順番にア
ースピン，電源供給ピン，信号ピンと長短差を設けてな
る装置において、前記全ピンが挿抜されるのを検知する
論理スイッチと、当該論理スイッチから出力された前記
コネクタに対する接触・離脱検出信号を入力して、当該
接触検知信号の場合はトライステート制御操作を停止し
かつ当該離脱検知信号の場合は開始するドライバーを有
するパッケージ挿抜認識部と、当該パッケージ挿抜認識
部から出力されたトライステート制御操作停止信号を入
力すると通常状態にかつ当該開始信号を入力するとハイ
インピーダンス状態に前記全信号ピンに接続した全信号
線を変更制御するインタフェース素子とを備えてなるこ
とにある。

［実施例］ 本発明の実施例を第１図につき証明する。

同図において、１はマザーボード、２はマザーボード
に取付けられたコネクタ、３はパッケージ、７はコネク
タ２とパッケージ３間のインターフェース素子であり、
10はパッケージ挿抜認識部、11は信号線制御ピンであっ
て出力制御手段を構成し、信号線制御ピン11は、コネク
タ２を介しマザーボード１と接続される。

なお、本実施例は、従来から行われている三段階法を
改良したものであり、三段階法と同様アースピン４、電
源供給ピン６、信号ピン５の三段階のピン長を設けるほ
か、これらピンより、更に短いピンとして信号線制御ピ
ン11を新たに設け、本信号線制御ピン11の状態により、
信号ピン５をハイインピーダンス状態にするものであ
る。

［作用］ パッケージ３挿入時は、アースピン４、電源供給ピン
６、信号ピン５が順次コネクタ２に接触するが、信号線
制御ピン11が依然として未接触状態であり、当該信号線
制御ピン11が論理的にオフ状態であるため、パッケージ
挿抜認識部10は、インターフェース素子７に対して、信
号ピン５をハイインピーダンス状態にする様に指示す
る。引続き信号線制御ピン11がコネクタ２に接触すると
信号線制御ピン11は論理的にオン状態となる。パッケー
ジ挿抜認識部10は信号線制御ピン11が論理的にオン状態
となることにより、パッケージ３が完全にコネクタ２に
接続したことを認識すると、インターフェース素子７に
対し、その後の信号ピン５の出力を許可する。これによ
り、パッケージ３挿入中の信号線雑音を防止することが
できる。

次に、パッケージ３抜出時の動作について説明する。
最短ピンである信号線制御ピン11が他のピン4,5,6に先
立ち離脱すると、パッケージ挿抜認識部10は、信号線制
御ピン11の信号が論理的にオフとなるため、パッケージ
３挿抜中であることを認識する。パッケージ認識部10
は、インターフェース素子７に対して、信号ピン５をハ
イインピーダンス状態とし、出力信号を抑止するよう制
御することにより、信号ピン５の離脱時に発生する信号
線雑音を防止することができる。

パッケージ挿抜認識部10は、インターフェース素子７
のトライステート制御のドライバーだけで実現でき、ハ
ード量は僅かである。

本実施例は、信号線制御ピン11を用いて活線挿抜時の
信号線雑音を防止する例について説明したが、パッケー
ジ３挿入時には、最後に論理的にオンとなり、抜出時に
は最初に論理的にオフとなるスイッチをパッケージに設
けることにより、本スイッチを信号線制御ピン11の代替
として利用することは、容易に類推できる。

また、本実施例においては、信号ピン５を１本しか示
していないが、当該信号ピン５が複数本存在する場合に
おいても同様の構成を採用するということも、当然であ
る。

さらに、本実施例においては、ピン群４〜６をパッケ
ージ３側に、コネクタ２をマザーボード側１に設けた構
成を示したが、コネクタ２をパッケージ３側に、ピン群
４〜６をマザーボード１側に設ける構成としても、ピン
群４〜６の長さを相違させて且つパッケージ３挿抜の認
識を行うパッケージ挿抜認識部10を用いて信号線のトラ
イステート制御で信号出力状態を変更するという本発明
の基本的構成を採用する限りにおいては、本発明の技術
的思想の具現化の範疇であることも言うまでもない。

（３）発明の効果 かくして、本発明によれば、パッケージの活線挿抜時
の信号線雑音防止のために従来必要であった付加回路を
不要とでき、パッケージのハードウェア量を削減でき
る。

即ち本発明では、パッケージに信号線出力制御ピンを
新たに追加し、パッケージにパッケージが完全に挿入さ
れたことを認識できるスイッチを追加する等の手段を設
け、電源供給時のインターフェース素子不安定期間に発
生する雑音対策用付加回路を不要とし、本発明方式によ
り、パッケージ挿入時には、全てのピンが接触するま
で、全出力信号線をハイインピーダンス状態とし、ま
た、パッケージ抜出時には、全てのピンが接触している
間に全出力信号線をハイインピーダンス状態として、パ
ッケージ挿抜時の信号線雑音を防止し得る等優れた効果
を奏する。

【図面の簡単な説明】

第１図は本発明の実施例を説明するためのブロック図、
第２図は従来のパッケージの活線挿抜方式のパッケージ
ピン二段階法について説明するためのブロック図、第３
図は従来のパッケージの活線挿抜方式のパッケージピン
三段階法について説明するためのブロック図、第４図は
実開昭53-1690号公報に開示された技術を説明するため
のブロック図である。 １……マザーボード、２……コネクタ ３……パッケージ、４……アースピン ５……信号ピン、６……電源供給ピン ７……インターフェース素子 10……パッケージ挿抜認識部 11……信号線制御ピン

Claims (6)

【特許請求の範囲】
1. 【請求項１】マザーボードとパッケージを有し、当該マ
   ザーボードとパッケージ間をコネクタで接続され、当該
   コネクタ対応のピンにはアースピン，電源供給ピン、信
   号ピンにピンの長短の段差を持たせることにより、前記
   パッケージ挿抜時に当該ピン群の接触及び離脱の時間差
   を置くに当り、前記コネクタに接続する当該ピン群のピ
   ン長の長い順を前記アースピン、前記電源供給ピン、前
   記信号ピンとするとともに、出力制御手段にて前記コネ
   クタに前記パッケージ挿入時には前記全てのピン群が接
   触完了するまで、かつ前記パッケージ抜出時には全ての
   ピン群が前記コネクタから離脱完了するまでそれぞれ全
   信号線の出力を抑止することにより、ラッチアップ等に
   よる素子破損を防ぎつつ、信号線ノイズを防止すること
   を特徴とするパッケージ挿抜時の信号線雑音防止方式。
2. 【請求項２】出力制御手段は、パッケージ挿抜認識部と
   接続する信号線制御ピンを信号ピンよりも短く形成し
   て、パッケージ挿抜時には前記信号ピンよりもコネクタ
   への遅い接触と早い離脱をそれぞれ検知することを特徴
   とする請求項１記載のパッケージ挿抜時の信号線雑音防
   止方式。
3. 【請求項３】出力制御手段は、パッケージ挿抜認識部と
   接続する論理スイッチを用いて、パッケージ挿入時に
   は、信号ピンがコネクタに接触し終わった直後に論理的
   にオンし、パッケージ抜出時には、前記信号ピンがコネ
   クタから離脱開始直前に論理的にオフすることを特徴と
   する請求項１記載のパッケージ挿抜時の信号線雑音防止
   方式。
4. 【請求項４】出力制御手段は、パッケージ挿入時には、
   アースピン、電源ピン、信号ピンの全てのピン群が接触
   完了するまで全信号線の全出力信号をハイインピーダン
   ス状態とし、パッケージ抜出時には信号線制御ピン又は
   論理スイッチで離脱開始を検知されたら、前記アースピ
   ン、前記電源ピン、前記信号ピンが接触している状態で
   あっても前記全信号線の全出力信号をハイインピーダン
   ス状態とすることを特徴とする請求項２又は３記載のパ
   ッケージ挿抜時の信号線雑音防止方式。
5. 【請求項５】マザーボードとパッケージを有し、当該マ
   ザーボードとパッケージ間をコネクタで接続し、当該コ
   ネクタに接続される長いピンから順番にアースピン，電
   源供給ピン，信号ピンと長短差を設けてなる装置におい
   て、 前記複数のピン以外に前記信号ピンよりも短い信号線制
   御ピンと、 当該短い信号線制御ピンから出力された前記コネクタに
   対する接触・離脱検知信号を入力して、当該接触検知信
   号の場合はトライステート制御操作を停止しかつ当該離
   脱検知信号の場合は開始するドライバーを有するパッケ
   ージ挿抜認識部と、 当該パッケージ挿抜認識部から出力されたトライステー
   ト制御操作停止信号を入力すると通常状態にかつ当該開
   始信号を入力するとハイインピーダンス状態に前記全信
   号ピンに接続した全信号線を変更制御するインタフェー
   ス素子と、 を備えることを特徴とするパッケージ挿抜時の信号線雑
   音防止接続装置。
6. 【請求項６】マザーボードとパッケージを有し、当該マ
   ザーボードとパッケージ間をコネクタで接続し、当該コ
   ネクタに接続される長いピンから順番にアースピン，電
   源供給ピン，信号ピンと長短差を設けてなる装置におい
   て、 前記全ピンが挿抜されるのを検知する論理スイッチと、 当該論理スイッチから出力された前記コネクタに対する
   接触・離脱検出信号を入力して、当該接触検知信号の場
   合はトライステート制御操作を停止しかつ当該離脱検知
   信号の場合は開始するドライバーを有するパッケージ挿
   抜認識部と、 当該パッケージ挿抜認識部から出力されたトライステー
   ト制御操作停止信号を入力すると通常状態にかつ当該開
   始信号を入力するとハイインピーダンス状態に前記全信
   号ピンに接続した全信号線を変更制御するインタフェー
   ス素子と、 を備えることを特徴とするパッケージ挿抜時の信号線雑
   音防止接続装置。