JP2004127167A - Pcカード検出システムおよびpcカードの検出処理方法 - Google Patents
Pcカード検出システムおよびpcカードの検出処理方法 Download PDFInfo
- Publication number
- JP2004127167A JP2004127167A JP2002293626A JP2002293626A JP2004127167A JP 2004127167 A JP2004127167 A JP 2004127167A JP 2002293626 A JP2002293626 A JP 2002293626A JP 2002293626 A JP2002293626 A JP 2002293626A JP 2004127167 A JP2004127167 A JP 2004127167A
- Authority
- JP
- Japan
- Prior art keywords
- card
- host computer
- signal
- removal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】PCカード102が68ピンコネクタ103に挿入されたタイミングでフリップフロップ105の入力端子DはLレベルになる。しかし、フリップフロップ105は、ホストコンピュータ101から出力されるクロック信号の所定のタイミングで出力端子QをLレベルにする。従って、ホストコンピュータ101はPCカード102の挿入時の不安定な挿抜信号の除去された安定したPCカード挿入信号を検出する。また、PCカード102が68ピンコネクタ103から抜かれたときは、ホストコンピュータ102はHレベルを検出してクロック信号を停止する。従って、アンロード中にPCカード102が挿入されてもアンロード終了後のクロック信号送出タイミングで出力端子QをLレベルにする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、PCカードがコネクタに挿抜されてホストコンピュータと接続・切断されているか否かを安定的に検出するPCカード検出システム、およびPCカードの検出処理方法に関するものである。
【0002】
【従来の技術】
PCカードとは、米国のPCカードの標準化団体であるPCMCIA(Personal Computer Memory Card International Association)と日本電子工業振興協会(Japan Electric Industry Development Association)が共同で規格化した「PC Card Standard」に準拠したパーソナルコンピュータの周辺機器の総称である。PCカードとホストコンピュータの間には、68ピンのPCカードコネクタが存在し、68ピンのうち、PCカードが挿入されているか否かを判断するCard
Detectピン(カード検出ピン)として2ピンを使用している。
【0003】
図7は、従来技術におけるホストコンピュータとPCカードとの間のPCカード検出システムの接続構成を示す図である。従って、図7では通常のデータ通信の信号ラインは省略されている。図7において、ホストコンピュータ201とPCカード202は68ピンコネクタ203によって接続されている。また、ホストコンピュータ201には、カード検出用端子としてCD端子201aがあり、このCD端子201aの電位レベルによってPCカード202が挿入されているか否かを判断する。68ピンコネクタ203には、カード検出ピンとしてCD1,CD2の2ピンがあり、このCD1,CD2の2ピンはロジック素子204を介してホストコンピュータ201に接続されている。また、CD1,CD2の2ピンはプルアップ抵抗205a,205bを介して電源VCCにプルアップされている。一方、PCカード202側のCD1,CD2の2ピンは68ピンコネクタ903のグランド(GND)に接続されている。
【0004】
PCカード202が68ピンコネクタ203に挿入されていない状態では、CD1,CD2の2ピンはプルアップ抵抗205a,205bを介して電源VCCにプルアップされているため、ホストコンピュータ201のCD端子201aはHighレベル(電源VCCの電圧を示すレベルであり、以下「Hレベル」と記す)となり、ホストコンピュータ201では「PCカードなし」と判断される。また、PCカード202が挿入されている状態では、CD1,CD2の2ピンはグランド(GND)に接続されるため、ホストコンピュータ201のCD端子201aはLowレベル(GNDの電圧を示すレベルであり、以下「Lレベル」と記す)となり、ホストコンピュータ201では「PCカードあり」と判断される。
【0005】
ホストコンピュータ201では、PCカード202が挿入されたとき、すなわち、CD端子201aがHレベルからLレベルに変化したとき、PCカードが挿入されたと判断してPCカードに対応した初期化処理を行う。この初期化処理はドライバのロードと呼ばれ、PCカード202に適したドライバがロードされる。ドライバはPCカード202の種類によって異なり、処理に時間がかかるものも存在する。
【0006】
また、68ピンコネクタ203からPCカード202が抜かれたとき、すなわち、ホストコンピュータ201のCD端子201aがLレベルからHレベルに変化したとき、ホストコンピュータ201はPCカードが抜かれたと判断し、PCカードに対応した終了処理を行う。この終了処理は、ドライバのアンロードと呼ばれ、挿入されていたPCカードに対応したドライバのアンロードが実施される。
【0007】
【特許文献1】
特開平9−006482号公報 (図1、段落0022、0023)
【特許文献2】
特開平10−177433号公報 (図1、図3、段落0009、0010)
【0008】
【発明が解決しようとする課題】
しかしながら、ロードされたドライバに不備や不具合があると、PCカードが正常に動作しなかったりシステムが不安定になったりすることがある。そのため、できるだけドライバに不備や不具合のないような構成とし、複数回の挿抜試験を行って問題のないことを確認するが、現実には、ドライバの製品バラツキを考えると全く問題のないドライバを作成することは困難である。
また、PCカードの抜き挿しを短時間で行った場合に、ドライバのアンロードとロードの処理が重なることがあり、このときの処理が適切に行われないとシステムが不安定になる場合がある。ドライバを適切なものにすればよいが、PCカードの抜き差しのようにユーザの手作業を伴う動作については、PCカードの抜き差し時に短時間で複数回の接触・切断の繰り返し(以下、チャタリングという)が発生するなど、ドライバのアンロードとロードのタイミングが一定でない現象が生じるため、ドライバの対策のみでシステムが不安定になる問題を解決することは困難である。
【0009】
本発明は、このような事情に鑑みてなされたもので、第1の目的は、PCカードの挿抜に対応して安定した挿抜検出信号の制御を行うことができるようなPCカード検出システムとPCカードの検出処理方法を提供することにある。また、第2の目的は、PCカードが抜かれたことを判断して、挿抜検出信号の制御を行うことができるようなPCカード検出システムとPCカードの検出処理方法を提供することにある。さらに、第3の目的は、挿抜検出信号の制御は固定周期の信号であるので、PCカードの挿抜時における挿抜検出信号のノイズを除去して正確にPCカードの挿抜状態を検出することができるPCカード検出システムとPCカードの検出処理方法を提供することにある。
【0010】
【課題を解決するための手段】
上記の目的を達成するため、本発明のPCカード検出システムは、PCカードと、このPCカードの挿抜検出を行う挿抜検出回路と、挿抜検出結果に基づいてPCカードの制御を行うホストコンピュータとを備え、PCカードの挿抜状態を検出するPCカード検出システムにおいて、挿抜検出回路が、ホストコンピュータから入力される所定のタイミングの制御信号に基づいて、PCカードから取得した第1の挿抜検出信号を第2の挿抜検出信号に変換する検出信号制御手段を備えている。そして、ホストコンピュータが、検出信号制御手段から第2の挿抜検出信号を入力してPCカードの挿抜状態を判定すると共に、検出信号制御手段へ所定のタイミングの制御信号を出力することを特徴とする。
【0011】
つまり、本発明のPCカード検出システムによれば、制御信号によってPCカードの挿抜検出信号をHレベルにしたりLレベルにしたりするタイミングを制御することができるので、PCカードの実際の挿抜タイミングに関わらず、PCカードの挿抜検出タイミングを安定化させることができる。従って、ユーザによる不安定なPCカードの挿抜動作を吸収して、PCカードの挿抜状態を正確且つ安定的に検出することができる。
【0012】
また、本発明のPCカード検出システムにおいては、ホストコンピュータは、PCカードが挿抜されたことを検出することにより検出信号制御手段への制御信号の出力・停止を制御することを特徴とする。つまり、本発明のPCカード検出システムによれば、例えば、PCカード抜き出し時に挿抜検出信号を所定のタイミングに制御することにより、PCカードがすぐに再挿入されてもホストコンピュータは過度的な挿入を検出しないので、ドライバのアンロード及びロードの処理手順が単純化され、もってドライバの動作を安定化させることができる。
【0013】
また、本発明のPCカード検出システムにおいては、ホストコンピュータが出力する制御信号は所定の周期で動作する信号であって、ホストコンピュータは、この制御信号の周期を任意に変更できることを特徴とする。つまり、本発明のPCカード検出システムによれば、PCカードの挿抜検出信号を所定周期のクロック信号のタイミングでサンプリングしているため、PCカードの挿抜時に発生する挿抜信号のノイズを除去することができる。この場合、制御信号の周期をノイズが除去できるような周期に設定することによって、PCカードの挿抜時には常にノイズを除去することができるので、コンピュータシステムの動作を安定化させることができる。
【0014】
また、本発明におけるPCカードの検出処理方法は、PCカードと、このPCカードの挿抜検出を行う挿抜検出回路と、挿抜検出結果に基づいてPCカードの制御を行うホストコンピュータとを備え、PCカードの挿抜状態を検出するPCカードの検出処理方法において、挿抜検出回路がPCカードから第1の挿抜検出信号を取得する第1のステップと、挿抜検出回路がホストコンピュータからの制御信号の有無を判定する第2のステップと、挿抜検出回路が制御信号の有無に応じてホストコンピュータへHigh/Lowレベルの第2の挿抜検出信号を出力する第3のステップと、ホストコンピュータが第2の挿抜検出信号のHigh/Lowレベルに基づいてPCカードの挿抜状態を判定する第4のステップとを含むことを特徴とする。
【0015】
また、本発明におけるPCカードの検出処理方法は、前記第2のステップにおいて挿抜検出回路が制御信号ありと判定したとき、挿抜検出回路が第1の挿抜検出信号を制御信号のタイミングに基づいて第2の挿抜検出信号に変換し、ホストコンピュータが第2の挿抜検出信号に基づいてPCカードの挿抜状態を判定することを特徴とする。
【0016】
【発明の実施の形態】
以下、図面を用いて、本発明におけるPCカード検出システムの実施の形態の幾つかを詳細に説明する。第1の実施の形態では、PCカードの挿抜に対応して挿抜検出信号の制御を行ったり、PCカードが抜かれたことを判断して挿抜検出信号の制御を行うことができるPCカード検出システムについて説明する。また、第2の実施の形態では、PCカードの挿抜時における挿抜検出信号のノイズを除去して、正確にPCカードの挿抜状態を検出することができるPCカード検出システムについて説明する。
【0017】
第1の実施の形態
第1の実施の形態では、PCカードの挿抜に対応して挿抜検出信号を制御したり、PCカードが抜かれたことを判断して挿抜検出信号を制御するPCカード検出システムについて説明する。図1は、本発明におけるホストコンピュータとPCカードとの間のPCカード検出システムの接続構成を示す図である。つまり、この図は、PCカードの挿抜を正確に検出するPCカード検出システムを示しているので、通常のデータ通信の信号ラインは省略されている。
【0018】
図1において、ホストコンピュータ101とPCカード102は68ピンコネクタ103によって接続されている。ホストコンピュータ101には、カード検出用端子としてCD端子101aがあり、このCD端子101aの電位レベルによってPCカード102が挿入されているか否かを判断する。68ピンコネクタ103にはカード検出用ピンとしてCD1,CD2の2ピンがあり、これらのCD1,CD2の2ピンは、ロジック素子104およびフリップフロップ回路105を介してホストコンピュータ101のCD端子101aに接続されている。また、CD1,CD2の2ピンはプルアップ抵抗106a,106bによって電源VCCにプルアップされている。一方、PCカード102側のCD1,CD2の2ピンは、PCカード102を介して68ピンコネクタ103のグランド(GND)に接続されている。
【0019】
ロジック回路104から出力されるCD1,CD2の接続・切断の信号(つまり、Hレベル・Lレベルの信号)は、フリップフロップ回路105のD端子に入力される。そして、フリップフロップ回路105は、ホストコンピュータ101から出力されるクロック信号の所定のタイミングでサンプリングされたHレベル・Lレベルの信号をQ端子より出力し、ホストコンピュータ101のCD端子101aに入力している。
【0020】
次に、図1に示すホストコンピュータ101とPCカード102の接続構成におけるPCカード検出システムの動作について説明する。図2、本発明の第1の実施の形態における、ホストコンピュータに搭載されているドライバのPCカード挿入時の処理プログラムを示すフローチャートである。また、図3は、本発明の第1の実施の形態における、ホストコンピュータに搭載されているドライバのPCカード抜き出し時の処理プログラムを示すフローチャートである。従って、図1、図2、図3を用いて、第1の実施の形態におけるPCカード検出システムの動作を説明する。
【0021】
先ず、図2のPCカード挿入時の処理の流れについて説明する。ホストコンピュータ101がPCカード102の挿入を検出すると(ステップS1)、PCカード102に初期処理を行うためのドライバのロードが実施される(ステップS2)。そして、ドライバのロードが完了すると(ステップS3)、PCカード102は利用可能な状態となる。
【0022】
次に、図3のPCカード抜き出し時の処理の流れについて説明する。ホストコンピュータ101がPCカード102の抜き出しを検出すると(ステップS11)、ホストコンピュータ101のクロック出力端子101bからのクロック信号の出力を停止する(ステップS12)。これにより、フリップフロップ回路105は、Q端子からホストコンピュータ101のCD端子101aへ出力していたHレベルまたはLレベルのサンプリング信号のレベルを固定状態にする。その後、PCカード102を終了処理するためにドライバのアンロードを実施し(ステップS13)、ドライバのアンロードが完了した後(ステップS14)、再び、ホストコンピュータ101のクロック出力端子101bからフリップフロップ回路105へクロック信号の出力を開始する(ステップS15)。これによって、フリップフロップ回路105は、クロック信号のタイミングに同期してサンプリングされたHレベルまたはLレベルの信号を、Q端子からホストコンピュータ101のCD端子101aへ送出する。
【0023】
図4は、本発明の第1の実施の形態における、PCカード挿抜時のホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。つまり、図4の(a)は端子111で検出されるホストコンピュータ101のクロック出力端子101bから出力されるクロック信号、(b)は端子112で検出されるフリップフロップ回路105の入力端子信号、(c)は端子113で検出されるフリップフロップ回路の出力端子信号であり、横軸の時間の経過によるタイミング波形を示している。
【0024】
図4の横軸において、時刻T1は図3のステップS11におけるPCカード102の抜き出し検出のタイミングを示し、時刻T2は図3のステップS12におけるホストコンピュータ101からのクロック信号の出力停止のタイミングを示している。従って、この時刻T2はドライバアンロードの開始可能時刻を示すことになり、時刻T2の時点より以降において図3のステップS13におけるドライバアンロードが開始される。また、時刻T3は任意の時刻におけるPCカード102の挿入のタイミングを示している。さらに、時刻T4は図3のステップS14におけるドライバアンロード終了の時刻を示し、時刻T5はPCカード挿入検出のタイミングおよび図3のステップS15におけるクロック信号の出力開始のタイミングを示している。従って、時刻T5において、PCカード102の挿入が検出されると共にドライバのロード処理が開始される。
【0025】
次に、図4の波形を参照しながら、PCカード102の挿抜時の動作について説明する。PCカード102の挿入処理については、時刻T5で示すように、PCカード挿入検出時よりドライバのロード処理が行われる。一方、PCカード102の抜き出し時は、時刻T1のPCカード102の抜き出し検出時に、図4(c)に示すように端子113で検出されるフリップフロップ回路105の出力端子信号はHレベルになる。その後、時刻T2においてクロック信号の出力が停止されるので、図4(a)に示すように端子111で検出されるクロック信号はなくなる。
【0026】
時刻T2の後はフリップフロップ回路105の出力端子113は図4(c)に示すようにHレベルのままとなる。従って、ホストコンピュータ101はPCカード102が抜かれていると判断し、この間にドライバのアンロードを実施する。そして、アンロード処理中の時刻T3のタイミングでPCカード102が挿入されると、図4(b)に示すようにフリップフロップ回路105の入力端子112はHレベルからLレベルとなるが、この期間ではクロック信号が動作していないため、フリップフロップ回路105の出力端子113は図4(c)に示すようにHレベルのままである。つまり、この時点では、ホストコンピュータ101はPCカード102の挿入を認識していない。
【0027】
そして、時刻T4でドライバのアンロードが終了し、時刻T5でPCカード102の挿入が検出された時点より図4(a)に示すようにクロック信号の動作が開始される。従って、時刻T5の時点から、図4(c)に示すようにクロック信号のタイミングに同期してフリップフロップ回路105の出力端子113はLレベルとなる。よって、時刻T5の時点からLレベルの信号がホストコンピュータ101のCD端子101aへ供給される。
【0028】
つまり、時刻T3でPCカード102を挿入しても、時刻T4においてドライバのアンロードが終了した後の時刻T5のPCカード102の挿入検出時点において、ホストコンピュータ101のクロック出力端子101b(つまり端子111)のクロック信号が出力される。従って、図4(c)に示すように、時刻T3のPCカード102の挿入時点には関わらず、時刻T5においてフリップフロップ回路105の出力端子(端子113)の信号はLレベルになる。よって、ホストコンピュータ101は、PCカード102の挿入時(時刻T3)のアンロード中の状態を回避して、時刻T5で確実にPCカード102の挿入検出を行い、この時点よりドライバのロードを実行することができる。
【0029】
このように、任意の時刻T3でPCカード102が挿入されたとき、図4(b)に示すようにフリップフロップ回路105の入力端子112はHレベルからLレベルとなるが、この期間ではクロック信号が動作していないため、フリップフロップ回路105の出力端子113は図4(c)に示すようにHレベルのままである。そして、時刻T4でドライバのアンロードが終了し、PCカード102の挿入が検出された時刻T5の時点よりクロック信号の動作が開始され、フリップフロップ回路105の出力端子113がLレベルとなるので、任意の時点でPCカード102が挿入されても、アンロード終了後に正常なロード動作が開始される。
【0030】
第2の実施の形態
第2の実施の形態では、PCカードの挿抜時における挿抜検出信号のノイズを除去して、正確にPCカードの挿抜状態を検出することができるPCカード検出システムについて説明する。尚、第2の実施の形態の場合も、ホストコンピュータとPCカードの接続におけるPCカード検出システムの構成図は図1と同じである。図5は、本発明の第2の実施の形態における、PCカードを挿入したときのホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。
【0031】
つまり、図5はPCカード102を挿入したときに検出される各部の波形であり、(a)は端子111で検出されるホストコンピュータ101のクロック出力端子101bから出力されるクロック信号、(b)は端子112で検出されるフリップフロップ回路105の入力端子信号、(c)は端子113で検出されるフリップフロップ回路の出力端子信号であり、横軸の時間の経過によるタイミング波形を示している。
【0032】
PCカード102はユーザによって任意に挿入されるので、時刻T1のPCカード102の挿入時の過度期においては、図5(b)に示すように、端子112で検出されるフリップフロップ回路105の入力端子信号は、チャタリングしながらHレベルからLレベルに変化しているのでノイズが発生する。しかし、図5(c)に示すように、端子113で検出されるフリップフロップ回路105の出力端子信号は、図5(a)に示すような端子111で検出されるクロック信号の所定のタイミングに同期して出力する。このため、図5(c)に示すように、端子113で検出されるフリップフロップ回路105の出力端子信号はノイズに影響されることなく時刻T2で確実にHレベルからLレベルに変化している。これによって、PCカード102の挿入時のノイズに影響されることなく、フリップフロップ回路105の出力端子信号(図5(c)の端子113の出力端子信号)のLレベルは、時刻T2のPCカード挿入検出の時点でホストコンピュータ101のCD端子101aに入力される。よって、PCカード102の挿入時における挿入検出信号のノイズを除去して、正確にPCカードの挿入状態を検出することができる。
【0033】
図6は、本発明の第2の実施の形態における、PCカードを抜き出したときのホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。つまり、図6はPCカード102を抜き出したときに検出される各部の波形であり、(a)は端子111で検出されるホストコンピュータ101のクロック出力端子101bから出力されるクロック信号、(b)は端子112で検出されるフリップフロップ回路105の入力端子信号、(c)は端子113で検出されるフリップフロップ回路の出力端子信号であり、横軸の時間の経過によるタイミング波形を示している。
【0034】
PCカード102はユーザによって任意に抜き出されるので、時刻T1のPCカード102の抜き出し時の過度期において、図6(b)に示すように、端子112で検出されるフリップフロップ回路105の入力端子信号は、チャタリングしながらLレベルからHレベルに変化しているのでノイズが発生する。しかし、図6(c)に示すように、端子113で検出されるフリップフロップ回路105の出力端子信号は、図6(a)に示すような端子111で検出されるクロック信号の所定のタイミングに同期して出力する。このため、図6(c)に示すように、端子113で検出されるフリップフロップ回路105の出力端子信号はノイズに影響されることなく時刻T2で確実にLレベルからHレベルに変化している。これによって、PCカード102の抜き出し時のノイズに影響されることなく、フリップフロップ回路105の出力端子信号(図5(c)の端子113の出力端子信号)がホストコンピュータ101のCD端子101aに入力される。よって、PCカードの抜き出し時における抜き出し検出信号のノイズを除去して、正確にPCカードの抜き出し状態を検出することができる。
【0035】
【発明の効果】
以上説明したように、本発明のPCカード検出システムによれば、ホストコンピュータが生成する制御信号によってPCカードの挿抜検出信号をHレベルにしたりLレベルにしたりするタイミングを制御することができるので、PCカードの実際の挿抜タイミングに関わらず、PCカードの挿抜検出タイミングを安定化させることができる。従って、ユーザによる不安定なPCカードの挿抜動作を吸収して、PCカードの挿抜状態を正確且つ安定的に検出することができる。また、PCカード抜き出し時に挿抜検出信号を所定のタイミングに制御することにより、PCカードがすぐに再挿入されてもホストコンピュータは過度的な挿抜を検出しないので、ドライバのアンロード及びロードの処理手順が単純化され、もってドライバの動作を安定化させることができる。さらに、PCカードの挿抜検出信号を所定周期のクロック信号のタイミングでサンプリングしているため、PCカードの挿抜時に発生する挿抜信号のノイズを除去することができるので、コンピュータシステムの動作を安定化させることができる。
【図面の簡単な説明】
【図1】本発明におけるホストコンピュータとPCカードとの間のPCカード検出システムの接続構成を示す図である。
【図2】本発明の第1の実施の形態における、ホストコンピュータに搭載されているドライバのPCカード挿入時の処理プログラムを示すフローチャートである。
【図3】本発明の第1の実施の形態における、ホストコンピュータに搭載されているドライバのPCカード抜き出し時の処理プログラムを示すフローチャートである。
【図4】本発明の第1の実施の形態における、PCカード挿抜時のホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。
【図5】本発明の第2の実施の形態における、PCカードを挿入したときのホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。
【図6】本発明の第2の実施の形態における、PCカードを抜き出したときのホストコンピュータのクロック信号と、フリップフロップ回路の入力端子の信号および出力端子の信号のタイミング波形である。
【図7】従来技術におけるホストコンピュータとPCカードとの間のPCカード検出システムの接続構成を示す図である。
【符号の説明】
101,201…ホストコンピュータ、101a,201a…CD端子、101b…クロック出力端子、102,202…PCカード、103,203…68ピンコネクタ、104,204…ロジック回路、105…フリップフロップ回路、106a,106b,205a,205b…プルアップ抵抗、111…クロック信号端子、112…フリップフロップ回路入力端子、113…フリップフロップ回路出力端子
Claims (5)
- PCカードと、該PCカードの挿抜検出を行う挿抜検出回路と、挿抜検出結果に基づいて該PCカードの制御を行うホストコンピュータとを備え、該PCカードの挿抜状態を検出するPCカード検出システムにおいて、
前記挿抜検出回路は、
前記ホストコンピュータから入力される所定のタイミングの制御信号に基づいて、前記PCカードから取得した第1の挿抜検出信号を第2の挿抜検出信号に変換する検出信号制御手段を備え、
前記ホストコンピュータは、前記検出信号制御手段から第2の挿抜検出信号を入力して前記PCカードの挿抜状態を判定すると共に、前記検出信号制御手段へ所定のタイミングの制御信号を出力することを特徴とするPCカード検出システム。 - 前記ホストコンピュータは、前記PCカードが挿抜されたことを検出することにより、前記検出信号制御手段への制御信号の出力・停止を制御することを特徴とする請求項1に記載のPCカード検出システム。
- 前記ホストコンピュータが出力する制御信号は所定の周期で動作する信号であり、該ホストコンピュータは、前記制御信号の周期を任意に変更できることを特徴とする請求項1または請求項2に記載のPCカード検出システム。
- PCカードと、該PCカードの挿抜検出を行う挿抜検出回路と、挿抜検出結果に基づいて該PCカードの制御を行うホストコンピュータとを備え、該PCカードの挿抜状態を検出するPCカードの検出処理方法において、前記挿抜検出回路が、前記PCカードから第1の挿抜検出信号を取得する第1のステップと、
前記挿抜検出回路が、前記ホストコンピュータからの制御信号の有無を判定する第2のステップと、
前記挿抜検出回路が、前記制御信号の有無に応じて前記ホストコンピュータへHigh/Lowレベルの第2の挿抜検出信号を出力する第3のステップと、
前記ホストコンピュータが、前記第2の挿抜検出信号のHigh/Lowレベルに基づいて前記PCカードの挿抜状態を判定する第4のステップと
を含むことを特徴とするPCカードの検出処理方法。 - 前記第2のステップにおいて前記挿抜検出回路が制御信号ありと判定したとき、
前記挿抜検出回路が、前記第1の挿抜検出信号を前記制御信号のタイミングに基づいて第2の挿抜検出信号に変換し、
前記ホストコンピュータが、前記第2の挿抜検出信号に基づいて前記PCカードの挿抜状態を判定する
ことを特徴とする請求項4に記載のPCカードの検出処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293626A JP3886877B2 (ja) | 2002-10-07 | 2002-10-07 | Pcカード検出システムおよびpcカードの検出処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293626A JP3886877B2 (ja) | 2002-10-07 | 2002-10-07 | Pcカード検出システムおよびpcカードの検出処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127167A true JP2004127167A (ja) | 2004-04-22 |
JP3886877B2 JP3886877B2 (ja) | 2007-02-28 |
Family
ID=32284486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293626A Expired - Fee Related JP3886877B2 (ja) | 2002-10-07 | 2002-10-07 | Pcカード検出システムおよびpcカードの検出処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3886877B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177923A (ja) * | 2009-01-28 | 2010-08-12 | Panasonic Electric Works Co Ltd | 監視制御装置 |
JP2011053882A (ja) * | 2009-09-01 | 2011-03-17 | Nec Corp | デバイス接続検出回路 |
US8340787B2 (en) | 2009-01-21 | 2012-12-25 | Panasonic Corporation | Monitoring and control device |
-
2002
- 2002-10-07 JP JP2002293626A patent/JP3886877B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8340787B2 (en) | 2009-01-21 | 2012-12-25 | Panasonic Corporation | Monitoring and control device |
JP2010177923A (ja) * | 2009-01-28 | 2010-08-12 | Panasonic Electric Works Co Ltd | 監視制御装置 |
JP2011053882A (ja) * | 2009-09-01 | 2011-03-17 | Nec Corp | デバイス接続検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3886877B2 (ja) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7234050B2 (en) | Techniques for initializing a device on an expansion card | |
US5581747A (en) | Communication system for programmable devices employing a circuit shift register | |
US20160012000A1 (en) | Methods and apparatus for reliable detection and enumeration of devices | |
US7365454B2 (en) | Enhanced power switch device enabling modular USB PC cards | |
JP2008299849A (ja) | カード検出装置および方法 | |
US8230285B2 (en) | Protocol analyzer for consumer electronics | |
JP2006252570A (ja) | 複数電圧印加における自動電圧検出 | |
US6275240B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
CN111881074B (zh) | 电子系统、主机端装置及控制方法 | |
JP2004127167A (ja) | Pcカード検出システムおよびpcカードの検出処理方法 | |
TWI254203B (en) | Test card for multiple functions testing | |
US6892263B1 (en) | System and method for hot swapping daughtercards in high availability computer systems | |
US11226757B2 (en) | Hot plug memory device data protection method | |
US7009380B2 (en) | Interface device for product testing | |
US7624316B2 (en) | Apparatus and method for testing removable flash memory devices | |
TWI435208B (zh) | 積體電路與其控制方法 | |
US20080111586A1 (en) | Method for determining a memory type and related electronic device | |
WO2000041085A1 (en) | Method and apparatus for disabling a graphics device when an upgrade device is installed | |
US10228416B2 (en) | Testing integrated circuit, testing method and electronic device | |
US6122689A (en) | Bus termination circuitry and methods for implementing the same | |
JPH1097357A (ja) | データプロセッサ及びデータ処理システム | |
JP2003248796A (ja) | Pcカード検出装置 | |
CN101833635A (zh) | 一种t卡识别方法及装置 | |
JPH08234869A (ja) | 活線挿抜方式 | |
CN116073644A (zh) | 显卡显示接口的供电方法、显卡和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061122 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |