JPH0799216A - バンプ付き回路基板の製造方法 - Google Patents
バンプ付き回路基板の製造方法Info
- Publication number
- JPH0799216A JPH0799216A JP5240843A JP24084393A JPH0799216A JP H0799216 A JPH0799216 A JP H0799216A JP 5240843 A JP5240843 A JP 5240843A JP 24084393 A JP24084393 A JP 24084393A JP H0799216 A JPH0799216 A JP H0799216A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- photoresist layer
- bumps
- bump
- conductor paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 液状フォトレジストを用いてセラミックス回
路基板１１上にポジ型フォトレジスト層１２を形成し、
このポジ型フォトレジスト層１２にフォトマスク１３を
介して露光処理、現像処理を施すことによりバンプ形成
パターン状に凹部１５を形成し、このポジ型フォトレジ
スト層１２を全面露光処理し、凹部１５に導体ペースト
１６を充填し、この導体ペースト１６を乾燥させて固体
成分をセラミックス回路基板１１に接着させ、ポジ型フ
ォトレジスト層１２に現像処理を施して消失させ、焼成
により導体成分をセラミックス回路基板１１に焼き付け
るバンプ付き回路基板の製造方法。 【効果】 高さが均一で、正確な形状を有し、微細でか
つ位置精度も極めて高いバンプ１８を有するバンプ付き
回路基板を安価に製造でき、この基板は、ショートや接
続不良を発生させることなく集積回路を実装等すること
ができる。
路基板１１上にポジ型フォトレジスト層１２を形成し、
このポジ型フォトレジスト層１２にフォトマスク１３を
介して露光処理、現像処理を施すことによりバンプ形成
パターン状に凹部１５を形成し、このポジ型フォトレジ
スト層１２を全面露光処理し、凹部１５に導体ペースト
１６を充填し、この導体ペースト１６を乾燥させて固体
成分をセラミックス回路基板１１に接着させ、ポジ型フ
ォトレジスト層１２に現像処理を施して消失させ、焼成
により導体成分をセラミックス回路基板１１に焼き付け
るバンプ付き回路基板の製造方法。 【効果】 高さが均一で、正確な形状を有し、微細でか
つ位置精度も極めて高いバンプ１８を有するバンプ付き
回路基板を安価に製造でき、この基板は、ショートや接
続不良を発生させることなく集積回路を実装等すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明はバンプ付き回路基板の製
造方法に関し、より詳細には電子部品等と接続するため
の微細なバンプを有するバンプ付き回路基板の製造方法
に関する。
造方法に関し、より詳細には電子部品等と接続するため
の微細なバンプを有するバンプ付き回路基板の製造方法
に関する。
【０００２】
【従来の技術】従来、回路基板に集積回路を実装する方
法としては、ＬＳＩ等の集積回路を回路基板上に固定し
た後、前記集積回路と回路基板とを金属細線で接続する
ワイヤボンディング方式や一度集積回路をＱＦＰ（クウ
ァッド・フラット・パッケージ）にパッケージングした
後、このＱＦＰを再度回路基板に実装するＱＦＰ表面実
装方式が主流であった。
法としては、ＬＳＩ等の集積回路を回路基板上に固定し
た後、前記集積回路と回路基板とを金属細線で接続する
ワイヤボンディング方式や一度集積回路をＱＦＰ（クウ
ァッド・フラット・パッケージ）にパッケージングした
後、このＱＦＰを再度回路基板に実装するＱＦＰ表面実
装方式が主流であった。
【０００３】しかし、近年の半導体装置の小型化、高密
度化の要求により、フリップチップ方式が注目されてい
る。以下、フリップチップ方式により回路基板に集積回
路を実装する方法について簡単に説明する。
度化の要求により、フリップチップ方式が注目されてい
る。以下、フリップチップ方式により回路基板に集積回
路を実装する方法について簡単に説明する。
【０００４】図２はフリップチップ方式により集積回路
が回路基板に接着された状態を模式的に示した断面図で
あり、図中、３１はセラミックス回路基板を示してい
る。
が回路基板に接着された状態を模式的に示した断面図で
あり、図中、３１はセラミックス回路基板を示してい
る。
【０００５】セラミックス回路基板３１の表面に形成さ
れた凸形状のバンプ３２と、集積回路３３の表面に形成
されたバンプ３４とが、半田３５を介して電気的に接続
され、固定されている。
れた凸形状のバンプ３２と、集積回路３３の表面に形成
されたバンプ３４とが、半田３５を介して電気的に接続
され、固定されている。
【０００６】このように集積回路３３に形成されたバン
プ３４とセラミックス回路基板３１に形成されたバンプ
３２とを接続する方法としては、通常集積回路３３に形
成されたバンプ３４上に半田３５を接着しておき、この
集積回路３３上の半田３５を対応するセラミックス回路
基板３１上のバンプ３２に当接させ、加熱することによ
り接続、固定する方法がとられている。
プ３４とセラミックス回路基板３１に形成されたバンプ
３２とを接続する方法としては、通常集積回路３３に形
成されたバンプ３４上に半田３５を接着しておき、この
集積回路３３上の半田３５を対応するセラミックス回路
基板３１上のバンプ３２に当接させ、加熱することによ
り接続、固定する方法がとられている。
【０００７】このようにセラミックス回路基板３１と集
積回路３３との両方にバンプ３２、３４を形成し、半田
３５を介して両者を接続する方法を採用することによ
り、セラミックス回路基板３１と集積回路３３との間に
空間が確保されるため、半田付け時に生ずるフラックス
や半田滓の等の汚物を洗浄によって確実に除去でき、信
頼性を向上させることができる。
積回路３３との両方にバンプ３２、３４を形成し、半田
３５を介して両者を接続する方法を採用することによ
り、セラミックス回路基板３１と集積回路３３との間に
空間が確保されるため、半田付け時に生ずるフラックス
や半田滓の等の汚物を洗浄によって確実に除去でき、信
頼性を向上させることができる。
【０００８】他方、セラミックス回路基板３１を更に他
の基板（マザーボード）に実装する方法として、従来は
ＤＩＰ（デュアル・イン・ライン・パッケージ）方式や
ＰＧＡ（ピン・グリッド・アレイ）方式が採られてい
た。
の基板（マザーボード）に実装する方法として、従来は
ＤＩＰ（デュアル・イン・ライン・パッケージ）方式や
ＰＧＡ（ピン・グリッド・アレイ）方式が採られてい
た。
【０００９】しかし、この場合においても小型化・高密
度化・軽量化の要求から、セラミックス回路基板３１を
マザーボードに直接表面実装することが可能なフリップ
チップ方式への移行が切望されている。
度化・軽量化の要求から、セラミックス回路基板３１を
マザーボードに直接表面実装することが可能なフリップ
チップ方式への移行が切望されている。
【００１０】図３はフリップチップ方式によりセラミッ
クス回路基板３１がマザーボードに接着、固定された状
態を模式的に示した断面図である。
クス回路基板３１がマザーボードに接着、固定された状
態を模式的に示した断面図である。
【００１１】セラミックス回路基板３１の表面に形成さ
れた凸形状のバンプ３２と、マザーボード４１の表面に
形成されたバンプ４２とが、半田３５を介して電気的に
接続され、固定されている。両者を接続、固定する方法
として、上記の場合と同様の方法をとることができる。
れた凸形状のバンプ３２と、マザーボード４１の表面に
形成されたバンプ４２とが、半田３５を介して電気的に
接続され、固定されている。両者を接続、固定する方法
として、上記の場合と同様の方法をとることができる。
【００１２】図４は前記フリップチップ方式により集積
回路等を接続するために用いられるセラミックス回路基
板３１の一例を模式的に示した断面図である。
回路等を接続するために用いられるセラミックス回路基
板３１の一例を模式的に示した断面図である。
【００１３】高密度実装を図るために、セラミックス回
路基板３１の内部には複数の層に亘って内部配線３７が
形成されており、この内部配線３７同士を接続するため
にスルーホールが形成されている。そしてフリップチッ
プ方式により、セラミックス回路基板３１内部に形成さ
れた内部配線３７と被実装体とを接続するため、表面に
露出したスルーホールの端部にバンプ３２が形成され、
内部配線３７との接続が図られている。図４に示したよ
うな高密度実装を図るためのセラミックス回路基板３１
では、形成されるバンプ３２は小さくなり、かつその密
度も相当に高くなる。
路基板３１の内部には複数の層に亘って内部配線３７が
形成されており、この内部配線３７同士を接続するため
にスルーホールが形成されている。そしてフリップチッ
プ方式により、セラミックス回路基板３１内部に形成さ
れた内部配線３７と被実装体とを接続するため、表面に
露出したスルーホールの端部にバンプ３２が形成され、
内部配線３７との接続が図られている。図４に示したよ
うな高密度実装を図るためのセラミックス回路基板３１
では、形成されるバンプ３２は小さくなり、かつその密
度も相当に高くなる。
【００１４】このように、セラミックス回路基板３１に
集積回路３３をフリップチップ方式により実装する場
合、又はマザーボード４１にセラミックス回路基板３１
をフリップチップ方式により実装する場合において、セ
ラミックス回路基板３１には高精度でかつ高密度なバン
プ３２を形成する必要がある。ここで、高精度なバンプ
３２とは径、厚み（高さ）、ピッチ等のばらつきが小さ
いパッドをいい、高密度なバンプ３２とは直径やピッチ
が小さいパッドをいう。
集積回路３３をフリップチップ方式により実装する場
合、又はマザーボード４１にセラミックス回路基板３１
をフリップチップ方式により実装する場合において、セ
ラミックス回路基板３１には高精度でかつ高密度なバン
プ３２を形成する必要がある。ここで、高精度なバンプ
３２とは径、厚み（高さ）、ピッチ等のばらつきが小さ
いパッドをいい、高密度なバンプ３２とは直径やピッチ
が小さいパッドをいう。
【００１５】セラミックス回路基板３１上にバンプ３２
を形成する従来の方法としては、Ｗ、Ｍｏ−Ｍｎ、Ａ
ｕ、Ａｇ−Ｐｄ、Ｃｕ等の導体材料を含有する導体ペー
ストをスクリーン印刷法によりセラミックス回路基板３
１表面に塗布し、焼成して前記金属を基板に焼き付けた
後、必要により、Ｎｉ及びＡｕ等のめっきをし、又はＣ
ｒ−Ｃｕ等を蒸着する方法がある。
を形成する従来の方法としては、Ｗ、Ｍｏ−Ｍｎ、Ａ
ｕ、Ａｇ−Ｐｄ、Ｃｕ等の導体材料を含有する導体ペー
ストをスクリーン印刷法によりセラミックス回路基板３
１表面に塗布し、焼成して前記金属を基板に焼き付けた
後、必要により、Ｎｉ及びＡｕ等のめっきをし、又はＣ
ｒ−Ｃｕ等を蒸着する方法がある。
【００１６】
【発明が解決しようとする課題】しかしながら、上記し
たスクリーン印刷法によりセラミックス回路基板３１に
バンプ３２を形成した場合、以下に述べるような種々の
問題が発生する。
たスクリーン印刷法によりセラミックス回路基板３１に
バンプ３２を形成した場合、以下に述べるような種々の
問題が発生する。
【００１７】図５は前記スクリーン印刷法によりセラミ
ックス回路基板３１に形成されたバンプ３２とマザーボ
ード４１に形成されたバンプ４２とが、半田３５を介し
て接続、固定されている状態を示した断面図である。
ックス回路基板３１に形成されたバンプ３２とマザーボ
ード４１に形成されたバンプ４２とが、半田３５を介し
て接続、固定されている状態を示した断面図である。
【００１８】図５に示したように、前記スクリーン印刷
法においては、通常金網よりなるメッシュの開口部と非
開口部とでペーストの吐出量が異なること等により印刷
厚みのばらつきが生じるために、セラミックス回路基板
３１の表面に形成されたバンプ３２の高さが不揃いにな
り、高さの低いバンプ３２ａと高いバンプ３２ｂ、３２
ｃがそれぞれ形成される。従って、このセラミックス回
路基板３１をマザーボード４２に実装すると、セラミッ
クス回路基板３１上の高さの低いバンプ３２ａとマザー
ボード４１上のバンプ４２に接着した半田３５との間
に、隙間３６が形成され、そのために接続不良が発生す
るという課題があった。
法においては、通常金網よりなるメッシュの開口部と非
開口部とでペーストの吐出量が異なること等により印刷
厚みのばらつきが生じるために、セラミックス回路基板
３１の表面に形成されたバンプ３２の高さが不揃いにな
り、高さの低いバンプ３２ａと高いバンプ３２ｂ、３２
ｃがそれぞれ形成される。従って、このセラミックス回
路基板３１をマザーボード４２に実装すると、セラミッ
クス回路基板３１上の高さの低いバンプ３２ａとマザー
ボード４１上のバンプ４２に接着した半田３５との間
に、隙間３６が形成され、そのために接続不良が発生す
るという課題があった。
【００１９】また、導体ペーストをセラミックス回路基
板３１に印刷すると、セラミックス回路基板３１表面に
導体ペースト中の溶剤が広がり易くなり、「にじみ」や
「だれ」等が発生するため、形成されるバンプ３２の間
隔が１００μｍ以下になると形成されたバンプ３２同士
がショートするという課題があった。
板３１に印刷すると、セラミックス回路基板３１表面に
導体ペースト中の溶剤が広がり易くなり、「にじみ」や
「だれ」等が発生するため、形成されるバンプ３２の間
隔が１００μｍ以下になると形成されたバンプ３２同士
がショートするという課題があった。
【００２０】さらに、このスクリーン印刷法では、スキ
ージがスクリーンを押さえつけながら移動し、このスキ
ージの移動により導体ペーストをスクリーンからセラミ
ックス回路基板３１側に吐き出して、セラミックス回路
基板３１の表面に導体ペーストを印刷していく方法がと
られており、このスキージがスクリーンを押さえつける
ときにスクリーンがたわむため、印刷されたパターンが
設定した位置よりずれ易く、印刷されたパターンの位置
精度が低いという課題もあった。
ージがスクリーンを押さえつけながら移動し、このスキ
ージの移動により導体ペーストをスクリーンからセラミ
ックス回路基板３１側に吐き出して、セラミックス回路
基板３１の表面に導体ペーストを印刷していく方法がと
られており、このスキージがスクリーンを押さえつける
ときにスクリーンがたわむため、印刷されたパターンが
設定した位置よりずれ易く、印刷されたパターンの位置
精度が低いという課題もあった。
【００２１】上記したような問題が発生するのを防止す
るため、蒸着法によりセラミックス回路基板３１上にバ
ンプ３２を形成する方法もある。
るため、蒸着法によりセラミックス回路基板３１上にバ
ンプ３２を形成する方法もある。
【００２２】この蒸着法はフォトリソグラフィーの技術
を応用することができるので、高精度で、かつ微細なパ
ターンを形成することが可能であるが、スクリーン印刷
法に比べてコストが高くなるという課題があった。
を応用することができるので、高精度で、かつ微細なパ
ターンを形成することが可能であるが、スクリーン印刷
法に比べてコストが高くなるという課題があった。
【００２３】本発明はこのような課題に鑑みなされたも
のであり、高さのばらつきが小さく高密度で高精度のバ
ンプを形成することができ、従って集積回路を実装した
場合等においてもショートや接続不良がなく、しかも低
コストで製造が可能なバンプ付き回路基板の製造方法を
提供することを目的としている。
のであり、高さのばらつきが小さく高密度で高精度のバ
ンプを形成することができ、従って集積回路を実装した
場合等においてもショートや接続不良がなく、しかも低
コストで製造が可能なバンプ付き回路基板の製造方法を
提供することを目的としている。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るバンプ付き回路基板の製造方法は、セラ
ミックス回路基板の表面にバンプを突設するバンプ付き
回路基板の製造方法において、液状フォトレジストを用
いてセラミックス回路基板上にポジ型フォトレジスト層
を形成するフォトレジスト層形成工程と、前記ポジ型フ
ォトレジスト層に所定のバンプ形成パターンを有するフ
ォトマスクを介して露光処理を施し、その後現像処理を
施すことにより、前記ポジ型フォトレジスト層にバンプ
形成パターン状に凹部を形成する凹部形成工程と、前記
凹部が形成された前記ポジ型フォトレジスト層に全面露
光処理を施す全面露光処理工程と、前記凹部にバンプ形
成用の導体ペーストを充填する導体ペースト充填工程
と、前記凹部に充填された前記導体ペーストを乾燥さ
せ、前記導体ペースト中の固体成分を前記セラミックス
回路基板に接着させる接着工程と、前記ポジ型フォトレ
ジスト層に現像処理を施して前記フォトレジスト層を消
失させるフォトレジスト層消失工程と、焼成により前記
導体ペースト中の固体成分を前記セラミックス回路基板
に焼き付ける焼付工程とを含むことを特徴としている。
に本発明に係るバンプ付き回路基板の製造方法は、セラ
ミックス回路基板の表面にバンプを突設するバンプ付き
回路基板の製造方法において、液状フォトレジストを用
いてセラミックス回路基板上にポジ型フォトレジスト層
を形成するフォトレジスト層形成工程と、前記ポジ型フ
ォトレジスト層に所定のバンプ形成パターンを有するフ
ォトマスクを介して露光処理を施し、その後現像処理を
施すことにより、前記ポジ型フォトレジスト層にバンプ
形成パターン状に凹部を形成する凹部形成工程と、前記
凹部が形成された前記ポジ型フォトレジスト層に全面露
光処理を施す全面露光処理工程と、前記凹部にバンプ形
成用の導体ペーストを充填する導体ペースト充填工程
と、前記凹部に充填された前記導体ペーストを乾燥さ
せ、前記導体ペースト中の固体成分を前記セラミックス
回路基板に接着させる接着工程と、前記ポジ型フォトレ
ジスト層に現像処理を施して前記フォトレジスト層を消
失させるフォトレジスト層消失工程と、焼成により前記
導体ペースト中の固体成分を前記セラミックス回路基板
に焼き付ける焼付工程とを含むことを特徴としている。
【００２５】以下、本発明に係るバンプ付き回路基板の
製造方法を図１（ａ）〜（ｇ）に基づいて説明する。
製造方法を図１（ａ）〜（ｇ）に基づいて説明する。
【００２６】まずフォトレジスト層形成工程として、液
状のポジ型フォトレジストを用いて、セラミックス回路
基板１１上にポジ型フォトレジスト層１２を形成する
（図１（ａ））。
状のポジ型フォトレジストを用いて、セラミックス回路
基板１１上にポジ型フォトレジスト層１２を形成する
（図１（ａ））。
【００２７】本発明に使用するセラミックス回路基板１
１としては、特に限定されず、通常セラミックス基板と
して使用されるアルミナセラミックス基板の他、例えば
ムライトセラミックス基板、ガラスセラミックス基板、
窒化アルミニウムセラミックス基板等が挙げられ、内部
に配線等が形成された基板であってもよい。
１としては、特に限定されず、通常セラミックス基板と
して使用されるアルミナセラミックス基板の他、例えば
ムライトセラミックス基板、ガラスセラミックス基板、
窒化アルミニウムセラミックス基板等が挙げられ、内部
に配線等が形成された基板であってもよい。
【００２８】ポジ型フォトレジスト層１２の形成には液
状ポジ型フォトレジストを使用し、セラミックス回路基
板上１１に、例えばロールコーター法、バーコーター
法、スピンコーター法、ディップ法等を用いて前記液状
フォトレジストを塗布した後、８７〜９０℃で３０〜４
０分程度オーブン等により熱処理して乾燥させ、固体状
のポジ型フォトレジスト層１２を形成する。前記液状の
フォトレジストとしては、例えばヘキストジャパン社製
のＡＺ４９０３、ＡＺ４６２０Ａ、東京応化工業社製の
ＯＰレジスト、東京エレクトロン社製のアキュトレー
ス、日本チバガイギー社製のプロビマー等が挙げられ
る。
状ポジ型フォトレジストを使用し、セラミックス回路基
板上１１に、例えばロールコーター法、バーコーター
法、スピンコーター法、ディップ法等を用いて前記液状
フォトレジストを塗布した後、８７〜９０℃で３０〜４
０分程度オーブン等により熱処理して乾燥させ、固体状
のポジ型フォトレジスト層１２を形成する。前記液状の
フォトレジストとしては、例えばヘキストジャパン社製
のＡＺ４９０３、ＡＺ４６２０Ａ、東京応化工業社製の
ＯＰレジスト、東京エレクトロン社製のアキュトレー
ス、日本チバガイギー社製のプロビマー等が挙げられ
る。
【００２９】形成するポジ型フォトレジスト層１２の厚
みは１０〜５０μｍが好ましい。ポジ型フォトレジスト
層１２の厚みが１０μｍ未満では、後工程においてポジ
型フォトレジスト層１２に形成された凹部１０に導体ペ
ースト１６を充填することが困難になり、他方ポジ型フ
ォトレジスト層１２の厚みが５０μｍを超えると後工程
で現像処理した場合、バンプ形成パターン状の凹部１５
を完全に形成することが困難になる。
みは１０〜５０μｍが好ましい。ポジ型フォトレジスト
層１２の厚みが１０μｍ未満では、後工程においてポジ
型フォトレジスト層１２に形成された凹部１０に導体ペ
ースト１６を充填することが困難になり、他方ポジ型フ
ォトレジスト層１２の厚みが５０μｍを超えると後工程
で現像処理した場合、バンプ形成パターン状の凹部１５
を完全に形成することが困難になる。
【００３０】このように本発明では液状フォトレジスト
を用いてポジ型フォトレジスト層１２を形成するので、
セラミックス回路基板１１表面にシングルミクロンオー
ダーの凹凸があった場合でも、形成されたポジ型フォト
レジスト層１２の表面は水平となる。
を用いてポジ型フォトレジスト層１２を形成するので、
セラミックス回路基板１１表面にシングルミクロンオー
ダーの凹凸があった場合でも、形成されたポジ型フォト
レジスト層１２の表面は水平となる。
【００３１】次に凹部形成工程として、ポジ型フォトレ
ジスト層１２に所定のバンプ形成パターンを有するフォ
トマスク１３を介して紫外線１４等による露光処理を施
し（図１（ｂ））、その後現像処理を施すことにより、
ポジ型フォトレジスト層１２にバンプ形成パターン状に
凹部１５を形成する（図１（ｃ））。
ジスト層１２に所定のバンプ形成パターンを有するフォ
トマスク１３を介して紫外線１４等による露光処理を施
し（図１（ｂ））、その後現像処理を施すことにより、
ポジ型フォトレジスト層１２にバンプ形成パターン状に
凹部１５を形成する（図１（ｃ））。
【００３２】前記紫外線１４等による露光処理の条件は
特に限定されず、通常半導体基板等を形成する際にポジ
型フォトレジスト層に対して施す露光処理の条件で行う
ことができる。また現像処理の条件も特に限定されるも
のではなく、通常行われるスプレー法又は浸漬揺動法等
の方法により現像することができる。
特に限定されず、通常半導体基板等を形成する際にポジ
型フォトレジスト層に対して施す露光処理の条件で行う
ことができる。また現像処理の条件も特に限定されるも
のではなく、通常行われるスプレー法又は浸漬揺動法等
の方法により現像することができる。
【００３３】上記方法によりポジ型フォトレジスト層１
２に直径が５０〜１００μｍ程度で、お互いの間隔が５
０μｍ程度まで近づいた凹部１５を形成することができ
る。次に全面露光処理工程として、凹部１５が形成され
たポジ型フォトレジスト層１２全面に紫外線１４等を照
射し、全面露光処理を施す（図１（ｄ））。
２に直径が５０〜１００μｍ程度で、お互いの間隔が５
０μｍ程度まで近づいた凹部１５を形成することができ
る。次に全面露光処理工程として、凹部１５が形成され
たポジ型フォトレジスト層１２全面に紫外線１４等を照
射し、全面露光処理を施す（図１（ｄ））。
【００３４】ポジ型フォトレジスト層１２に全面露光処
理を施す目的は、後工程で現像処理を施すことにより、
このポジ型フォトレジスト層１２を溶解、消失させるた
めである。この露光処理の条件も特に限定されず、通常
行われている条件でよい。
理を施す目的は、後工程で現像処理を施すことにより、
このポジ型フォトレジスト層１２を溶解、消失させるた
めである。この露光処理の条件も特に限定されず、通常
行われている条件でよい。
【００３５】なお、前記全面露光処理工程は、後述する
導体ペースト充填工程、又は接着工程の後であってもよ
い。
導体ペースト充填工程、又は接着工程の後であってもよ
い。
【００３６】次に導体ペースト充填工程として、ポジ型
フォトレジスト層１２に形成された凹部１５にバンプ形
成用の導体ペースト１６を充填する（図１（ｅ））。
フォトレジスト層１２に形成された凹部１５にバンプ形
成用の導体ペースト１６を充填する（図１（ｅ））。
【００３７】バンプ形成用の導体としては、通常基板等
の配線に使用される公知の導体材料を使用することがで
きるが、その具体例として、例えばＷ、Ｍｏ−Ｍｎ、Ａ
ｕ、Ａｇ−Ｐｄ、Ｃｕ等が挙げられる。
の配線に使用される公知の導体材料を使用することがで
きるが、その具体例として、例えばＷ、Ｍｏ−Ｍｎ、Ａ
ｕ、Ａｇ−Ｐｄ、Ｃｕ等が挙げられる。
【００３８】また導体ペースト１６の溶剤には、ポジ型
フォトレジスト層１２を溶解しないものを用いる必要が
ある。これは、ポジ型フォトレジスト層１２を溶解する
溶剤を用いて導体ペースト１６を調製した場合、ポジ型
フォトレジスト層１２の凹部１５に導体ペースト１６を
充填すると、フォトレジスト層１２が前記溶剤に溶解
し、凹部１５の形状が崩れるためである。ポジ型フォト
レジスト層１２を溶解しない溶剤としては、例えばトル
エン、キシレン、ショウノウ油、テレビン油、パイン油
等、誘電率の低い炭化水素系溶剤が挙げられる。
フォトレジスト層１２を溶解しないものを用いる必要が
ある。これは、ポジ型フォトレジスト層１２を溶解する
溶剤を用いて導体ペースト１６を調製した場合、ポジ型
フォトレジスト層１２の凹部１５に導体ペースト１６を
充填すると、フォトレジスト層１２が前記溶剤に溶解
し、凹部１５の形状が崩れるためである。ポジ型フォト
レジスト層１２を溶解しない溶剤としては、例えばトル
エン、キシレン、ショウノウ油、テレビン油、パイン油
等、誘電率の低い炭化水素系溶剤が挙げられる。
【００３９】また、導体ペースト１６に使用される樹脂
（バインダー）は、後工程で用いられる現像液に溶解し
ないものである必要がある。これは、ポジ型フォトレジ
スト層１２に形成された凹部１５に導体ペースト１６を
充填した後、このポジ型フォトレジスト層１２を現像液
に接触させて溶解、消失させる工程において、導体ペー
スト１６が現像液に溶解しないようにするためである。
現像液は通常水溶液であるので、導体ペースト１６に用
いられる樹脂は非水溶性の樹脂である必要があり、前記
樹脂の具体例としては、例えばエチルセルロース、アク
リル樹脂、メタクリル樹脂等が挙げられる。
（バインダー）は、後工程で用いられる現像液に溶解し
ないものである必要がある。これは、ポジ型フォトレジ
スト層１２に形成された凹部１５に導体ペースト１６を
充填した後、このポジ型フォトレジスト層１２を現像液
に接触させて溶解、消失させる工程において、導体ペー
スト１６が現像液に溶解しないようにするためである。
現像液は通常水溶液であるので、導体ペースト１６に用
いられる樹脂は非水溶性の樹脂である必要があり、前記
樹脂の具体例としては、例えばエチルセルロース、アク
リル樹脂、メタクリル樹脂等が挙げられる。
【００４０】以上の理由から本発明に使用される導体ペ
ースト１６としては、例えば上記導体粉末が８０〜９２
ｗｔ％、前記アクリル樹脂等の樹脂が２〜６ｗｔ％、ト
ルエン等の溶剤が２〜１８ｗｔ％の組成からなるものが
好ましい。
ースト１６としては、例えば上記導体粉末が８０〜９２
ｗｔ％、前記アクリル樹脂等の樹脂が２〜６ｗｔ％、ト
ルエン等の溶剤が２〜１８ｗｔ％の組成からなるものが
好ましい。
【００４１】なお、焼成後に導体とセラミックス基板と
の接着性を高めるために、上記導体粉末に対し、ガラ
ス、ＳｉＯ2 、ＴｉＯ2 等の無機結合粉末を２．５〜１
０ｗｔ添加してもよい。
の接着性を高めるために、上記導体粉末に対し、ガラ
ス、ＳｉＯ2 、ＴｉＯ2 等の無機結合粉末を２．５〜１
０ｗｔ添加してもよい。
【００４２】上記した組成の導体ペースト１６をフォト
レジスト層１２の凹部１５に充填する方法としては、図
１（ｅ）に示したように、テフロンヘラ１７を用い、導
体ペースト１６を凹部１５に直接擦り込むようにすれば
よい。なお、凹部１５以外のポジ型フォトレジスト層１
２の表面に導体ペースト１６が残存した場合には、導体
ペースト１６の付着していないテフロンヘラ１７を用い
て掻き取ることにより殆ど除去することができる。さら
に、前記操作によっても除去できない極薄い導体ペース
ト１６の層が存在する場合は、導体ペースト１６を乾燥
させた後、ラッピングフィルムを用いて研磨することに
より除去することができる。
レジスト層１２の凹部１５に充填する方法としては、図
１（ｅ）に示したように、テフロンヘラ１７を用い、導
体ペースト１６を凹部１５に直接擦り込むようにすれば
よい。なお、凹部１５以外のポジ型フォトレジスト層１
２の表面に導体ペースト１６が残存した場合には、導体
ペースト１６の付着していないテフロンヘラ１７を用い
て掻き取ることにより殆ど除去することができる。さら
に、前記操作によっても除去できない極薄い導体ペース
ト１６の層が存在する場合は、導体ペースト１６を乾燥
させた後、ラッピングフィルムを用いて研磨することに
より除去することができる。
【００４３】次に接着工程として、凹部１５に充填され
た導体ペースト１６を乾燥させ、導体ペースト１６中の
固体成分をセラミックス回路基板１１に接着させる。
た導体ペースト１６を乾燥させ、導体ペースト１６中の
固体成分をセラミックス回路基板１１に接着させる。
【００４４】この工程では、導体ペースト１６中の溶剤
成分を蒸発させ、同時に加熱処理を施すによって、導体
ペースト１６中の固体成分を樹脂を介してセラミックス
回路基板１１表面に接着させる。
成分を蒸発させ、同時に加熱処理を施すによって、導体
ペースト１６中の固体成分を樹脂を介してセラミックス
回路基板１１表面に接着させる。
【００４５】その後フォトレジスト層消失工程として、
ポジ型フォトレジスト層１２に現像処理を施してこのポ
ジ型フォトレジスト層１２を消失させる（図１
（ｆ））。
ポジ型フォトレジスト層１２に現像処理を施してこのポ
ジ型フォトレジスト層１２を消失させる（図１
（ｆ））。
【００４６】前述したように、ポジ型フォトレジスト層
１２は、露光処理が施されているので、現像液を用いて
現像処理を施すことにより、溶解、消失する。前記現像
処理の条件として特別の条件は必要ない。また導体ペー
スト１６の溶剤には非水溶性樹脂が使用されているた
め、バンプのパターン状に形成された樹脂を含む導体材
料の形状が崩れることはない。
１２は、露光処理が施されているので、現像液を用いて
現像処理を施すことにより、溶解、消失する。前記現像
処理の条件として特別の条件は必要ない。また導体ペー
スト１６の溶剤には非水溶性樹脂が使用されているた
め、バンプのパターン状に形成された樹脂を含む導体材
料の形状が崩れることはない。
【００４７】この場合、ポジ型フォトレジスト層１２を
酸化性雰囲気中で燃焼させることにより除去する方法を
とると、多量の樹脂を燃焼させなければならないので、
過酷な条件が必要となり、セラミックス回路基板１１や
導体等に与える熱的ダメージや酸化ダメージが大きいの
で好ましくない。
酸化性雰囲気中で燃焼させることにより除去する方法を
とると、多量の樹脂を燃焼させなければならないので、
過酷な条件が必要となり、セラミックス回路基板１１や
導体等に与える熱的ダメージや酸化ダメージが大きいの
で好ましくない。
【００４８】最後に焼付工程として、焼成を行うことに
より、セラミックス回路基板１１に接着されている導体
を含む導体ペースト１６中の有機分を分解、消失させ、
導体ペースト１６中の導体成分をセラミックス回路基板
１１に焼き付け、バンプ１８を形成する（図１
（ｇ））。
より、セラミックス回路基板１１に接着されている導体
を含む導体ペースト１６中の有機分を分解、消失させ、
導体ペースト１６中の導体成分をセラミックス回路基板
１１に焼き付け、バンプ１８を形成する（図１
（ｇ））。
【００４９】この場合の焼成条件は、セラミックス回路
基板１１の種類や導体材料の種類により異なるが、樹脂
等が十分に分解、消失し、前記導体がセラミックス回路
基板１１にしっかり接着される条件が必要となる。
基板１１の種類や導体材料の種類により異なるが、樹脂
等が十分に分解、消失し、前記導体がセラミックス回路
基板１１にしっかり接着される条件が必要となる。
【００５０】上記した工程を経ることにより、セラミッ
クス回路基板１１上に導体材料からなるバンプ１８のパ
ターンが形成される。
クス回路基板１１上に導体材料からなるバンプ１８のパ
ターンが形成される。
【００５１】このバンプ１８には、適宜ＮｉめっきやＡ
ｕめっきを施してもよく、またＣｒやＣｕ等を蒸着して
もよい。
ｕめっきを施してもよく、またＣｒやＣｕ等を蒸着して
もよい。
【００５２】
【作用】本発明に係るバンプ付き回路基板の製造方法に
よれば、セラミックス回路基板の表面にバンプを突設す
るバンプ付き回路基板の製造方法において、液状フォト
レジストを用いてセラミックス回路基板上にポジ型フォ
トレジスト層を形成するフォトレジスト層形成工程と、
前記ポジ型フォトレジスト層に所定のバンプ形成パター
ンを有するフォトマスクを介して露光処理を施し、その
後現像処理を施すことにより、前記ポジ型フォトレジス
ト層にバンプ形成パターン状に凹部を形成する凹部形成
工程と、前記凹部が形成された前記ポジ型フォトレジス
ト層に全面露光処理を施す全面露光処理工程と、前記凹
部にバンプ形成用の導体ペーストを充填する導体ペース
ト充填工程と、前記凹部に充填された前記導体ペースト
を乾燥させ、前記導体ペースト中の固体成分を前記セラ
ミックス回路基板に接着させる接着工程と、前記ポジ型
フォトレジスト層に現像処理を施して前記フォトレジス
ト層を消失させるフォトレジスト層消失工程と、焼成に
より前記導体ペースト中の固体成分を前記セラミックス
回路基板に焼き付ける焼付工程とを含むので、前記フォ
トレジスト層形成工程において前記セラミックス回路基
板上に水平なポジ型フォトレジスト層が形成され、前記
凹部形成工程ではフォトリソグラフィーによりパターニ
ングするために形成された前記凹部の位置精度も極めて
高く、正確なバンプ形成パターン状の凹部が形成され、
前記導体ペースト充填工程で前記凹部に充填された導体
ペースト層は高さが揃い、スクリーン印刷の場合のよう
に、パターンがにじんだりだれたりすることはない。そ
の後の接着工程、フォトレジスト層消失工程、及び焼付
工程を経ることにより、その高さが均一で、正確な形状
を有し、位置精度も極めて高いバンプを有するバンプ付
き回路基板が比較的安価に製造される。また、従来のス
クリーン印刷法と比べて比べて微細なバンプが形成され
る。
よれば、セラミックス回路基板の表面にバンプを突設す
るバンプ付き回路基板の製造方法において、液状フォト
レジストを用いてセラミックス回路基板上にポジ型フォ
トレジスト層を形成するフォトレジスト層形成工程と、
前記ポジ型フォトレジスト層に所定のバンプ形成パター
ンを有するフォトマスクを介して露光処理を施し、その
後現像処理を施すことにより、前記ポジ型フォトレジス
ト層にバンプ形成パターン状に凹部を形成する凹部形成
工程と、前記凹部が形成された前記ポジ型フォトレジス
ト層に全面露光処理を施す全面露光処理工程と、前記凹
部にバンプ形成用の導体ペーストを充填する導体ペース
ト充填工程と、前記凹部に充填された前記導体ペースト
を乾燥させ、前記導体ペースト中の固体成分を前記セラ
ミックス回路基板に接着させる接着工程と、前記ポジ型
フォトレジスト層に現像処理を施して前記フォトレジス
ト層を消失させるフォトレジスト層消失工程と、焼成に
より前記導体ペースト中の固体成分を前記セラミックス
回路基板に焼き付ける焼付工程とを含むので、前記フォ
トレジスト層形成工程において前記セラミックス回路基
板上に水平なポジ型フォトレジスト層が形成され、前記
凹部形成工程ではフォトリソグラフィーによりパターニ
ングするために形成された前記凹部の位置精度も極めて
高く、正確なバンプ形成パターン状の凹部が形成され、
前記導体ペースト充填工程で前記凹部に充填された導体
ペースト層は高さが揃い、スクリーン印刷の場合のよう
に、パターンがにじんだりだれたりすることはない。そ
の後の接着工程、フォトレジスト層消失工程、及び焼付
工程を経ることにより、その高さが均一で、正確な形状
を有し、位置精度も極めて高いバンプを有するバンプ付
き回路基板が比較的安価に製造される。また、従来のス
クリーン印刷法と比べて比べて微細なバンプが形成され
る。
【００５３】また、導体パターンを形成した後のポジ型
フォトレジスト層の除去は湿式プロセスにより行われて
いるので、燃焼させて除去する場合のようにセラミック
ス回路基板や導体材料が熱的ダメージや酸化ダメージを
受けることがない。
フォトレジスト層の除去は湿式プロセスにより行われて
いるので、燃焼させて除去する場合のようにセラミック
ス回路基板や導体材料が熱的ダメージや酸化ダメージを
受けることがない。
【００５４】従って、このバンプ付き回路基板に集積回
路を実装したり、マザーボードにこのバンプ付き回路基
板を実装した場合にも、ショートや接続不良が発生する
ことはない。
路を実装したり、マザーボードにこのバンプ付き回路基
板を実装した場合にも、ショートや接続不良が発生する
ことはない。
【００５５】
【実施例及び比較例】以下、本発明に係るバンプ付き回
路基板の製造方法の実施例を図面に基づいて説明する。
路基板の製造方法の実施例を図面に基づいて説明する。
【００５６】図１（ａ）〜（ｇ）は実施例に係るバンプ
付きセラミックス回路基板の製造方法における各工程を
模式的に示した断面図である。
付きセラミックス回路基板の製造方法における各工程を
模式的に示した断面図である。
【００５７】［実施例１］まず、アルミナからなるセラ
ミックス回路基板１１（表面荒さ ±３μｍ）上に、液
状のポジ型フォトレジスト（ヘキストジャパン社製 Ａ
Ｚ４９０３）を用いて、バーコーター法により、厚さが
約２５μｍのポジ型フォトレジスト含有層を形成した。
形成されたポジ型フォトレジスト含有層は溶剤等の液状
成分を含んでいるので、これを９０℃に保持したオーブ
ン内に３０分入れておくことにより、乾燥させ、固体状
のポジ型フォトレジスト層１２を形成した（図１
（ａ））。
ミックス回路基板１１（表面荒さ ±３μｍ）上に、液
状のポジ型フォトレジスト（ヘキストジャパン社製 Ａ
Ｚ４９０３）を用いて、バーコーター法により、厚さが
約２５μｍのポジ型フォトレジスト含有層を形成した。
形成されたポジ型フォトレジスト含有層は溶剤等の液状
成分を含んでいるので、これを９０℃に保持したオーブ
ン内に３０分入れておくことにより、乾燥させ、固体状
のポジ型フォトレジスト層１２を形成した（図１
（ａ））。
【００５８】その後、ポジ型フォトレジスト層１２に所
定のバンプ形成パターン（バンプ直径；５０μｍ、バン
プ間のピッチ；１００μｍ）を有するフォトマスク１４
を介して露光量が３０００ｍＪ／ｃｍ2 の条件で紫外線
を照射した（図１（ｂ））。
定のバンプ形成パターン（バンプ直径；５０μｍ、バン
プ間のピッチ；１００μｍ）を有するフォトマスク１４
を介して露光量が３０００ｍＪ／ｃｍ2 の条件で紫外線
を照射した（図１（ｂ））。
【００５９】次いで、現像液（ヘキストジャパン社製
ＡＺ４００Ｋ）中にポジ型フォトレジスト層１２を有す
るセラミックス回路基板１１を浸漬し、揺動させて現像
処理を施し、ポジ型フォトレジスト層１２にバンプ形成
パターン状に凹部１５を形成した（図１（ｃ））。
ＡＺ４００Ｋ）中にポジ型フォトレジスト層１２を有す
るセラミックス回路基板１１を浸漬し、揺動させて現像
処理を施し、ポジ型フォトレジスト層１２にバンプ形成
パターン状に凹部１５を形成した（図１（ｃ））。
【００６０】次に、１２０℃に保持したホットプレート
上にセラミックス回路基板１１を置き、３０秒間加熱し
た後、露光量が３０００ｍＪ／ｃｍ2 の条件でフォトレ
ジスト層１２の全面に紫外線１４を照射した（図１
（ｄ））。
上にセラミックス回路基板１１を置き、３０秒間加熱し
た後、露光量が３０００ｍＪ／ｃｍ2 の条件でフォトレ
ジスト層１２の全面に紫外線１４を照射した（図１
（ｄ））。
【００６１】次いで、導体材料としてＭｏとＭｎ（平均
粒径は共に３μｍ）、無機結合材料としてＳｉＯ2 とＴ
ｉＯ2 が、それぞれ７５：１５：５：５（重量比）の割
合で混合された粉末を８５ｗｔ％含有し、その他にアク
リル樹脂を６ｗｔ％及びテレピン油を９ｗｔ％含有する
導体ペースト１６を用い、この導体ペースト１６を凹部
１５が形成されたポジ型フォトレジスト層１２の上に少
量置き、テフロンヘラ１７をポジ型フォトレジスト層１
２の表面に接触させたまま水平に移動させ、ポジ型フォ
トレジスト層１２の凹部１５に導体ペースト１６を擦り
込むようにして充填した（図１（ｅ））。凹部１５以外
のポジ型フォトレジスト層１２の表面に導体ペースト１
６が残存した場合は、導体ペースト１６の付着していな
いテヘロンヘラ１７にて掻き取った。
粒径は共に３μｍ）、無機結合材料としてＳｉＯ2 とＴ
ｉＯ2 が、それぞれ７５：１５：５：５（重量比）の割
合で混合された粉末を８５ｗｔ％含有し、その他にアク
リル樹脂を６ｗｔ％及びテレピン油を９ｗｔ％含有する
導体ペースト１６を用い、この導体ペースト１６を凹部
１５が形成されたポジ型フォトレジスト層１２の上に少
量置き、テフロンヘラ１７をポジ型フォトレジスト層１
２の表面に接触させたまま水平に移動させ、ポジ型フォ
トレジスト層１２の凹部１５に導体ペースト１６を擦り
込むようにして充填した（図１（ｅ））。凹部１５以外
のポジ型フォトレジスト層１２の表面に導体ペースト１
６が残存した場合は、導体ペースト１６の付着していな
いテヘロンヘラ１７にて掻き取った。
【００６２】次に、凹部１５に充填された導体ペースト
１６を９０℃に加熱することにより乾燥させ、導体ペー
スト１６中のアクリル樹脂をセラミックス回路基板１１
に接着させた。テフロンヘラ１７による余剰導体ペース
ト１６の掻き取り処理でも除去できなかった、１粒子層
程度の極薄い導体ペースト層が凹部１５以外のフォトレ
ジスト層１２表面に被着している場合は、ラッピングフ
ィルム（住友スリーエム社製 アルミナ砥粒（粒径１μ
ｍ）を接着）にて１０秒程度研磨して除去した。
１６を９０℃に加熱することにより乾燥させ、導体ペー
スト１６中のアクリル樹脂をセラミックス回路基板１１
に接着させた。テフロンヘラ１７による余剰導体ペース
ト１６の掻き取り処理でも除去できなかった、１粒子層
程度の極薄い導体ペースト層が凹部１５以外のフォトレ
ジスト層１２表面に被着している場合は、ラッピングフ
ィルム（住友スリーエム社製 アルミナ砥粒（粒径１μ
ｍ）を接着）にて１０秒程度研磨して除去した。
【００６３】次に、前記工程を経たセラミックス回路基
板１１を現像液（ヘキストジャパン社製 ＡＺ４００
Ｋ）中に浸漬し、揺動させることにより現像処理を施
し、ポジ型フォトレジスト層１２を溶解、消失させ、導
体ペースト１６の乾燥体のみをセラミックス回路基板１
１上に残した（図１（ｆ））。
板１１を現像液（ヘキストジャパン社製 ＡＺ４００
Ｋ）中に浸漬し、揺動させることにより現像処理を施
し、ポジ型フォトレジスト層１２を溶解、消失させ、導
体ペースト１６の乾燥体のみをセラミックス回路基板１
１上に残した（図１（ｆ））。
【００６４】次いで、微量水蒸気を含む窒素−水素混合
ガス雰囲気中、１５００℃で焼成することにより、導体
ペースト１６中の樹脂を分解、消失させ、かつ導体をセ
ラミックス回路基板１１に焼き付けて、バンプ１８を形
成した（図１（ｇ））。
ガス雰囲気中、１５００℃で焼成することにより、導体
ペースト１６中の樹脂を分解、消失させ、かつ導体をセ
ラミックス回路基板１１に焼き付けて、バンプ１８を形
成した（図１（ｇ））。
【００６５】その後、このバンプ１８表面にＮｉめっき
及びＡｕめっきを施した。
及びＡｕめっきを施した。
【００６６】［実施例２］セラミックス回路基板１１と
して、内部にＡｇ配線を有するアルミナ−コーディエラ
イト系のセラミックス回路基板を使用して、実施例１と
同様にしてこのセラミックス回路基板１１上にポジ型フ
ォトレジスト層１２を形成し、このポジ型フォトレジス
ト層１２に凹部１５を形成した。
して、内部にＡｇ配線を有するアルミナ−コーディエラ
イト系のセラミックス回路基板を使用して、実施例１と
同様にしてこのセラミックス回路基板１１上にポジ型フ
ォトレジスト層１２を形成し、このポジ型フォトレジス
ト層１２に凹部１５を形成した。
【００６７】次に、導体材料をＣｕ粉末（粒径２μｍ）
と鉛ホウケイ酸ガラスとを重量比で９５：５の割合で混
合した粉末に代えた他は、実施例１の場合と同様の組成
を有する導体ペースト１６を用い、実施例１の場合と同
様にポジ型フォトレジスト層１２の凹部１５に導体ペー
スト１６を充填、接着し、現像処理によりポジ型フォト
レジスト層１２を溶解、消失させた。この後、窒素中９
００℃にて焼成を行ってＣｕ粉末を焼結させ、かつセラ
ミックス回路基板１１上に接着し、セラミックス回路基
板１１上にバンプ１８を形成し、めっきを施した。
と鉛ホウケイ酸ガラスとを重量比で９５：５の割合で混
合した粉末に代えた他は、実施例１の場合と同様の組成
を有する導体ペースト１６を用い、実施例１の場合と同
様にポジ型フォトレジスト層１２の凹部１５に導体ペー
スト１６を充填、接着し、現像処理によりポジ型フォト
レジスト層１２を溶解、消失させた。この後、窒素中９
００℃にて焼成を行ってＣｕ粉末を焼結させ、かつセラ
ミックス回路基板１１上に接着し、セラミックス回路基
板１１上にバンプ１８を形成し、めっきを施した。
【００６８】このようにして得られた実施例１及び実施
例２に係るバンプ付き回路基板のバンプ１８の高さのば
らつき及びショート率を測定することにより、またバン
プ１８を被実装体のバンプに半田を介して接続した時の
半田付け不良率を測定することにより、前記バンプ付き
回路基板の評価を行った。結果を表１に示す。
例２に係るバンプ付き回路基板のバンプ１８の高さのば
らつき及びショート率を測定することにより、またバン
プ１８を被実装体のバンプに半田を介して接続した時の
半田付け不良率を測定することにより、前記バンプ付き
回路基板の評価を行った。結果を表１に示す。
【００６９】表１に示したバンプ高さのばらつきは、ま
ず上記実施例により製造した各２００個のサンプルに形
成されたバンプ１８の高さを（東京精密社製 ｓｕｒｆ
ｃｏｍ１１２Ｂ）により測定し、得られたバンプ高さの
最大値と最小値の差を記載したものである。
ず上記実施例により製造した各２００個のサンプルに形
成されたバンプ１８の高さを（東京精密社製 ｓｕｒｆ
ｃｏｍ１１２Ｂ）により測定し、得られたバンプ高さの
最大値と最小値の差を記載したものである。
【００７０】次に、表１に示したバンプのショート率
は、形成されたバンプ１８の形状を光学顕微鏡により観
察し、バンプ１８同士が接触しているものの割合を調べ
た結果を示している。
は、形成されたバンプ１８の形状を光学顕微鏡により観
察し、バンプ１８同士が接触しているものの割合を調べ
た結果を示している。
【００７１】また、表１に示した半田付け不良率は、形
成されたバンプ１８と被実装体のバンプとを半田付け
し、お互いに接続されるべきバンプ間に接続不良がある
か否かを各バンプについて検査し、接続不良が発生した
ことが判明したバンプの割合を示している。なおこの場
合、実施例１及び実施例２と全く同様の条件で２００個
のサンプルを製造して、上記評価を行った。
成されたバンプ１８と被実装体のバンプとを半田付け
し、お互いに接続されるべきバンプ間に接続不良がある
か否かを各バンプについて検査し、接続不良が発生した
ことが判明したバンプの割合を示している。なおこの場
合、実施例１及び実施例２と全く同様の条件で２００個
のサンプルを製造して、上記評価を行った。
【００７２】［比較例１〜２］一方、従来から行われて
いる方法でバンプを形成した場合と具体的に比較するた
め、比較例としてセラミックス回路基板上に直接スクリ
ーン印刷法を用いてバンプを形成した。
いる方法でバンプを形成した場合と具体的に比較するた
め、比較例としてセラミックス回路基板上に直接スクリ
ーン印刷法を用いてバンプを形成した。
【００７３】すなわち比較例１では、実施例１で使用し
たアルミナ製のセラミックス回路基板１１上に実施例１
で使用したＭｏ−Ｍｎ系導体ペースト用いてスクリーン
印刷法により導体ペーストのパターンを形成し、焼成
後、実施例１と同様にＮｉめっき及びＡｕめっきを施し
た。また比較例２では、実施例２で使用した基板上に実
施例２で使用したＣｕ導体ペーストを用いてスクリーン
印刷法により導体ペーストのパターンを形成し、焼成
し、同様にメッキ処理を施した。
たアルミナ製のセラミックス回路基板１１上に実施例１
で使用したＭｏ−Ｍｎ系導体ペースト用いてスクリーン
印刷法により導体ペーストのパターンを形成し、焼成
後、実施例１と同様にＮｉめっき及びＡｕめっきを施し
た。また比較例２では、実施例２で使用した基板上に実
施例２で使用したＣｕ導体ペーストを用いてスクリーン
印刷法により導体ペーストのパターンを形成し、焼成
し、同様にメッキ処理を施した。
【００７４】そして、前記比較例１及び比較例２に係る
バンプ付き回路基板を実施例の場合と同様にして評価を
行った。比較例のサンプルの個数も実施例の場合と同様
である。
バンプ付き回路基板を実施例の場合と同様にして評価を
行った。比較例のサンプルの個数も実施例の場合と同様
である。
【００７５】
【表１】
【００７６】表１より明らかなように、実施例１、２に
係るバンプ付き回路基板においては、バンプ１８の高さ
ばらつきが１μｍと均一化されており、バンプ１８のシ
ョート率が皆無と正確なパターンのバンプ１８が形成さ
れていることがわかる。一方、比較例に係るバンプ付き
回路基板においては、従来のスクリーン印刷法によりバ
ンプを形成しているため、バンプの高さのばらつきが５
μｍと大きく、また印刷時のにじみ等により正確なパタ
ーンが形成されていないため、バンプのショートも約５
０％と非常に高い値となっている。
係るバンプ付き回路基板においては、バンプ１８の高さ
ばらつきが１μｍと均一化されており、バンプ１８のシ
ョート率が皆無と正確なパターンのバンプ１８が形成さ
れていることがわかる。一方、比較例に係るバンプ付き
回路基板においては、従来のスクリーン印刷法によりバ
ンプを形成しているため、バンプの高さのばらつきが５
μｍと大きく、また印刷時のにじみ等により正確なパタ
ーンが形成されていないため、バンプのショートも約５
０％と非常に高い値となっている。
【００７７】また実施例に係るバンプ付き回路基板を用
い、半田を介して被実装体を接続、固定した場合、半田
付け不良が皆無であり、各バンプ同士が良好に接続され
ているのに対し、比較例においては、形成されたバンプ
の高さの不揃いに起因して半田付け不良率が非常に高く
なっている。
い、半田を介して被実装体を接続、固定した場合、半田
付け不良が皆無であり、各バンプ同士が良好に接続され
ているのに対し、比較例においては、形成されたバンプ
の高さの不揃いに起因して半田付け不良率が非常に高く
なっている。
【００７８】
【発明の効果】以上詳述したように本発明に係るバンプ
付き回路基板の製造方法にあっては、セラミックス回路
基板の表面にバンプを突設するバンプ付き回路基板の製
造方法において、液状フォトレジストを用いてセラミッ
クス回路基板上にポジ型フォトレジスト層を形成するフ
ォトレジスト層形成工程と、前記ポジ型フォトレジスト
層に所定のバンプ形成パターンを有するフォトマスクを
介して露光処理を施し、その後現像処理を施すことによ
り、前記ポジ型フォトレジスト層にバンプ形成パターン
状に凹部を形成する凹部形成工程と、前記凹部が形成さ
れた前記ポジ型フォトレジスト層に全面露光処理を施す
全面露光処理工程と、前記凹部にバンプ形成用の導体ペ
ーストを充填する導体ペースト充填工程と、前記凹部に
充填された前記導体ペーストを乾燥させ、前記導体ペー
スト中の固体成分を前記セラミックス回路基板に接着さ
せる接着工程と、前記ポジ型フォトレジスト層に現像処
理を施して前記フォトレジスト層を消失させるフォトレ
ジスト層消失工程と、焼成により前記導体ペースト中の
固体成分を前記セラミックス回路基板に焼き付ける焼付
工程とを含むので、その高さが均一で、正確な形状を有
し、微細でかつ位置精度も極めて高いバンプを有するバ
ンプ付き回路基板を比較的安価に製造することができ
る。
付き回路基板の製造方法にあっては、セラミックス回路
基板の表面にバンプを突設するバンプ付き回路基板の製
造方法において、液状フォトレジストを用いてセラミッ
クス回路基板上にポジ型フォトレジスト層を形成するフ
ォトレジスト層形成工程と、前記ポジ型フォトレジスト
層に所定のバンプ形成パターンを有するフォトマスクを
介して露光処理を施し、その後現像処理を施すことによ
り、前記ポジ型フォトレジスト層にバンプ形成パターン
状に凹部を形成する凹部形成工程と、前記凹部が形成さ
れた前記ポジ型フォトレジスト層に全面露光処理を施す
全面露光処理工程と、前記凹部にバンプ形成用の導体ペ
ーストを充填する導体ペースト充填工程と、前記凹部に
充填された前記導体ペーストを乾燥させ、前記導体ペー
スト中の固体成分を前記セラミックス回路基板に接着さ
せる接着工程と、前記ポジ型フォトレジスト層に現像処
理を施して前記フォトレジスト層を消失させるフォトレ
ジスト層消失工程と、焼成により前記導体ペースト中の
固体成分を前記セラミックス回路基板に焼き付ける焼付
工程とを含むので、その高さが均一で、正確な形状を有
し、微細でかつ位置精度も極めて高いバンプを有するバ
ンプ付き回路基板を比較的安価に製造することができ
る。
【００７９】また、導体パターンを形成した後のポジ型
フォトレジスト層の除去は湿式プロセスにより行うの
で、セラミックス回路基板や導体材料が熱的ダメージや
酸化ダメージを受けるのを防止することができる。
フォトレジスト層の除去は湿式プロセスにより行うの
で、セラミックス回路基板や導体材料が熱的ダメージや
酸化ダメージを受けるのを防止することができる。
【００８０】従って、本発明に係るバンプ付き回路基板
に集積回路を実装したり、マザーボードにこのバンプ付
き回路基板を実装した際に、ショートや接続不良の発生
を防止することができる。
に集積回路を実装したり、マザーボードにこのバンプ付
き回路基板を実装した際に、ショートや接続不良の発生
を防止することができる。
【図１】（ａ）〜（ｇ）は実施例に係るバンプ付きセラ
ミックス回路基板の製造方法における各工程を模式的に
示した断面図である。
ミックス回路基板の製造方法における各工程を模式的に
示した断面図である。
【図２】フリップチップ方式により集積回路が回路基板
に接着された状態を模式的に示した断面図である
に接着された状態を模式的に示した断面図である
【図３】フリップチップ方式によりセラミックス回路基
板がマザーボードに接着、固定された状態を模式的に示
した断面図である。
板がマザーボードに接着、固定された状態を模式的に示
した断面図である。
【図４】フリップチップ方式により集積回路等を接続す
るために用いられるセラミックス回路基板の一例を模式
的に示した断面図である。
るために用いられるセラミックス回路基板の一例を模式
的に示した断面図である。
【図５】スクリーン印刷法によりセラミックス回路基板
に形成されたバンプとマザーボードに形成されたバンプ
とが、半田を介して接続、固定されている状態を示した
断面図である。
に形成されたバンプとマザーボードに形成されたバンプ
とが、半田を介して接続、固定されている状態を示した
断面図である。
１１ セラミックス回路基板 １２ ポジ型フォトレジスト層 １３ フォトマスク １５ 凹部 １６ 導体ペースト １８ バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 孝一 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内 (72)発明者 中田 好和 大阪府大阪市中央区北浜４丁目５番33号 住友金属工業株式会社内
Claims (1)
- 【請求項１】 セラミックス回路基板の表面にバンプを
突設するバンプ付き回路基板の製造方法において、 液状フォトレジストを用いてセラミックス回路基板上に
ポジ型フォトレジスト層を形成するフォトレジスト層形
成工程と、 前記ポジ型フォトレジスト層に所定のバンプ形成パター
ンを有するフォトマスクを介して露光処理を施し、その
後現像処理を施すことにより、前記ポジ型フォトレジス
ト層にバンプ形成パターン状に凹部を形成する凹部形成
工程と、 前記凹部が形成された前記ポジ型フォトレジスト層に全
面露光処理を施す全面露光処理工程と、 前記凹部にバンプ形成用の導体ペーストを充填する導体
ペースト充填工程と、 前記凹部に充填された前記導体ペーストを乾燥させ、前
記導体ペースト中の固体成分を前記セラミックス回路基
板に接着させる接着工程と、 前記ポジ型フォトレジスト層に現像処理を施して前記フ
ォトレジスト層を消失させるフォトレジスト層消失工程
と、 焼成により前記導体ペースト中の固体成分を前記セラミ
ックス回路基板に焼き付ける焼付工程とを含むことを特
徴とするバンプ付き回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240843A JP2805432B2 (ja) | 1993-09-28 | 1993-09-28 | バンプ付き回路基板の製造方法 |
| US08/863,279 US6074893A (en) | 1993-09-27 | 1997-05-27 | Process for forming fine thick-film conductor patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240843A JP2805432B2 (ja) | 1993-09-28 | 1993-09-28 | バンプ付き回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799216A true JPH0799216A (ja) | 1995-04-11 |
| JP2805432B2 JP2805432B2 (ja) | 1998-09-30 |
Family
ID=17065535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240843A Expired - Lifetime JP2805432B2 (ja) | 1993-09-27 | 1993-09-28 | バンプ付き回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805432B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| WO2006121297A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| WO2006121298A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| KR101020850B1 (ko) * | 2008-10-15 | 2011-03-09 | 삼성전기주식회사 | 잉크젯 헤드 제조방법 |
| JP2016032033A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社村田製作所 | 積層基板の製造方法 |
-
1993
- 1993-09-28 JP JP5240843A patent/JP2805432B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| WO2006121297A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| WO2006121298A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| KR100809842B1 (ko) * | 2005-05-12 | 2008-03-04 | 주식회사 엘지화학 | 고해상도 패턴형성방법 및 상기 방법에 따라 프리패턴이형성된 기판 |
| GB2443342A (en) * | 2005-05-12 | 2008-04-30 | Lg Chemical Ltd | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| KR100833017B1 (ko) * | 2005-05-12 | 2008-05-27 | 주식회사 엘지화학 | 직접 패턴법을 이용한 고해상도 패턴형성방법 |
| JP2008544478A (ja) * | 2005-05-12 | 2008-12-04 | エルジー・ケム・リミテッド | 高解像度パターン形成方法及び前記方法によりプレパターンが形成された基板 |
| US7462570B2 (en) | 2005-05-12 | 2008-12-09 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| US7510951B2 (en) | 2005-05-12 | 2009-03-31 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| GB2443342B (en) * | 2005-05-12 | 2011-07-13 | Lg Chemical Ltd | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| KR101020850B1 (ko) * | 2008-10-15 | 2011-03-09 | 삼성전기주식회사 | 잉크젯 헤드 제조방법 |
| JP2016032033A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社村田製作所 | 積層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2805432B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| US6074893A (en) | Process for forming fine thick-film conductor patterns | |
| US4206254A (en) | Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern | |
| JP2805432B2 (ja) | バンプ付き回路基板の製造方法 | |
| JPH0794848A (ja) | 導体層パターンの形成方法 | |
| US6047637A (en) | Method of paste printing using stencil and masking layer | |
| JPH08222840A (ja) | 電極パッド付き回路基板およびその製造方法 | |
| JP2001007248A (ja) | パッケージ基板 | |
| JP2769598B2 (ja) | 導体ペースト | |
| JP2896296B2 (ja) | セラミックス配線基板の製造方法 | |
| JP3124224B2 (ja) | はんだバンプ形成方法 | |
| JP3823457B2 (ja) | セラミックス配線基板の製造方法 | |
| JPH07336019A (ja) | 導体パターンの形成方法 | |
| JPH10335800A (ja) | 半田バンプの形成方法 | |
| JPH07142843A (ja) | 厚膜微細パターン形成方法 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JPH09213832A (ja) | セラミック基板及びその製造方法 | |
| JPH07336020A (ja) | 導体パターンの形成方法 | |
| JPH08293661A (ja) | セラミックス回路基板及びその製造方法 | |
| JPH10242620A (ja) | セラミックス配線基板の製造方法 | |
| JPH07283512A (ja) | 導体パターンの形成方法 | |
| JPH09321411A (ja) | セラミックス配線基板の製造方法 | |
| JPH06152104A (ja) | セラミック回路基板の製造方法 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| EXPY | Cancellation because of completion of term |