JPH0795182A - タンデム・コネクション・メインテナンス方式 - Google Patents
タンデム・コネクション・メインテナンス方式Info
- Publication number
- JPH0795182A JPH0795182A JP5233507A JP23350793A JPH0795182A JP H0795182 A JPH0795182 A JP H0795182A JP 5233507 A JP5233507 A JP 5233507A JP 23350793 A JP23350793 A JP 23350793A JP H0795182 A JPH0795182 A JP H0795182A
- Authority
- JP
- Japan
- Prior art keywords
- poha
- reception
- low
- iec
- order group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims abstract description 34
- 238000012937 correction Methods 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000000605 extraction Methods 0.000 claims description 10
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 7
- 208000006513 Progressive osseous heteroplasia Diseases 0.000 claims 2
- 238000004255 ion exchange chromatography Methods 0.000 claims 1
- 235000001982 Physalis edulis Nutrition 0.000 abstract 6
- 244000064622 Physalis edulis Species 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 108010032363 ERRalpha estrogen-related receptor Proteins 0.000 description 1
- 101000851696 Homo sapiens Steroid hormone receptor ERR2 Proteins 0.000 description 1
- 102100036832 Steroid hormone receptor ERR1 Human genes 0.000 description 1
- 102100036831 Steroid hormone receptor ERR2 Human genes 0.000 description 1
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 1
- LYKJEJVAXSGWAJ-UHFFFAOYSA-N compactone Natural products CC1(C)CCCC2(C)C1CC(=O)C3(O)CC(C)(CCC23)C=C LYKJEJVAXSGWAJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0051—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】ＳＤＨ装置におけるＴＣＭ方式に関し、低次群
パスに適用可能な、回路規模が小さい安価なＴＣＭ方式
を提供することを目的とする。 【構成】ＰＯＨインタフェース回路において、受信エラ
ー検出手段１，２で、受信低次群パスからＰＯＨの特定
バイトのビット・インタリーブ・パリティによって受信
エラー数を検出し、ＩＥＣ抽出手段３，４で、受信低次
群パスにおける受信ＰＯＨａから前段の装置の受信エラ
ー数を示す入力エラー数を抽出し、演算手段５，６で、
受信エラー数と、入力エラー数とからＴＣＭ区間のエラ
ー数を求め、ＰＯＨａ生成手段７，８で、受信エラー数
を入力エラー数として、逆方向のＴＣＭ区間のエラー数
とによってＰＯＨａを生成し、補正手段９，１０で、生
成されたＰＯＨａのパリティと、受信低次群パスから抽
出したＰＯＨａのパリティとが等しくなるように補正ビ
ットを付加して送信ＰＯＨａを生成することで構成す
る。
パスに適用可能な、回路規模が小さい安価なＴＣＭ方式
を提供することを目的とする。 【構成】ＰＯＨインタフェース回路において、受信エラ
ー検出手段１，２で、受信低次群パスからＰＯＨの特定
バイトのビット・インタリーブ・パリティによって受信
エラー数を検出し、ＩＥＣ抽出手段３，４で、受信低次
群パスにおける受信ＰＯＨａから前段の装置の受信エラ
ー数を示す入力エラー数を抽出し、演算手段５，６で、
受信エラー数と、入力エラー数とからＴＣＭ区間のエラ
ー数を求め、ＰＯＨａ生成手段７，８で、受信エラー数
を入力エラー数として、逆方向のＴＣＭ区間のエラー数
とによってＰＯＨａを生成し、補正手段９，１０で、生
成されたＰＯＨａのパリティと、受信低次群パスから抽
出したＰＯＨａのパリティとが等しくなるように補正ビ
ットを付加して送信ＰＯＨａを生成することで構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨ（Synchronous
Digital Hierachy）装置における、タンデム・コネクシ
ョン・メインテナンス（ＴＣＭ）方式に関するものであ
る。
Digital Hierachy）装置における、タンデム・コネクシ
ョン・メインテナンス（ＴＣＭ）方式に関するものであ
る。
【０００２】ＴＣＭ機能は、異なるネットワーク・サプ
ライヤーに属するサービス・パスの接続部分において、
それぞれのサービス・パスの通信品質を管理するために
用いられるものであって、パス数の多い低次群パス（Ｌ
ＯＶＣ）に適用できるような、回路規模が小さい安価な
ＴＣＭ方式が求められている。
ライヤーに属するサービス・パスの接続部分において、
それぞれのサービス・パスの通信品質を管理するために
用いられるものであって、パス数の多い低次群パス（Ｌ
ＯＶＣ）に適用できるような、回路規模が小さい安価な
ＴＣＭ方式が求められている。
【０００３】
【従来の技術】近年において、ディジタル通信ネットワ
ークの同期網化が進展し、ＳＤＨ装置の導入が進んでい
るが、ＳＤＨ装置によるネットワークを構成する際に、
ＴＣＭ機能が必要となる。
ークの同期網化が進展し、ＳＤＨ装置の導入が進んでい
るが、ＳＤＨ装置によるネットワークを構成する際に、
ＴＣＭ機能が必要となる。
【０００４】ＴＣＭ機能は、異なるネットワーク・サプ
ライヤーに跨がるサービス・パスがある場合に、個々の
ネットワーク・サプライヤーが、自己の担当する区間に
おける、ネットワークの通信品質を管理するために用い
られるものであって、ＣＣＩＴＴ規格や、北米大陸にお
けるＡＮＳＩ規格における、ＣＣＩＴＴのＶＣ３／ＶＣ
４パスや、ＳＯＮＥＴのＳＴＳ−１パスのような高次群
パス（ＨＯＶＣ）については、ＬＡＰＤプロトコルを使
用したデータリンク方式によって、標準化が進められて
いる。
ライヤーに跨がるサービス・パスがある場合に、個々の
ネットワーク・サプライヤーが、自己の担当する区間に
おける、ネットワークの通信品質を管理するために用い
られるものであって、ＣＣＩＴＴ規格や、北米大陸にお
けるＡＮＳＩ規格における、ＣＣＩＴＴのＶＣ３／ＶＣ
４パスや、ＳＯＮＥＴのＳＴＳ−１パスのような高次群
パス（ＨＯＶＣ）については、ＬＡＰＤプロトコルを使
用したデータリンク方式によって、標準化が進められて
いる。
【０００５】しかしながら低次群パス（ＬＯＶＣ）につ
いては、１装置に収容されるパスの数が多いため、ＨＯ
ＶＣの場合と同じ手法では回路規模が非常に大きくなっ
て実現困難であり、標準化が難航している状況にある。
いては、１装置に収容されるパスの数が多いため、ＨＯ
ＶＣの場合と同じ手法では回路規模が非常に大きくなっ
て実現困難であり、標準化が難航している状況にある。
【０００６】これに対して、ＣＣＩＴＴで検討されてい
るＬＯＶＣのＴＣＭ方式は、ＬＯＶＣのＺ６バイトをＴ
ＣＭビットに割り当て、上位３ビットを入力エラー数
（Incoming Error Count：ＩＥＣ）、下位５ビットをタ
ンデム・コネクション・データ・チャンネルとして定義
するものであって、ＨＯＶＣに対するものより、簡単な
方式である。
るＬＯＶＣのＴＣＭ方式は、ＬＯＶＣのＺ６バイトをＴ
ＣＭビットに割り当て、上位３ビットを入力エラー数
（Incoming Error Count：ＩＥＣ）、下位５ビットをタ
ンデム・コネクション・データ・チャンネルとして定義
するものであって、ＨＯＶＣに対するものより、簡単な
方式である。
【０００７】
【発明が解決しようとする課題】ＣＣＩＴＴで検討され
ているＬＯＶＣのＴＣＭ方式では、ＴＣＭを行うパスに
ついて、ＴＣＭの実行ごとに、パリティ演算結果を示す
ＢＩＰ（Bit InterleaveParity ）−２の再計算と再挿
入が必要になるため、回路規模が増大するという問題が
ある。
ているＬＯＶＣのＴＣＭ方式では、ＴＣＭを行うパスに
ついて、ＴＣＭの実行ごとに、パリティ演算結果を示す
ＢＩＰ（Bit InterleaveParity ）−２の再計算と再挿
入が必要になるため、回路規模が増大するという問題が
ある。
【０００８】本発明は、このような従来技術の課題を解
決しようとするものであって、ＬＯＶＣのＴＣＭを行っ
ても、ＢＩＰ−２の再計算が不要になるようにすること
によって、回路規模を縮小できるとともに、安価な、Ｓ
ＤＨ装置のＴＣＭ方式を提供することを目的としてい
る。
決しようとするものであって、ＬＯＶＣのＴＣＭを行っ
ても、ＢＩＰ−２の再計算が不要になるようにすること
によって、回路規模を縮小できるとともに、安価な、Ｓ
ＤＨ装置のＴＣＭ方式を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】(1) 第１の装置と、対向
する第２の装置とを低次群パスと、これと逆方向の低次
群パスとで接続してなるＳＤＨ装置において、各装置に
受信低次群パスから特定のパス・オーバヘッド（ＰＯＨ
ａ）である受信ＰＯＨａを抽出し、送信低次群パスに送
信ＰＯＨａを挿入するパス・オーバヘッド（ＰＯＨ）イ
ンタフェース回路を設けるとともに、各ＰＯＨインタフ
ェース回路に、受信低次群パスからＰＯＨの特定バイト
のビット・インタリーブ・パリティによって受信エラー
数を検出する受信エラー検出手段と、受信低次群パスに
おける受信ＰＯＨａから前段の装置の受信エラー数を示
す入力エラー数を抽出するＩＥＣ抽出手段と、受信エラ
ー数と、入力エラー数とからＴＣＭ区間のエラー数を求
める演算手段と、受信エラー数を入力エラー数として、
逆方向のＴＣＭ区間のエラー数とによってＰＯＨａを生
成するＰＯＨａ生成手段と、生成されたＰＯＨａに対し
て、そのパリティと、受信低次群パスから抽出したＰＯ
Ｈａのパリティとが等しくなるように補正ビットを付加
して送信ＰＯＨａを生成する補正手段とを設ける。
する第２の装置とを低次群パスと、これと逆方向の低次
群パスとで接続してなるＳＤＨ装置において、各装置に
受信低次群パスから特定のパス・オーバヘッド（ＰＯＨ
ａ）である受信ＰＯＨａを抽出し、送信低次群パスに送
信ＰＯＨａを挿入するパス・オーバヘッド（ＰＯＨ）イ
ンタフェース回路を設けるとともに、各ＰＯＨインタフ
ェース回路に、受信低次群パスからＰＯＨの特定バイト
のビット・インタリーブ・パリティによって受信エラー
数を検出する受信エラー検出手段と、受信低次群パスに
おける受信ＰＯＨａから前段の装置の受信エラー数を示
す入力エラー数を抽出するＩＥＣ抽出手段と、受信エラ
ー数と、入力エラー数とからＴＣＭ区間のエラー数を求
める演算手段と、受信エラー数を入力エラー数として、
逆方向のＴＣＭ区間のエラー数とによってＰＯＨａを生
成するＰＯＨａ生成手段と、生成されたＰＯＨａに対し
て、そのパリティと、受信低次群パスから抽出したＰＯ
Ｈａのパリティとが等しくなるように補正ビットを付加
して送信ＰＯＨａを生成する補正手段とを設ける。
【００１０】(2) (1) において、ＰＯＨａ生成手段で生
成されるＰＯＨａ中における入力エラー数とＴＣＭ区間
のエラー数のデータにパリティを付加して補正手段に入
力するとともに、受信低次群パスから抽出された受信Ｐ
ＯＨａ中における入力エラー数とＴＣＭ区間のエラー数
のデータのパリティを演算してエラーを検出するエラー
・チェック手段を設ける。
成されるＰＯＨａ中における入力エラー数とＴＣＭ区間
のエラー数のデータにパリティを付加して補正手段に入
力するとともに、受信低次群パスから抽出された受信Ｐ
ＯＨａ中における入力エラー数とＴＣＭ区間のエラー数
のデータのパリティを演算してエラーを検出するエラー
・チェック手段を設ける。
【００１１】(3) 第１の装置と、対向する第２の装置と
を第１の方向の低次群パスと、これと逆方向の第２の低
次群パスとで接続するとともに、各装置に、受信低次群
パスから未定義のパスオーバヘッド（ＰＯＨａ）である
受信ＰＯＨａを抽出するＰＯＨａ抽出部を第１，第２の
方向に対応して有し、送信低次群パスに送信ＰＯＨａを
挿入するＰＯＨａ挿入部を第１，第２の方向に対応して
有するＰＯＨａインタフェース回路を設けるとともに、
各ＰＯＨインタフェース回路に、第１，第２の方向の受
信低次群パスのＰＯＨにおける特定バイトのビット・イ
ンタリーブ・パリティによって第１，第２の方向の受信
エラー数を検出する第１，第２のＢＩＰ−２受信エラー
検出部と、第１，第２の方向の受信低次群パスから抽出
された受信ＰＯＨａから前段の装置における受信エラー
数を示す第１，第２の方向の入力エラー数（ＩＥＣ）を
検出する第１，第２のＩＥＣ検出部と、第１，第２の方
向の受信エラー数と、第１，第２の方向のＩＥＣとから
第１，第２の方向の前段の装置との区間（ＴＣＭ区間）
において発生したエラー数（Ｆ−ＩＥＣ）を検出する第
１，第２の演算部と、第２，第１の方向のＦ−ＩＥＣに
対して、第１，第２の方向の受信エラー数をＩＥＣとし
て加算してＰＯＨａのフォーマットに合成する第１，第
２の加算部と、第１，第２の加算部で作成されたＰＯＨ
ａのパリティが、第１，第２の方向の受信ＰＯＨａのパ
リティと等しくなるようにパリティ補正ビットを作成し
て、加算結果のＰＯＨａに付加して送信ＰＯＨａを作成
する第１，第２の補正部とを備えて構成する。
を第１の方向の低次群パスと、これと逆方向の第２の低
次群パスとで接続するとともに、各装置に、受信低次群
パスから未定義のパスオーバヘッド（ＰＯＨａ）である
受信ＰＯＨａを抽出するＰＯＨａ抽出部を第１，第２の
方向に対応して有し、送信低次群パスに送信ＰＯＨａを
挿入するＰＯＨａ挿入部を第１，第２の方向に対応して
有するＰＯＨａインタフェース回路を設けるとともに、
各ＰＯＨインタフェース回路に、第１，第２の方向の受
信低次群パスのＰＯＨにおける特定バイトのビット・イ
ンタリーブ・パリティによって第１，第２の方向の受信
エラー数を検出する第１，第２のＢＩＰ−２受信エラー
検出部と、第１，第２の方向の受信低次群パスから抽出
された受信ＰＯＨａから前段の装置における受信エラー
数を示す第１，第２の方向の入力エラー数（ＩＥＣ）を
検出する第１，第２のＩＥＣ検出部と、第１，第２の方
向の受信エラー数と、第１，第２の方向のＩＥＣとから
第１，第２の方向の前段の装置との区間（ＴＣＭ区間）
において発生したエラー数（Ｆ−ＩＥＣ）を検出する第
１，第２の演算部と、第２，第１の方向のＦ−ＩＥＣに
対して、第１，第２の方向の受信エラー数をＩＥＣとし
て加算してＰＯＨａのフォーマットに合成する第１，第
２の加算部と、第１，第２の加算部で作成されたＰＯＨ
ａのパリティが、第１，第２の方向の受信ＰＯＨａのパ
リティと等しくなるようにパリティ補正ビットを作成し
て、加算結果のＰＯＨａに付加して送信ＰＯＨａを作成
する第１，第２の補正部とを備えて構成する。
【００１２】(4) (3) において、第１，第２の方向の受
信ＰＯＨａから第１，第２の方向の受信Ｆ−ＩＥＣを検
出する第１，第２のＦ−ＩＥＣ検出部と、第１，第２の
方向の受信Ｆ−ＩＥＣを計数する第１，第２の計数部と
を備え、この計数結果によって、ＴＣＭ区間におけるエ
ラー率を表示する。
信ＰＯＨａから第１，第２の方向の受信Ｆ−ＩＥＣを検
出する第１，第２のＦ−ＩＥＣ検出部と、第１，第２の
方向の受信Ｆ−ＩＥＣを計数する第１，第２の計数部と
を備え、この計数結果によって、ＴＣＭ区間におけるエ
ラー率を表示する。
【００１３】(5) (3) または(4) において、第１，第２
の方向の受信ＰＯＨａにおけるＩＥＣとＦ−ＩＥＣのデ
ータに対するパリティを演算してエラーを検出する第
１，第２のパリティ検出部と、第１，第２の加算部から
のＩＥＣとＦ−ＩＥＣのデータに対してパリティビット
を付加して出力する第１，第２のパリティ付加部とを設
ける。
の方向の受信ＰＯＨａにおけるＩＥＣとＦ−ＩＥＣのデ
ータに対するパリティを演算してエラーを検出する第
１，第２のパリティ検出部と、第１，第２の加算部から
のＩＥＣとＦ−ＩＥＣのデータに対してパリティビット
を付加して出力する第１，第２のパリティ付加部とを設
ける。
【００１４】(6) (5) において、ＩＥＣとＦ−ＩＥＣの
データに対するパリティビットとして、ＩＥＣに対する
ものと、Ｆ−ＩＥＣに対するものとを個別に設ける。
データに対するパリティビットとして、ＩＥＣに対する
ものと、Ｆ−ＩＥＣに対するものとを個別に設ける。
【００１５】(7) (3) ないし (6)のいずれかにおいて、
ＰＯＨインタフェース回路をＳＤＨ信号内における任意
の低次群パスごとに設けることによって、任意の低次群
パスのタンデム・コネクション・メインテナンスを可能
にする。
ＰＯＨインタフェース回路をＳＤＨ信号内における任意
の低次群パスごとに設けることによって、任意の低次群
パスのタンデム・コネクション・メインテナンスを可能
にする。
【００１６】(8) (3) ないし (6)のいずれかにおいて、
ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）のＰＯＨイン
タフェース回路を設けるとともに、ｘ本の低次群信号か
ら任意に選択してこのｙ個のＰＯＨインタフェース回路
に接続する１：ｚ（ｚ＝ｘ÷ｙ）のセレクタを設ける。
ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）のＰＯＨイン
タフェース回路を設けるとともに、ｘ本の低次群信号か
ら任意に選択してこのｙ個のＰＯＨインタフェース回路
に接続する１：ｚ（ｚ＝ｘ÷ｙ）のセレクタを設ける。
【００１７】(9) (3) ないし (6)のいずれかにおいて、
ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）のＰＯＨイン
タフェース回路（５９1 〜５９y ）を設けるとともに、
このｘ本の低次群信号から任意に選択してｙ個のＰＯＨ
インタフェース回路に接続するマトリクス・スイッチを
設ける。
ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）のＰＯＨイン
タフェース回路（５９1 〜５９y ）を設けるとともに、
このｘ本の低次群信号から任意に選択してｙ個のＰＯＨ
インタフェース回路に接続するマトリクス・スイッチを
設ける。
【００１８】
【作用】(1) ＳＤＨ装置は、第１の装置と、対向する第
２の装置とを、低次群パスと、これと逆方向の低次群パ
スとで接続して構成されている。この場合に、各装置に
受信低次群パスから特定のパス・オーバヘッド（ＰＯＨ
ａ）である受信ＰＯＨａを抽出し、送信低次群パスに送
信ＰＯＨａを挿入するパス・オーバヘッド（ＰＯＨ）イ
ンタフェース回路を設ける。
２の装置とを、低次群パスと、これと逆方向の低次群パ
スとで接続して構成されている。この場合に、各装置に
受信低次群パスから特定のパス・オーバヘッド（ＰＯＨ
ａ）である受信ＰＯＨａを抽出し、送信低次群パスに送
信ＰＯＨａを挿入するパス・オーバヘッド（ＰＯＨ）イ
ンタフェース回路を設ける。
【００１９】さらに各ＰＯＨインタフェース回路に、受
信エラー検出手段１，２を設けて、受信低次群パスから
ＰＯＨの特定バイトのビット・インタリーブ・パリティ
によって受信エラー数を検出し、ＩＥＣ抽出手段３，４
を設けて、受信低次群パスにおける受信ＰＯＨａから前
段の装置の受信エラー数を示す入力エラー数を抽出す
る。さらに演算手段５，６を設けて、受信エラー数と、
この入力エラー数とからＴＣＭ区間のエラー数を求め
る。
信エラー検出手段１，２を設けて、受信低次群パスから
ＰＯＨの特定バイトのビット・インタリーブ・パリティ
によって受信エラー数を検出し、ＩＥＣ抽出手段３，４
を設けて、受信低次群パスにおける受信ＰＯＨａから前
段の装置の受信エラー数を示す入力エラー数を抽出す
る。さらに演算手段５，６を設けて、受信エラー数と、
この入力エラー数とからＴＣＭ区間のエラー数を求め
る。
【００２０】そして、ＰＯＨａ生成手段７，８を設け
て、受信エラー数を入力エラー数として、逆方向のＴＣ
Ｍ区間のエラー数とによってＰＯＨａを生成するととも
に、補正手段９，１０を設けて、生成されたＰＯＨａに
対して、そのパリティと、受信低次群パスから抽出した
ＰＯＨａのパリティとが等しくなるように補正ビットを
付加して送信ＰＯＨａを生成する。
て、受信エラー数を入力エラー数として、逆方向のＴＣ
Ｍ区間のエラー数とによってＰＯＨａを生成するととも
に、補正手段９，１０を設けて、生成されたＰＯＨａに
対して、そのパリティと、受信低次群パスから抽出した
ＰＯＨａのパリティとが等しくなるように補正ビットを
付加して送信ＰＯＨａを生成する。
【００２１】従って、本発明によれば、低次群信号に対
して、タンデム・コネクション・メインテナンスを行う
際に、パリティ演算結果を示すＢＩＰ−２の再計算と再
挿入が不必要になるので、回路規模の増大を防止するこ
とが可能となる。
して、タンデム・コネクション・メインテナンスを行う
際に、パリティ演算結果を示すＢＩＰ−２の再計算と再
挿入が不必要になるので、回路規模の増大を防止するこ
とが可能となる。
【００２２】(2) この場合に、エラー・チェック手段７
Ａ，８Ａを設けて、ＰＯＨａ生成手段７，８で生成され
るＰＯＨａ中における入力エラー数とＴＣＭ区間のエラ
ー数のデータにパリティを付加して補正手段９，１０に
入力するとともに、受信低次群パスから抽出された受信
ＰＯＨａ中における入力エラー数とＴＣＭ区間のエラー
数のデータのパリティを演算してエラーを検出すること
によって、入力エラー数とＴＣＭ区間のエラー数のデー
タの信頼度を向上することができる。
Ａ，８Ａを設けて、ＰＯＨａ生成手段７，８で生成され
るＰＯＨａ中における入力エラー数とＴＣＭ区間のエラ
ー数のデータにパリティを付加して補正手段９，１０に
入力するとともに、受信低次群パスから抽出された受信
ＰＯＨａ中における入力エラー数とＴＣＭ区間のエラー
数のデータのパリティを演算してエラーを検出すること
によって、入力エラー数とＴＣＭ区間のエラー数のデー
タの信頼度を向上することができる。
【００２３】(3) 第１の装置と、対向する第２の装置と
を第１の方向の低次群パスと、これと逆方向の第２の低
次群パスとで接続して構成されたＳＤＨ装置において、
第１の装置と第２の装置に、ＰＯＨインタフェース回路
を設ける。
を第１の方向の低次群パスと、これと逆方向の第２の低
次群パスとで接続して構成されたＳＤＨ装置において、
第１の装置と第２の装置に、ＰＯＨインタフェース回路
を設ける。
【００２４】各ＰＯＨインタフェース回路は、ＰＯＨａ
抽出部２１，２２を第１，第２の方向に対応して備える
ことによって、受信低次群パスから未定義のパス・オー
バヘッド（ＰＯＨａ）である受信ＰＯＨａを抽出し、ま
た、ＰＯＨａ挿入部２３，２４を第１，第２の方向に対
応して備えることによって、送信低次群パスに送信ＰＯ
Ｈａを挿入する。この場合、各ＰＯＨインタフェース回
路において、次のような処理を行う。
抽出部２１，２２を第１，第２の方向に対応して備える
ことによって、受信低次群パスから未定義のパス・オー
バヘッド（ＰＯＨａ）である受信ＰＯＨａを抽出し、ま
た、ＰＯＨａ挿入部２３，２４を第１，第２の方向に対
応して備えることによって、送信低次群パスに送信ＰＯ
Ｈａを挿入する。この場合、各ＰＯＨインタフェース回
路において、次のような処理を行う。
【００２５】第１，第２のＢＩＰ−２受信エラー検出部
２５，２６を設けて、第１，第２の方向の受信低次群パ
スのＰＯＨにおける特定バイトのビット・インタリーブ
・パリティによって、第１，第２の方向の受信エラー数
を検出する。
２５，２６を設けて、第１，第２の方向の受信低次群パ
スのＰＯＨにおける特定バイトのビット・インタリーブ
・パリティによって、第１，第２の方向の受信エラー数
を検出する。
【００２６】また、第１，第２のＩＥＣ検出部２７，２
８を設けて、第１，第２の方向の受信低次群パスから抽
出された受信ＰＯＨａから前段の装置における受信エラ
ー数を示す第１，第２の方向の入力エラー数（ＩＥＣ）
を検出し、第１，第２の演算部２９，３０を設けて、第
１，第２の方向の受信エラー数と、第１，第２の方向の
ＩＥＣとから、第１，第２の方向の前段の装置との区間
（ＴＣＭ区間）において発生したエラー数（Ｆ−ＩＥ
Ｃ）を検出し、第１，第２の加算部３１，３２を設け
て、第２，第１の方向のＦ−ＩＥＣに対して、第１，第
２の方向の受信エラー数をＩＥＣとして加算してＰＯＨ
ａのフォーマットに合成する。
８を設けて、第１，第２の方向の受信低次群パスから抽
出された受信ＰＯＨａから前段の装置における受信エラ
ー数を示す第１，第２の方向の入力エラー数（ＩＥＣ）
を検出し、第１，第２の演算部２９，３０を設けて、第
１，第２の方向の受信エラー数と、第１，第２の方向の
ＩＥＣとから、第１，第２の方向の前段の装置との区間
（ＴＣＭ区間）において発生したエラー数（Ｆ−ＩＥ
Ｃ）を検出し、第１，第２の加算部３１，３２を設け
て、第２，第１の方向のＦ−ＩＥＣに対して、第１，第
２の方向の受信エラー数をＩＥＣとして加算してＰＯＨ
ａのフォーマットに合成する。
【００２７】さらに、第１，第２の補正部３３，３４を
設けて、第１，第２の加算部で作成されたＰＯＨａのパ
リティが、第１，第２の方向の受信ＰＯＨａのパリティ
と等しくなるようにパリティ補正ビットを作成して、加
算結果のＰＯＨａに付加して送信ＰＯＨａを作成する。
設けて、第１，第２の加算部で作成されたＰＯＨａのパ
リティが、第１，第２の方向の受信ＰＯＨａのパリティ
と等しくなるようにパリティ補正ビットを作成して、加
算結果のＰＯＨａに付加して送信ＰＯＨａを作成する。
【００２８】このようにすることによって、低次群信号
に対して、タンデム・コネクション・メインテナンスを
行う際に、パリティ演算結果を示すＢＩＰ−２の再計算
と再挿入が不必要になる。
に対して、タンデム・コネクション・メインテナンスを
行う際に、パリティ演算結果を示すＢＩＰ−２の再計算
と再挿入が不必要になる。
【００２９】(4) (3) の場合に、第１，第２のＦ−ＩＥ
Ｃ検出部３５，３６を備えて、第１，第２の方向の受信
ＰＯＨａから第１，第２の方向の受信Ｆ−ＩＥＣを検出
し、第１，第２の計数部３７，３８を備えて、第１，第
２の方向の受信Ｆ−ＩＥＣを計数することによって、こ
の計数結果によって、ＴＣＭ区間におけるエラー率を表
示することができる。
Ｃ検出部３５，３６を備えて、第１，第２の方向の受信
ＰＯＨａから第１，第２の方向の受信Ｆ−ＩＥＣを検出
し、第１，第２の計数部３７，３８を備えて、第１，第
２の方向の受信Ｆ−ＩＥＣを計数することによって、こ
の計数結果によって、ＴＣＭ区間におけるエラー率を表
示することができる。
【００３０】(5) (3), (4)の場合に、第１，第２のパリ
ティ検出部３９，４０を設けて、第１，第２の方向の受
信ＰＯＨａにおけるＩＥＣとＦ−ＩＥＣのデータに対す
るパリティを演算してエラーを検出するとともに、第
１，第２のパリティ付加部４１，４２を設けて、第１，
第２の加算部３１，３２からのＩＥＣとＦ−ＩＥＣのデ
ータに対してパリティビットを付加して出力することに
よって、伝送されるＩＥＣとＦ−ＩＥＣのデータに対す
る信頼度を向上することができる。
ティ検出部３９，４０を設けて、第１，第２の方向の受
信ＰＯＨａにおけるＩＥＣとＦ−ＩＥＣのデータに対す
るパリティを演算してエラーを検出するとともに、第
１，第２のパリティ付加部４１，４２を設けて、第１，
第２の加算部３１，３２からのＩＥＣとＦ−ＩＥＣのデ
ータに対してパリティビットを付加して出力することに
よって、伝送されるＩＥＣとＦ−ＩＥＣのデータに対す
る信頼度を向上することができる。
【００３１】(6) (5) の場合に、ＩＥＣとＦ−ＩＥＣの
データに対するパリティビットとして、ＩＥＣに対する
ものと、Ｆ−ＩＥＣに対するものとを個別に設けてもよ
く、これによって、伝送されるＩＥＣとＦ−ＩＥＣのデ
ータに対する信頼度をさらに向上することができる。
データに対するパリティビットとして、ＩＥＣに対する
ものと、Ｆ−ＩＥＣに対するものとを個別に設けてもよ
く、これによって、伝送されるＩＥＣとＦ−ＩＥＣのデ
ータに対する信頼度をさらに向上することができる。
【００３２】(7) (3) ないし(6) の場合に、ＰＯＨイン
タフェース回路をＳＤＨ信号内における任意の低次群パ
スごとに設けることによって、任意の低次群パスのタン
デム・コネクション・メインテナンスを行うことができ
るようになる。
タフェース回路をＳＤＨ信号内における任意の低次群パ
スごとに設けることによって、任意の低次群パスのタン
デム・コネクション・メインテナンスを行うことができ
るようになる。
【００３３】(8) (3) ないし(6) の場合に、ｘ本の低次
群信号に対してｙ個（ｘ＞ｙ）のＰＯＨインタフェース
回路５３を設けるとともに、１：ｚ（ｚ＝ｘ÷ｙ）のセ
レクタ５１，５２を設けて、このｘ本の低次群信号から
任意に選択してｙ個のＰＯＨインタフェース回路に接続
するようにしてもよく、これによって、回路規模を縮小
することが可能となる。
群信号に対してｙ個（ｘ＞ｙ）のＰＯＨインタフェース
回路５３を設けるとともに、１：ｚ（ｚ＝ｘ÷ｙ）のセ
レクタ５１，５２を設けて、このｘ本の低次群信号から
任意に選択してｙ個のＰＯＨインタフェース回路に接続
するようにしてもよく、これによって、回路規模を縮小
することが可能となる。
【００３４】(9) (3) ないし(6) の場合に、ｘ本の低次
群信号に対してｙ個（ｘ＞ｙ）のＰＯＨインタフェース
回路５９1 〜５９y を設けるとともに、マトリクス・ス
イッチ５７，５８を設けて、このｘ本の低次群信号から
任意に選択してｙ個のＰＯＨインタフェース回路に接続
するようにしてもよく、これによって、回路規模を縮小
するとともに、接続の自由度を増し、運用上の制約を除
去することができる。
群信号に対してｙ個（ｘ＞ｙ）のＰＯＨインタフェース
回路５９1 〜５９y を設けるとともに、マトリクス・ス
イッチ５７，５８を設けて、このｘ本の低次群信号から
任意に選択してｙ個のＰＯＨインタフェース回路に接続
するようにしてもよく、これによって、回路規模を縮小
するとともに、接続の自由度を増し、運用上の制約を除
去することができる。
【００３５】
【実施例】図２は、本発明が適用されるネットワークの
構成例を示したものであって、１１，１２はそれぞれ異
なるネットワークＡ，Ｂに属するネットワーク・エレメ
ント（ＮＥ−Ａ，ＮＥ−Ｂ）であって、それぞれＰＯＨ
インタフェース回路（ＰＯＨ ＩＮＦ−Ａ，ＰＯＨ Ｉ
ＮＦ−Ｂ）１３，１４を有している。ＰＯＨ ＩＮＦ−
Ａ１３，ＰＯＨ ＩＮＦ−Ｂ１４は、ＮＥ−Ａ１１とＮ
Ｅ−Ｂとの間を、ＴＣＭ区間として、ＣＣＩＴＴで未定
義のパス・オーバヘッド・バイト（Ｚ６バイトも含む）
であるＰＯＨａバイトによって、この区間で発生するエ
ラーのモニタを行う。
構成例を示したものであって、１１，１２はそれぞれ異
なるネットワークＡ，Ｂに属するネットワーク・エレメ
ント（ＮＥ−Ａ，ＮＥ−Ｂ）であって、それぞれＰＯＨ
インタフェース回路（ＰＯＨ ＩＮＦ−Ａ，ＰＯＨ Ｉ
ＮＦ−Ｂ）１３，１４を有している。ＰＯＨ ＩＮＦ−
Ａ１３，ＰＯＨ ＩＮＦ−Ｂ１４は、ＮＥ−Ａ１１とＮ
Ｅ−Ｂとの間を、ＴＣＭ区間として、ＣＣＩＴＴで未定
義のパス・オーバヘッド・バイト（Ｚ６バイトも含む）
であるＰＯＨａバイトによって、この区間で発生するエ
ラーのモニタを行う。
【００３６】ネットワークＡからネットワークＢに向か
う第１の方向の受信低次群パスＬＯＶＣ−Ｒ１Ａは、Ｎ
Ｅ−Ａ１１において、ＰＯＨ ＩＮＦ−Ａ１３でＰＯＨ
ａバイトの処理を行われて送信低次群パスＬＯＶＣ−Ｓ
１Ａに変換されて、ＮＥ−Ｂ１２に伝送される。ＮＥ−
Ｂ１２において、受信低次群パスＬＯＶＣ−Ｒ１Ｂは、
ＰＯＨ ＩＮＦ−Ｂ１４でＰＯＨａバイトの処理を行わ
れて送信低次群パスＬＯＶＣ−Ｓ１Ｂに変換されて、ネ
ットワークＢに伝送される。
う第１の方向の受信低次群パスＬＯＶＣ−Ｒ１Ａは、Ｎ
Ｅ−Ａ１１において、ＰＯＨ ＩＮＦ−Ａ１３でＰＯＨ
ａバイトの処理を行われて送信低次群パスＬＯＶＣ−Ｓ
１Ａに変換されて、ＮＥ−Ｂ１２に伝送される。ＮＥ−
Ｂ１２において、受信低次群パスＬＯＶＣ−Ｒ１Ｂは、
ＰＯＨ ＩＮＦ−Ｂ１４でＰＯＨａバイトの処理を行わ
れて送信低次群パスＬＯＶＣ−Ｓ１Ｂに変換されて、ネ
ットワークＢに伝送される。
【００３７】ネットワークＢからネットワークＡに向か
う第２の方向の受信低次群パスＬＯＶＣ−Ｒ２Ｂも、同
様にＮＥ−Ｂ１２でＰＯＨａの処理を行われて、送信低
次群パスＬＯＶＣ−Ｓ１Ｂに変換され、ＮＥ−Ａ１１で
受信低次群パスＬＯＶＣ−Ｒ２ＡについてＰＯＨａの処
理を行われて、送信低次群パスＬＯＶＣ−Ｓ２Ａに変換
される。
う第２の方向の受信低次群パスＬＯＶＣ−Ｒ２Ｂも、同
様にＮＥ−Ｂ１２でＰＯＨａの処理を行われて、送信低
次群パスＬＯＶＣ−Ｓ１Ｂに変換され、ＮＥ−Ａ１１で
受信低次群パスＬＯＶＣ−Ｒ２ＡについてＰＯＨａの処
理を行われて、送信低次群パスＬＯＶＣ−Ｓ２Ａに変換
される。
【００３８】図３は、本発明の実施例（１）を示したも
のであって、図２におけるＰＯＨＩＮＦ−Ａ１３，ＰＯ
Ｈ ＩＮＦ−Ｂ１４に対する構成例を示している。
のであって、図２におけるＰＯＨＩＮＦ−Ａ１３，ＰＯ
Ｈ ＩＮＦ−Ｂ１４に対する構成例を示している。
【００３９】図３において、２１，２２はＰＯＨａ抽出
部（ＰＯＨａ ＤＲＯＰ (1), Ｐ０Ｈａ ＤＲＯＰ
(2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，Ｌ
ＯＶＣ−Ｒ２）から、受信ＰＯＨａ（Ｒ−ＰＯＨａ１，
Ｒ−ＰＯＨａ２）を抽出する。
部（ＰＯＨａ ＤＲＯＰ (1), Ｐ０Ｈａ ＤＲＯＰ
(2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，Ｌ
ＯＶＣ−Ｒ２）から、受信ＰＯＨａ（Ｒ−ＰＯＨａ１，
Ｒ−ＰＯＨａ２）を抽出する。
【００４０】２３，２４はＰ０Ｈａ挿入部（ＰＯＨａ
ＩＮＳ (1), ＰＯＨａ ＩＮＳ (2)) であって、送信低
次群パス（ＬＯＶＣ−Ｓ１，ＬＯＶＣ−Ｓ２）に、送信
ＰＯＨａ（Ｓ−ＰＯＨａ１，Ｓ−ＰＯＨａ２）を挿入す
る。
ＩＮＳ (1), ＰＯＨａ ＩＮＳ (2)) であって、送信低
次群パス（ＬＯＶＣ−Ｓ１，ＬＯＶＣ−Ｓ２）に、送信
ＰＯＨａ（Ｓ−ＰＯＨａ１，Ｓ−ＰＯＨａ２）を挿入す
る。
【００４１】２５，２６はＢＩＰ−２エラー検出部（Ｂ
ＩＰ−２ ＥＲＲＤＥＴ (1), ＢＩＰ−２ ＥＲＲＤＥ
Ｔ (2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，
ＬＯＶＣ−Ｒ２）のパス・オーバヘッド（ＰＯＨ）にお
ける、Ｖ５バイトのビット・インタリーブ・パリティ
（ＢＰ−２）から、受信エラー数（Ｒ−ＥＲＲ１，Ｒ−
ＥＲＲ２）を検出する。
ＩＰ−２ ＥＲＲＤＥＴ (1), ＢＩＰ−２ ＥＲＲＤＥ
Ｔ (2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，
ＬＯＶＣ−Ｒ２）のパス・オーバヘッド（ＰＯＨ）にお
ける、Ｖ５バイトのビット・インタリーブ・パリティ
（ＢＰ−２）から、受信エラー数（Ｒ−ＥＲＲ１，Ｒ−
ＥＲＲ２）を検出する。
【００４２】２７，２８はＩＥＣ検出部（ＩＥＣ ＤＥ
Ｔ (1), ＩＥＣ ＤＥＴ (2)) であって、受信ＰＯＨａ
（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）から、入力エラー
数（ＩＥＣ）を検出する。
Ｔ (1), ＩＥＣ ＤＥＴ (2)) であって、受信ＰＯＨａ
（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）から、入力エラー
数（ＩＥＣ）を検出する。
【００４３】２９，３０は演算部（ＣＡＬＣ (1), ＣＡ
ＬＣ (2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ
１，ＬＯＶＣ−Ｒ２）から検出された受信エラー数（Ｒ
−ＥＲＲ１，Ｒ−ＥＲＲ２）と、受信ＰＯＨａ（Ｒ−Ｐ
ＯＨａ１，Ｒ−ＰＯＨａ２）から検出されたＩＥＣとか
ら、逆方向の対向するＮＥとの区間（ＴＣＭ区間）のエ
ラー数（Ｆ−ＩＥＣ）の演算を行う。
ＬＣ (2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ
１，ＬＯＶＣ−Ｒ２）から検出された受信エラー数（Ｒ
−ＥＲＲ１，Ｒ−ＥＲＲ２）と、受信ＰＯＨａ（Ｒ−Ｐ
ＯＨａ１，Ｒ−ＰＯＨａ２）から検出されたＩＥＣとか
ら、逆方向の対向するＮＥとの区間（ＴＣＭ区間）のエ
ラー数（Ｆ−ＩＥＣ）の演算を行う。
【００４４】３１，３２は加算部（ＡＤＤ (1), ＡＤＤ
(2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，Ｌ
ＯＶＣ−Ｒ２）に基づく受信エラー数（Ｒ−ＥＲＲ１，
Ｒ−ＥＲＲ２）と、逆方向の受信低次群パス（ＬＯＶＣ
−Ｒ２，ＬＯＶＣ−Ｒ１）に基づくＦ−ＩＥＣとを加算
して、ＰＯＨａのフォーマットに合成する。
(2)) であって、受信低次群パス（ＬＯＶＣ−Ｒ１，Ｌ
ＯＶＣ−Ｒ２）に基づく受信エラー数（Ｒ−ＥＲＲ１，
Ｒ−ＥＲＲ２）と、逆方向の受信低次群パス（ＬＯＶＣ
−Ｒ２，ＬＯＶＣ−Ｒ１）に基づくＦ−ＩＥＣとを加算
して、ＰＯＨａのフォーマットに合成する。
【００４５】３３，３４は補正部（ＣＯＭＰ (1), ＣＯ
ＭＰ (2)) であって、受信ＰＯＨａ（Ｒ−ＰＯＨａ１，
Ｒ−ＰＯＨａ２）と、加算部（ＡＤＤ (1), ＡＤＤ
(2)) における加算結果のＰＯＨａとを比較して、受信
ＰＯＨａと加算結果のＰＯＨａとのパリティが等しくな
るように、パリティ補正ビット（ＣＯＭＰ）を生成し
て、加算結果のＰＯＨａに付加して、送信ＰＯＨａ（Ｓ
−ＰＯＨａ１，Ｓ−ＰＯＨａ２）を作成する。
ＭＰ (2)) であって、受信ＰＯＨａ（Ｒ−ＰＯＨａ１，
Ｒ−ＰＯＨａ２）と、加算部（ＡＤＤ (1), ＡＤＤ
(2)) における加算結果のＰＯＨａとを比較して、受信
ＰＯＨａと加算結果のＰＯＨａとのパリティが等しくな
るように、パリティ補正ビット（ＣＯＭＰ）を生成し
て、加算結果のＰＯＨａに付加して、送信ＰＯＨａ（Ｓ
−ＰＯＨａ１，Ｓ−ＰＯＨａ２）を作成する。
【００４６】３５，３６はＦ−ＩＥＣ検出部（Ｆ−ＩＥ
Ｃ ＤＥＴ (1), Ｆ−ＩＥＣ ＤＥＴ (1)) であって、
受信ＰＯＨａ（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）から
Ｆ−ＩＥＣを検出する。３７，３８は計数部（ＣＯＵＮ
Ｔ (1), ＣＯＵＮＴ (2)) であって、Ｆ−ＩＥＣ検出部
（Ｆ−ＩＥＣ ＤＥＴ (1), Ｆ−ＩＥＣ ＤＥＴ (1))
におけるＦ−ＩＥＣの値を積算する。
Ｃ ＤＥＴ (1), Ｆ−ＩＥＣ ＤＥＴ (1)) であって、
受信ＰＯＨａ（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）から
Ｆ−ＩＥＣを検出する。３７，３８は計数部（ＣＯＵＮ
Ｔ (1), ＣＯＵＮＴ (2)) であって、Ｆ−ＩＥＣ検出部
（Ｆ−ＩＥＣ ＤＥＴ (1), Ｆ−ＩＥＣ ＤＥＴ (1))
におけるＦ−ＩＥＣの値を積算する。
【００４７】図４は、ＰＯＨａのフォーマット（１）を
示したものであって、図示のように、入力エラー数（Ｉ
ＥＣ）に３ビット、パリティ補正ビット（ＣＯＭＰ）に
２ビット、ＴＣＭ区間のエラー数（Ｆ−ＩＥＣ）に３ビ
ットが割り当てられている。
示したものであって、図示のように、入力エラー数（Ｉ
ＥＣ）に３ビット、パリティ補正ビット（ＣＯＭＰ）に
２ビット、ＴＣＭ区間のエラー数（Ｆ−ＩＥＣ）に３ビ
ットが割り当てられている。
【００４８】図３において、第１の方向の受信低次群パ
スＬＯＶＣ−Ｒ１は、ＰＯＨａ ＤＲＯＰ (1)２１で受
信ＰＯＨａ（Ｒ−ＰＯＨａ１）の抽出の処理を行われ、
ＰＯＨａ ＩＮＳ (1)２３で送信ＰＯＨａ（Ｓ−ＰＯＨ
ａ１）の挿入の処理を行われて、送信低次群パスＬＯＶ
Ｃ−Ｓ１を形成する。
スＬＯＶＣ−Ｒ１は、ＰＯＨａ ＤＲＯＰ (1)２１で受
信ＰＯＨａ（Ｒ−ＰＯＨａ１）の抽出の処理を行われ、
ＰＯＨａ ＩＮＳ (1)２３で送信ＰＯＨａ（Ｓ−ＰＯＨ
ａ１）の挿入の処理を行われて、送信低次群パスＬＯＶ
Ｃ−Ｓ１を形成する。
【００４９】以降は、ＮＥ−Ａ側の動作である。ＢＩＰ
−２ ＥＲＲＤＥＴ (1)２５は、第１の方向の受信低次
群パスＬＯＶＣ−Ｒ１のＬＯＶＣ信号から受信エラーＲ
−ＥＲＲ１を検出する。受信エラーＲ−ＥＲＲ１は入力
エラー数ＩＥＣとして、ＡＤＤ (1)３１に渡される。Ａ
ＤＤ (1)３１は、入力エラー数ＩＥＣと、同時に入力さ
れるＣＡＬＣ (2)３０からの第２の方向におけるＴＣＭ
区間で発生したエラー数Ｆ−ＩＥＣとを、ＣＯＭＰ (1)
３３に渡す。
−２ ＥＲＲＤＥＴ (1)２５は、第１の方向の受信低次
群パスＬＯＶＣ−Ｒ１のＬＯＶＣ信号から受信エラーＲ
−ＥＲＲ１を検出する。受信エラーＲ−ＥＲＲ１は入力
エラー数ＩＥＣとして、ＡＤＤ (1)３１に渡される。Ａ
ＤＤ (1)３１は、入力エラー数ＩＥＣと、同時に入力さ
れるＣＡＬＣ (2)３０からの第２の方向におけるＴＣＭ
区間で発生したエラー数Ｆ−ＩＥＣとを、ＣＯＭＰ (1)
３３に渡す。
【００５０】ＣＯＭＰ (1)３３は、ＰＯＨａ ＤＲＯＰ
(1)２１で抽出された受信ＰＯＨａ（Ｒ−ＰＯＨａ１）
と、ＡＤＤ (1)３１からの入力とを比較して、奇数ビッ
トのパリティ数が同じになるように、５ビット目に０ま
たは１を設定し、偶数ビットのパリティ数が同じになる
ように、４ビット目に０または１を設定して、送信ＰＯ
Ｈａ（Ｓ−ＰＯＨａ１）を形成する。
(1)２１で抽出された受信ＰＯＨａ（Ｒ−ＰＯＨａ１）
と、ＡＤＤ (1)３１からの入力とを比較して、奇数ビッ
トのパリティ数が同じになるように、５ビット目に０ま
たは１を設定し、偶数ビットのパリティ数が同じになる
ように、４ビット目に０または１を設定して、送信ＰＯ
Ｈａ（Ｓ−ＰＯＨａ１）を形成する。
【００５１】ＰＯＨａ ＩＮＳ (1)２３は、ＰＯＨａ
ＤＲＯＰ (1)２１からの信号にＳ−ＰＯＨａ１を挿入し
て、送信低次群パスＬＯＶＣ−Ｓ１のＬＯＶＣ信号を形
成する。これによって、受信低次群パスＬＯＶＣ−Ｒ１
と、送信低次群パスＬＯＶＣ−Ｓ１のパリティが同じに
なるので、ＴＣＭによるＢＩＰ−２の再計算が不要とな
る。
ＤＲＯＰ (1)２１からの信号にＳ−ＰＯＨａ１を挿入し
て、送信低次群パスＬＯＶＣ−Ｓ１のＬＯＶＣ信号を形
成する。これによって、受信低次群パスＬＯＶＣ−Ｒ１
と、送信低次群パスＬＯＶＣ−Ｓ１のパリティが同じに
なるので、ＴＣＭによるＢＩＰ−２の再計算が不要とな
る。
【００５２】図２において、ＮＥ−Ａ１１から送信され
た送信低次群パスＬＯＶＣ−Ｓ１は、ＮＥ−Ｂ１２にお
けるＰＯＨ ＩＮＦ−Ｂ１４に入力される。以降は、Ｎ
Ｅ−Ｂ側の動作である。
た送信低次群パスＬＯＶＣ−Ｓ１は、ＮＥ−Ｂ１２にお
けるＰＯＨ ＩＮＦ−Ｂ１４に入力される。以降は、Ｎ
Ｅ−Ｂ側の動作である。
【００５３】ＣＡＬＣ (1)２９において、ＢＩＰ−２
ＥＲＲＤＥＴ (1)２５で第１の方向の受信低次群パスＬ
ＯＶＣ−Ｒ１から検出した受信エラーＲ−ＥＲＲ１と、
ＰＯＨａ ＤＲＯＰ (1)２１で抽出された受信ＰＯＨａ
（Ｒ−ＰＯＨａ１）からＩＥＣ ＤＥＴ (1)２７で抽出
した入力エラー数ＩＥＣを減算して、Ｆ−ＩＥＣを出力
する。ＣＡＬＣ (1)２９は、標準の論理ＩＣで実現可能
である。
ＥＲＲＤＥＴ (1)２５で第１の方向の受信低次群パスＬ
ＯＶＣ−Ｒ１から検出した受信エラーＲ−ＥＲＲ１と、
ＰＯＨａ ＤＲＯＰ (1)２１で抽出された受信ＰＯＨａ
（Ｒ−ＰＯＨａ１）からＩＥＣ ＤＥＴ (1)２７で抽出
した入力エラー数ＩＥＣを減算して、Ｆ−ＩＥＣを出力
する。ＣＡＬＣ (1)２９は、標準の論理ＩＣで実現可能
である。
【００５４】ＣＡＬＣ (1)２９の出力であるＦ−ＩＥＣ
は、ＮＥ−ＢとＮＥ−Ａとにおけるパスのエラーの差で
あって、この数が、第１の方向におけるＴＣＭ区間で発
生したエラー数を示している。Ｆ−ＩＥＣは、ＡＤＤ
(2)３２，ＣＯＭＰ (2)３４およびＰＯＨａ ＩＮＳ
(2)２４を経て、第２の方向の送信低次群パスＬＯＶＣ
−Ｓ２に挿入される。
は、ＮＥ−ＢとＮＥ−Ａとにおけるパスのエラーの差で
あって、この数が、第１の方向におけるＴＣＭ区間で発
生したエラー数を示している。Ｆ−ＩＥＣは、ＡＤＤ
(2)３２，ＣＯＭＰ (2)３４およびＰＯＨａ ＩＮＳ
(2)２４を経て、第２の方向の送信低次群パスＬＯＶＣ
−Ｓ２に挿入される。
【００５５】ＮＥ−Ｂ１２から送信された送信低次群パ
スＬＯＶＣ−Ｓ２は、ＮＥ−Ａ１１において、受信低次
群パスＬＯＶＣ−Ｒ２として入力される。以降は、再び
ＮＥ−Ａ側の動作である。
スＬＯＶＣ−Ｓ２は、ＮＥ−Ａ１１において、受信低次
群パスＬＯＶＣ−Ｒ２として入力される。以降は、再び
ＮＥ−Ａ側の動作である。
【００５６】第２の方向の受信低次群パスＬＯＶＣ−Ｒ
２から、ＰＯＨａ ＤＲＯＰ (2)２２で抽出された、受
信ＰＯＨａ（Ｒ−ＰＯＨａ２）から、Ｆ−ＩＥＣ ＤＥ
Ｔ (2)３６でＦ−ＩＥＣを抽出する。Ｆ−ＩＥＣは、Ｎ
Ｅ−Ｂで検出された低次群信号ＬＯＶＣの１フレームあ
たりのエラー数を示し、フレーム周期で変化する。
２から、ＰＯＨａ ＤＲＯＰ (2)２２で抽出された、受
信ＰＯＨａ（Ｒ−ＰＯＨａ２）から、Ｆ−ＩＥＣ ＤＥ
Ｔ (2)３６でＦ−ＩＥＣを抽出する。Ｆ−ＩＥＣは、Ｎ
Ｅ−Ｂで検出された低次群信号ＬＯＶＣの１フレームあ
たりのエラー数を示し、フレーム周期で変化する。
【００５７】ＣＯＵＮＴ (2)３８は、フレーム周期でＦ
−ＩＥＣの値を積算する。ＢＩＰ−２で検出できるエラ
ー数は、１フレームあたり２個であり、従って、ＣＯＵ
ＮＴ(2)３８は、２×フレーム周期×ｎ（秒）個の最大
カウント値を持てばよい。図示されないエラー数表示機
能を有するＭＰＵは、ＣＯＵＮＴ (2)３８のカウント値
を読み込んで、マン・マシン・インタフェースに表示す
る。
−ＩＥＣの値を積算する。ＢＩＰ−２で検出できるエラ
ー数は、１フレームあたり２個であり、従って、ＣＯＵ
ＮＴ(2)３８は、２×フレーム周期×ｎ（秒）個の最大
カウント値を持てばよい。図示されないエラー数表示機
能を有するＭＰＵは、ＣＯＵＮＴ (2)３８のカウント値
を読み込んで、マン・マシン・インタフェースに表示す
る。
【００５８】以上の動作によって、ＮＥ−Ａ１１におい
て、ＮＥ−Ａ１１からＮＥ−Ｂ１２の間で発生したエラ
ーのモニタを行うことができる。
て、ＮＥ−Ａ１１からＮＥ−Ｂ１２の間で発生したエラ
ーのモニタを行うことができる。
【００５９】ＴＣＭは、エラーが発生している状態では
有効な機能であるが、ＩＥＣとＦ−ＩＥＣに信頼性がな
いと、エラー表示は無意味になる。
有効な機能であるが、ＩＥＣとＦ−ＩＥＣに信頼性がな
いと、エラー表示は無意味になる。
【００６０】図５は、本発明の実施例（２）を示したも
のであって、ＩＥＣとＦ−ＩＥＣの信頼性を確認できる
ようにした場合を示している。図３におけると同じもの
を同じ番号で示し、３９，４０はそれぞれ受信ＰＯＨａ
（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）のパリティを検出
するパリティ検出部（Ｐ−ＤＥＴ (1), Ｐ−ＤＥＴ
(2)) 、４１，４２はそれぞれ送信ＰＯＨａ（Ｓ−ＰＯ
Ｈａ１，Ｓ−ＰＯＨａ２）にパリティを付加するパリテ
ィ付加部（Ｐ−ＡＤＤ (1), Ｐ−ＡＤＤ (2)) である。
のであって、ＩＥＣとＦ−ＩＥＣの信頼性を確認できる
ようにした場合を示している。図３におけると同じもの
を同じ番号で示し、３９，４０はそれぞれ受信ＰＯＨａ
（Ｒ−ＰＯＨａ１，Ｒ−ＰＯＨａ２）のパリティを検出
するパリティ検出部（Ｐ−ＤＥＴ (1), Ｐ−ＤＥＴ
(2)) 、４１，４２はそれぞれ送信ＰＯＨａ（Ｓ−ＰＯ
Ｈａ１，Ｓ−ＰＯＨａ２）にパリティを付加するパリテ
ィ付加部（Ｐ−ＡＤＤ (1), Ｐ−ＡＤＤ (2)) である。
【００６１】また図６は、ＰＯＨａのフォーマット
（２）を示したものであって、図中、ＰはＩＥＣとＦ−
ＩＥＣに対するパリティビットであって、信頼性を増す
ために付加されたものである。
（２）を示したものであって、図中、ＰはＩＥＣとＦ−
ＩＥＣに対するパリティビットであって、信頼性を増す
ために付加されたものである。
【００６２】図５において、Ｐ−ＤＥＴ (1)３９は、Ｐ
ＯＨａ ＤＲＯＰ (1)２１で抽出された受信ＰＯＨａ
（Ｒ−ＰＯＨａ１）のパリティを計算し、Ｐ−ＤＥＴ
(1)４０は、ＰＯＨａ ＤＲＯＰ (2)２２で抽出された
受信ＰＯＨａ（Ｒ−ＰＯＨａ２）のパリティを計算す
る。また、Ｐ−ＡＤＤ (1)４１は、ＰＯＨａ−ＩＮＳ
(1)２３において挿入される送信ＰＯＨａ（Ｓ−ＰＯＨ
ａ１）にパリティを付加し、Ｐ−ＡＤＤ (2)４２は、Ｐ
ＯＨａ−ＩＮＳ (1)２４において挿入される送信ＰＯＨ
ａ（Ｓ−ＰＯＨａ２）にパリティを付加する。
ＯＨａ ＤＲＯＰ (1)２１で抽出された受信ＰＯＨａ
（Ｒ−ＰＯＨａ１）のパリティを計算し、Ｐ−ＤＥＴ
(1)４０は、ＰＯＨａ ＤＲＯＰ (2)２２で抽出された
受信ＰＯＨａ（Ｒ−ＰＯＨａ２）のパリティを計算す
る。また、Ｐ−ＡＤＤ (1)４１は、ＰＯＨａ−ＩＮＳ
(1)２３において挿入される送信ＰＯＨａ（Ｓ−ＰＯＨ
ａ１）にパリティを付加し、Ｐ−ＡＤＤ (2)４２は、Ｐ
ＯＨａ−ＩＮＳ (1)２４において挿入される送信ＰＯＨ
ａ（Ｓ−ＰＯＨａ２）にパリティを付加する。
【００６３】図７は、ＰＯＨａのフォーマット（３）を
示したものであって、図中、Ｐ１，Ｐ２はＩＥＣとＦ−
ＩＥＣにそれぞれ個別に付加されるパリティである。
示したものであって、図中、Ｐ１，Ｐ２はＩＥＣとＦ−
ＩＥＣにそれぞれ個別に付加されるパリティである。
【００６４】図２に示されたＮＥ−Ａ１１における受信
低次群パスＬＯＶＣ−Ｒ２Ａの場合、この中に含まれる
ＩＥＣは、ＮＥ−Ｂ１２における受信低次群パスＬＯＶ
Ｃ−Ｒ２ＢのＢＩＰ−２のエラーを示し、Ｆ−ＩＥＣは
ＴＣＭエラーを示す。従って、ＩＥＣとＦ−ＩＥＣと
は、それぞれ独立の意味を有するものであって、例えば
ＩＥＣにパリティ・エラーがあっても、Ｆ−ＩＥＣにパ
リティ・エラーがなければ、ＴＣＭは正常にモニタでき
ると考えられる。そのため、図５に示されたフォーマッ
トよりも、図６に示されたフォーマットの方が、ＴＣＭ
の性能が良い。
低次群パスＬＯＶＣ−Ｒ２Ａの場合、この中に含まれる
ＩＥＣは、ＮＥ−Ｂ１２における受信低次群パスＬＯＶ
Ｃ−Ｒ２ＢのＢＩＰ−２のエラーを示し、Ｆ−ＩＥＣは
ＴＣＭエラーを示す。従って、ＩＥＣとＦ−ＩＥＣと
は、それぞれ独立の意味を有するものであって、例えば
ＩＥＣにパリティ・エラーがあっても、Ｆ−ＩＥＣにパ
リティ・エラーがなければ、ＴＣＭは正常にモニタでき
ると考えられる。そのため、図５に示されたフォーマッ
トよりも、図６に示されたフォーマットの方が、ＴＣＭ
の性能が良い。
【００６５】本発明によれば、図３または図５の実施例
に示された手法によって、簡単なハードウェア構成でＴ
ＣＭ機能を実現することができる。しかしながらＳＴＭ
−１６のような大容量の伝送路では、ＶＣ１２レベルで
１００８個のパスが存在し、装置全体では回路規模が大
きくなる。また、ＴＣＭが一つの装置で、すべての低次
群パスに設定されることはないと考えられる。そこでい
くつかの低次群パスに対して、共通のＰＯＨインタフェ
ース回路を設けて、スイッチで切り替えて使用すること
によって、回路規模を縮小することができる。
に示された手法によって、簡単なハードウェア構成でＴ
ＣＭ機能を実現することができる。しかしながらＳＴＭ
−１６のような大容量の伝送路では、ＶＣ１２レベルで
１００８個のパスが存在し、装置全体では回路規模が大
きくなる。また、ＴＣＭが一つの装置で、すべての低次
群パスに設定されることはないと考えられる。そこでい
くつかの低次群パスに対して、共通のＰＯＨインタフェ
ース回路を設けて、スイッチで切り替えて使用すること
によって、回路規模を縮小することができる。
【００６６】図８は、ＰＯＨインタフェース回路のスイ
ッチ切替方式（１）を示したものであって、１：４の切
替スイッチ（セレクタ）を用いた場合を例示している。
なお、セレクタは１：４の場合に限るものでなく、任意
の１：ｚの場合に適用して、より小型化を図ることがで
きる。
ッチ切替方式（１）を示したものであって、１：４の切
替スイッチ（セレクタ）を用いた場合を例示している。
なお、セレクタは１：４の場合に限るものでなく、任意
の１：ｚの場合に適用して、より小型化を図ることがで
きる。
【００６７】５１，５２はそれぞれセレクタであって、
四つの低次群パスＬＯＶＣ＃１〜ＬＯＶＣ＃４から任意
に一つのパスを選んで、ＰＯＨ ＩＮＦ５３に接続して
ＴＣＭを行うことができる。従って図７の方式によれ
ば、ＴＣＭに必要な回路規模を縮小することができる。
四つの低次群パスＬＯＶＣ＃１〜ＬＯＶＣ＃４から任意
に一つのパスを選んで、ＰＯＨ ＩＮＦ５３に接続して
ＴＣＭを行うことができる。従って図７の方式によれ
ば、ＴＣＭに必要な回路規模を縮小することができる。
【００６８】図８に示されたようなセレクタを複数個用
意することによって、装置内の各低次群パスについて、
ＴＣＭを行うことが可能となる。しかしながら、上述の
ｚを極端に大きくすると、回路規模は縮小できるが、Ｔ
ＣＭできる数が少なくなるとともに、同一のセレクタに
収容される低次群パスについて同時にＴＣＭを行うこと
ができないため、運用上の制約が発生することになる。
意することによって、装置内の各低次群パスについて、
ＴＣＭを行うことが可能となる。しかしながら、上述の
ｚを極端に大きくすると、回路規模は縮小できるが、Ｔ
ＣＭできる数が少なくなるとともに、同一のセレクタに
収容される低次群パスについて同時にＴＣＭを行うこと
ができないため、運用上の制約が発生することになる。
【００６９】図９は、ＰＯＨインタフェース回路のスイ
ッチ切替方式（２）を示したものであって、低次群パス
とＰＯＨインタフェース回路との間に、ｘ：ｙ（ｘ＞
ｙ）のマトリクス・スイッチ（ＭＳＷ）を設けたもので
ある。
ッチ切替方式（２）を示したものであって、低次群パス
とＰＯＨインタフェース回路との間に、ｘ：ｙ（ｘ＞
ｙ）のマトリクス・スイッチ（ＭＳＷ）を設けたもので
ある。
【００７０】５５，５６はそれぞれセレクタであって、
ｘ個のスイッチを有し、ＴＣＭを行うとき、ｘ個の低次
群パスＬＯＶＣ＃１〜ＬＯＶＣ＃ｘを、ＭＳＷ５７，５
８に接続する。ＭＳＷ５７，５８は、ｘ対のポートから
任意に選択してｙ対のポートに接続し、残りのポートは
短絡する。５９1 〜５９y は、ｙ個のＰＯＨインタフェ
ース回路（ＰＯＨ ＩＮＦ(1) 〜ＰＯＨ ＩＮＦ(y))で
あって、ＭＳＷ５７，５８で選択されたｙ個の低次群パ
スについてそれぞれＴＣＭを行う。
ｘ個のスイッチを有し、ＴＣＭを行うとき、ｘ個の低次
群パスＬＯＶＣ＃１〜ＬＯＶＣ＃ｘを、ＭＳＷ５７，５
８に接続する。ＭＳＷ５７，５８は、ｘ対のポートから
任意に選択してｙ対のポートに接続し、残りのポートは
短絡する。５９1 〜５９y は、ｙ個のＰＯＨインタフェ
ース回路（ＰＯＨ ＩＮＦ(1) 〜ＰＯＨ ＩＮＦ(y))で
あって、ＭＳＷ５７，５８で選択されたｙ個の低次群パ
スについてそれぞれＴＣＭを行う。
【００７１】図９に示された方式によれば、任意の低次
群パスをフレキシブルにＰＯＨインタフェース回路に接
続することができ、運用上の制約を解消することができ
る。マトリクス・スイッチはセレクタに比べて回路規模
は大きくなるが、回路的には簡単なゲート回路の組み合
わせで構成可能であり、ゲート・アレイ等の技術を利用
すれば、安価で小型なものを実現できる。
群パスをフレキシブルにＰＯＨインタフェース回路に接
続することができ、運用上の制約を解消することができ
る。マトリクス・スイッチはセレクタに比べて回路規模
は大きくなるが、回路的には簡単なゲート回路の組み合
わせで構成可能であり、ゲート・アレイ等の技術を利用
すれば、安価で小型なものを実現できる。
【００７２】図１０は、本発明を適用したＳＤＨ装置の
ブロック構成を示したものであって、６１，６２はＳＴ
Ｍ−Ｎ信号受信部（ＳＴＭ−Ｎ Ｒ）、６３，６４はＡ
Ｕ−４信号受信部（ＡＵ−４ Ｒ）、６５，６６はＨＯ
ＶＣ受信部（ＨＯＶＣ Ｒ）、６７，６８はＴＵ信号受
信部（ＴＵ Ｒ）、６９，７０はＬＯＶＣ部、７１はＰ
ＯＨ ＩＮＦ、７２，７３はＴＵ信号送信部（ＴＵ
Ｓ）、７４，７５はＨＯＶＣ送信部（ＨＯＶＣ Ｓ）、
７６，７７はＡＵ−４信号送信部（ＡＵ−４ Ｓ）、７
８，７９はＳＴＭ−Ｎ信号送信部（ＳＴＭ−Ｎ Ｓ）で
ある。
ブロック構成を示したものであって、６１，６２はＳＴ
Ｍ−Ｎ信号受信部（ＳＴＭ−Ｎ Ｒ）、６３，６４はＡ
Ｕ−４信号受信部（ＡＵ−４ Ｒ）、６５，６６はＨＯ
ＶＣ受信部（ＨＯＶＣ Ｒ）、６７，６８はＴＵ信号受
信部（ＴＵ Ｒ）、６９，７０はＬＯＶＣ部、７１はＰ
ＯＨ ＩＮＦ、７２，７３はＴＵ信号送信部（ＴＵ
Ｓ）、７４，７５はＨＯＶＣ送信部（ＨＯＶＣ Ｓ）、
７６，７７はＡＵ−４信号送信部（ＡＵ−４ Ｓ）、７
８，７９はＳＴＭ−Ｎ信号送信部（ＳＴＭ−Ｎ Ｓ）で
ある。
【００７３】ここで、ＬＯＶＣ，ＴＵ，ＨＯＶＣ，ＡＵ
−４，ＳＴＭ−ＮはそれぞれＳＤＨ装置における信号多
重のハイアラーキを示し、この順に、多重度が高くなる
ように構成されている。
−４，ＳＴＭ−ＮはそれぞれＳＤＨ装置における信号多
重のハイアラーキを示し、この順に、多重度が高くなる
ように構成されている。
【００７４】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＤＨ装置において、低次群パスのタンデム・コネクショ
ン・メインテナンスを行う際に、パリティ演算結果を示
すＢＩＰ−２の再計算と再挿入が不要になるので、タン
デム・コネクション・メインテナンスを行うための回路
規模を縮小することができ、従って安価なＳＤＨ装置の
タンデム・コネクション・メインテナンス方式を提供す
ることが可能となる。
ＤＨ装置において、低次群パスのタンデム・コネクショ
ン・メインテナンスを行う際に、パリティ演算結果を示
すＢＩＰ−２の再計算と再挿入が不要になるので、タン
デム・コネクション・メインテナンスを行うための回路
規模を縮小することができ、従って安価なＳＤＨ装置の
タンデム・コネクション・メインテナンス方式を提供す
ることが可能となる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明が適用されるネットワークの構成例を示
す図である。
す図である。
【図３】本発明の実施例（１）を示す図である。
【図４】ＰＯＨａのフォーマット（１）を示す図であ
る。
る。
【図５】本発明の実施例（２）を示す図である。
【図６】ＰＯＨａのフォーマット（２）を示す図であ
る。
る。
【図７】ＰＯＨａのフォーマット（３）を示す図であ
る。
る。
【図８】ＰＯＨインタフェース回路のスイッチ切替方式
（１）を示す図である。
（１）を示す図である。
【図９】ＰＯＨインタフェース回路のスイッチ切替方式
（２）を示す図である。
（２）を示す図である。
【図１０】本発明を適用したＳＤＨ装置のブロック構成
を示す図である。
を示す図である。
１ 受信エラー検出手段 ２ 受信エラー検出手段 ３ ＩＥＣ抽出手段 ４ ＩＥＣ抽出手段 ５ 演算手段 ６ 演算手段 ７ ＰＯＨａ生成手段 ８ ＰＯＨａ生成手段 ７Ａ エラーチェック手段 ８Ａ エラーチェック手段 ９ 補正手段 １０ 補正手段 １３ ＰＯＨインタフェース回路 １４ ＰＯＨインタフェース回路 ２１ ＰＯＨａ抽出部 ２２ ＰＯＨａ抽出部 ２３ ＰＯＨａ挿入部 ２４ ＰＯＨａ挿入部 ２５ ＢＩＰ−２受信エラー検出部 ２６ ＢＩＰ−２受信エラー検出部 ２７ ＩＥＣ検出部 ２８ ＩＥＣ検出部 ２９ 演算部 ３０ 演算部 ３１ 加算部 ３２ 加算部 ３３ 補正部 ３４ 補正部 ３５ Ｆ−ＩＥＣ検出部 ３６ Ｆ−ＩＥＣ検出部 ３７ 計数部 ３８ 計数部 ３９ パリティ検出部 ４０ パリティ検出部 ５１ セレクタ ５２ セレクタ ５３ ＰＯＨインタフェース回路 ５７ マトリクス・スイッチ ５８ マトリクス・スイッチ ５９1 〜５９y ＰＯＨインタフェース回路
Claims (9)
- 【請求項１】 第１の装置と、対向する第２の装置とを
低次群パスと、これと逆方向の低次群パスとで接続して
なるＳＤＨ装置において、 該各装置に受信低次群パスから特定のパス・オーバヘッ
ド（ＰＯＨａ）である受信ＰＯＨａを抽出し、送信低次
群パスに送信ＰＯＨａを挿入するパス・オーバヘッド
（ＰＯＨ）インタフェース回路を設けるとともに、該各
ＰＯＨインタフェース回路に、 受信低次群パスからＰＯＨの特定バイトのビット・イン
タリーブ・パリティによって受信エラー数を検出する受
信エラー検出手段（１，２）と、 受信低次群パスにおける受信ＰＯＨａから前段の装置の
受信エラー数を示す入力エラー数を抽出するＩＥＣ抽出
手段（３，４）と、 前記受信エラー数と、該入力エラー数とからＴＣＭ区間
のエラー数を求める演算手段（５，６）と、 前記受信エラー数を入力エラー数として、逆方向のＴＣ
Ｍ区間のエラー数とによってＰＯＨａを生成するＰＯＨ
ａ生成手段（７，８）と、 該生成されたＰＯＨａに対して、そのパリティと、前記
受信低次群パスから抽出したＰＯＨａのパリティとが等
しくなるように補正ビットを付加して送信ＰＯＨａを生
成する補正手段（９，１０）とを設けたことを特徴とす
るタンデム・コネクション・メインテナンス方式。 - 【請求項２】 請求項１に記載のタンデム・コネクショ
ン・メインテナンス方式において、 前記ＰＯＨａ生成手段（７，８）で生成されるＰＯＨａ
中における入力エラー数とＴＣＭ区間のエラー数のデー
タにパリティを付加して前記補正手段（９，１０）に入
力するとともに、受信低次群パスから抽出された受信Ｐ
ＯＨａ中における入力エラー数とＴＣＭ区間のエラー数
のデータのパリティを演算してエラーを検出するエラー
・チェック手段（７Ａ，８Ａ）を設けたことを特徴とす
るタンデム・コネクション・メインテナンス方式。 - 【請求項３】 第１の装置と、対向する第２の装置とを
第１の方向の低次群パスと、これと逆方向の第２の低次
群パスとで接続するとともに、該各装置に、受信低次群
パスから未定義のパス・オーバヘッド（ＰＯＨａ）であ
る受信ＰＯＨａを抽出するＰＯＨａ抽出部（２１，２
２）を第１，第２の方向に対応して有し、送信低次群パ
スに送信ＰＯＨａを挿入するＰＯＨａ挿入部（２３，２
４）を第１，第２の方向に対応して有するＰＯＨａイン
タフェース回路を設けるとともに、該各ＰＯＨインタフ
ェース回路に、 該第１，第２の方向の受信低次群パスのＰＯＨにおける
特定バイトのビット・インタリーブ・パリティによって
該第１，第２の方向の受信エラー数を検出する第１，第
２のＢＩＰ−２受信エラー検出部（２５，２６）と、 該第１，第２の方向の受信低次群パスから抽出された受
信ＰＯＨａから前段の装置における受信エラー数を示す
第１，第２の方向の入力エラー数（ＩＥＣ）を検出する
第１，第２のＩＥＣ検出部（２７，２８）と、 前記第１，第２の方向の受信エラー数と、第１，第２の
方向のＩＥＣとから第１，第２の方向の前段の装置との
区間（ＴＣＭ区間）において発生したエラー数（Ｆ−Ｉ
ＥＣ）を検出する第１，第２の演算部（２９，３０）
と、 該第２，第１の方向のＦ−ＩＥＣに対して、前記第１，
第２の方向の受信エラー数をＩＥＣとして加算してＰＯ
Ｈａのフォーマットに合成する第１，第２の加算部（３
１，３２）と、 該第１，第２の加算部で作成されたＰＯＨａのパリティ
が、前記第１，第２の方向の受信ＰＯＨａのパリティと
等しくなるようにパリティ補正ビットを作成して、該加
算結果のＰＯＨａに付加して前記送信ＰＯＨａを作成す
る第１，第２の補正部（３３，３４）とを備えてなるこ
とを特徴とするタンデム・コネクション・メインテナン
ス方式。 - 【請求項４】 請求項３に記載のタンデム・コネクショ
ン・メインテナンス方式において、 前記第１，第２の方向の受信ＰＯＨａから第１，第２の
方向の受信Ｆ−ＩＥＣを検出する第１，第２のＦ−ＩＥ
Ｃ検出部（３５，３６）と、 該第１，第２の方向の受信Ｆ−ＩＥＣを計数する第１，
第２の計数部（３７，３８）とを備え、 該計数結果によって、前記ＴＣＭ区間におけるエラー率
を表示することを特徴とするタンデム・コネクション・
メインテナンス方式。 - 【請求項５】 請求項３または４に記載のタンデム・コ
ネクション・メインテナンス方式において、 前記第１，第２の方向の受信ＰＯＨａにおけるＩＥＣと
Ｆ−ＩＥＣのデータに対するパリティを演算してエラー
を検出する第１，第２のパリティ検出部（３９，４０）
と、 前記第１，第２の加算部（３１，３２）からのＩＥＣと
Ｆ−ＩＥＣのデータに対してパリティビットを付加して
出力する第１，第２のパリティ付加部（４１，４２）と
を設けたことを特徴とするタンデム・コネクション・メ
インテナンス方式。 - 【請求項６】 請求項５に記載のタンデム・コネクショ
ン・メインテナンス方式において、 前記ＩＥＣとＦ−ＩＥＣのデータに対するパリティビッ
トとして、該ＩＥＣに対するものと、Ｆ−ＩＥＣに対す
るものとを個別に設けることを特徴とするタンデム・コ
ネクション・メインテナンス方式。 - 【請求項７】 請求項３ないし６のいずれかに記載のタ
ンデム・コネクション・メインテナンス方式において、
前記ＰＯＨインタフェース回路をＳＤＨ信号内における
任意の低次群パスごとに設けることによって、該任意の
低次群パスのタンデム・コネクション・メインテナンス
を可能にすることを特徴とするタンデム・コネクション
・メインテナンス方式。 - 【請求項８】 請求項３ないし６のいずれかに記載のタ
ンデム・コネクション・メインテナンス方式において、 ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）の前記ＰＯＨ
インタフェース回路（５３）を設けるとともに、 該ｘ本の低次群信号から任意に選択して該ｙ個のＰＯＨ
インタフェース回路に接続する１：ｚ（ｚ＝ｘ÷ｙ）の
セレクタ（５１，５２）を設けたことを特徴とするタン
デム・コネクション・メインテナンス方式。 - 【請求項９】 請求項３ないし６のいずれかに記載のタ
ンデム・コネクション・メインテナンス方式において、 ｘ本の低次群信号に対してｙ個（ｘ＞ｙ）の前記ＰＯＨ
インタフェース回路（５９1 〜５９y ）を設けるととも
に、 該ｘ本の低次群信号から任意に選択して該ｙ個のＰＯＨ
インタフェース回路に接続するマトリクス・スイッチ
（５７，５８）を設けたことを特徴とするタンデム・コ
ネクション・メインテナンス方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233507A JP2897099B2 (ja) | 1993-09-20 | 1993-09-20 | タンデム・コネクション・メインテナンス方式 |
| GB9405154A GB2282032B (en) | 1993-09-20 | 1994-03-16 | Detecting errors within a communication network |
| US08/213,957 US5555248A (en) | 1993-09-20 | 1994-03-16 | Tandem connection maintenance system |
| GB9718362A GB2313990B (en) | 1993-09-20 | 1994-03-16 | Detecting errors within a communication network |
| DE4409644A DE4409644C2 (de) | 1993-09-20 | 1994-03-21 | Tandemverbindungs-Wartungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233507A JP2897099B2 (ja) | 1993-09-20 | 1993-09-20 | タンデム・コネクション・メインテナンス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795182A true JPH0795182A (ja) | 1995-04-07 |
| JP2897099B2 JP2897099B2 (ja) | 1999-05-31 |
Family
ID=16956118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233507A Expired - Fee Related JP2897099B2 (ja) | 1993-09-20 | 1993-09-20 | タンデム・コネクション・メインテナンス方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5555248A (ja) |
| JP (1) | JP2897099B2 (ja) |
| DE (1) | DE4409644C2 (ja) |
| GB (1) | GB2282032B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058119A (en) * | 1995-04-15 | 2000-05-02 | International Business Machines Corporation | SDH/sonet interface |
| JP2001103027A (ja) * | 1999-09-07 | 2001-04-13 | Lucent Technol Inc | 同期階層ネットワークシステム中でデータを伝送する方法および同期階層ネットワークシステム |
| JP2001111512A (ja) * | 1999-09-07 | 2001-04-20 | Lucent Technol Inc | 同期階層ネットワークシステムにおいてデータを伝送する方法および同期階層ネットワークシステム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502263B2 (ja) * | 1993-06-18 | 1996-05-29 | 日本電気株式会社 | エラ―検出方式 |
| DE19616286A1 (de) * | 1996-04-24 | 1997-10-30 | Sel Alcatel Ag | Synchrones Übertragungssystem mit Fehlerortungsfunktion und Monitoreinrichtung dafür |
| US6072777A (en) * | 1996-06-28 | 2000-06-06 | Mci Communications Corporation | System and method for unreported root cause analysis |
| US5784359A (en) * | 1996-06-28 | 1998-07-21 | Mci Communications Corporation | System and method for unreported trouble isolation |
| US5864662A (en) * | 1996-06-28 | 1999-01-26 | Mci Communication Corporation | System and method for reported root cause analysis |
| DE19742583C2 (de) * | 1997-09-26 | 1999-10-07 | Siemens Ag | Verfahren und Anordnung zum Betreiben von an ein Ringnetz angeschlossenen Netzeinrichtungen in einem Zubringernetz eines Kommunikationsnetzes |
| DE19836254C2 (de) * | 1998-08-11 | 2002-04-04 | Nokia Networks Oy | Verfahren zum Aktivieren und Deaktivieren der Quelle bzw. der Senke einer Tandemverbindung in einem Telekommunikationsnetzwerk sowie Quelle und Senke einer solchen Tandemverbindung |
| US6891862B1 (en) * | 1999-04-26 | 2005-05-10 | Nortel Networks Limited | Multiplex hierarchy for high capacity transport systems |
| US6493847B1 (en) | 1999-06-15 | 2002-12-10 | Applied Micro Circuits Corporation | Sonet B2 parity byte calculation method and apparatus |
| KR100318904B1 (ko) | 2000-01-10 | 2001-12-29 | 윤종용 | 동기 디지탈 하이어라키 시스템의 애드/드롭 크로스커넥션 장치 |
| IL136670A0 (en) * | 2000-06-11 | 2001-06-14 | Eci Telecom Ltd | Method for ensuring error-free transmission of a telecommunication signal including temporary data channels |
| DE60033670T2 (de) * | 2000-12-04 | 2007-11-08 | Lucent Technologies Inc. | Leistungsüberwachung in einem Nachrichtenübertragungsnetzwerk |
| US7180913B2 (en) * | 2001-07-25 | 2007-02-20 | Nortel Networks Limited | Transparent error count transfer method and apparatus |
| US7143161B2 (en) * | 2001-11-16 | 2006-11-28 | Nortel Networks Limited | Tandem connection monitoring parallel processing |
| DE60201078T2 (de) * | 2002-06-12 | 2005-01-20 | Alcatel | De-/Aktivierung von Tandem-Verbindungen |
| US7447239B2 (en) * | 2002-09-19 | 2008-11-04 | Nortel Networks Limited | Transmission path monitoring |
| CN100365968C (zh) * | 2003-11-18 | 2008-01-30 | 华为技术有限公司 | 网络通信中实现串接监视终端处理的方法及其装置 |
| CN100352188C (zh) * | 2003-11-18 | 2007-11-28 | 华为技术有限公司 | 网络通信中静荷误码校验值的处理方法及其装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3510883A1 (de) * | 1985-03-26 | 1986-10-09 | Kali-Chemie Ag, 3000 Hannover | Verfahren zur herstellung von 2.2.2.-trifluoraethanol |
| US4964112A (en) * | 1988-06-01 | 1990-10-16 | Siemens Aktiengesellschaft | Method for monitoring the quality of a digital signal in sections of a data transmission circuit |
| JPH04127743A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | 広帯域ｉｓｄｎにおける伝送路試験方式 |
| DE4108230A1 (de) * | 1991-03-14 | 1992-09-17 | Standard Elektrik Lorenz Ag | Leitungsueberwachung fuer sdh-signale |
| US5313453A (en) * | 1991-03-20 | 1994-05-17 | Fujitsu Limited | Apparatus for testing ATM channels |
-
1993
- 1993-09-20 JP JP5233507A patent/JP2897099B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-16 US US08/213,957 patent/US5555248A/en not_active Expired - Lifetime
- 1994-03-16 GB GB9405154A patent/GB2282032B/en not_active Expired - Fee Related
- 1994-03-21 DE DE4409644A patent/DE4409644C2/de not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058119A (en) * | 1995-04-15 | 2000-05-02 | International Business Machines Corporation | SDH/sonet interface |
| JP2001103027A (ja) * | 1999-09-07 | 2001-04-13 | Lucent Technol Inc | 同期階層ネットワークシステム中でデータを伝送する方法および同期階層ネットワークシステム |
| JP2001111512A (ja) * | 1999-09-07 | 2001-04-20 | Lucent Technol Inc | 同期階層ネットワークシステムにおいてデータを伝送する方法および同期階層ネットワークシステム |
| KR100384081B1 (ko) * | 1999-09-07 | 2003-05-14 | 루센트 테크놀러지스 인크 | 전송 보호 스킴들을 갖는 탠덤 접속 트레일을 위한 멀티프레임 프로세싱 방법 |
| JP4629201B2 (ja) * | 1999-09-07 | 2011-02-09 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 同期階層ネットワークシステム中でデータを伝送する方法および同期階層ネットワークシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5555248A (en) | 1996-09-10 |
| GB2282032B (en) | 1998-03-11 |
| JP2897099B2 (ja) | 1999-05-31 |
| DE4409644C2 (de) | 1997-01-30 |
| GB2282032A (en) | 1995-03-22 |
| GB9405154D0 (en) | 1994-04-27 |
| DE4409644A1 (de) | 1995-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897099B2 (ja) | タンデム・コネクション・メインテナンス方式 | |
| JP3663253B2 (ja) | 多重化伝送装置 | |
| US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
| US5926303A (en) | System and apparatus for optical fiber interface | |
| US6977889B1 (en) | Cross-connect method and cross-connect apparatus | |
| JP3775859B2 (ja) | 非同期（ｐｄｈ）サブネットワークを含む同期（ｓｄｈ）ネットワークにおけるパス・スイッチ・リング制御装置 | |
| US20010046207A1 (en) | Transmitting apparatus | |
| JPH11154922A (ja) | Ｓｄｈネットワークおよびｓｄｈネットワークにおけるデータ送信方法および装置 | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| US6765933B1 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
| US6188701B1 (en) | Apparatus and method for interfacing between communication networks | |
| JPH07177116A (ja) | デジタル信号伝送装置 | |
| US7391793B2 (en) | Tandem connection monitoring implementing sink functionality on egress without an egress pointer processor | |
| EP1271822A2 (en) | Failure determination in an optical communication network | |
| JP3308908B2 (ja) | 伝送システム | |
| JP3811706B2 (ja) | 光信号伝送装置 | |
| US7251257B2 (en) | Method and system for transmitting quality criteria of a synchronous network hierarchy | |
| US5712862A (en) | Error detection system for digital data transmission multiplexing system | |
| GB2313990A (en) | Detecting errors in virtual paths with POH. | |
| JP2603165B2 (ja) | 故障報知信号検出回路 | |
| JP3666489B2 (ja) | 多重化信号の伝送方法 | |
| EP0660556B1 (en) | Method for checking data integrity and correctness of interconnections in a cross-connector of an SDH network | |
| JP3635083B2 (ja) | 伝送装置の多重分離方法 | |
| JP3664484B2 (ja) | 多重伝送装置および多重分離装置 | |
| KR100278444B1 (ko) | 동기식 디지털 계위(sdh) 전송을 위한 관리단위(au) 포인터 해석에 의한 경보신호 검출 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |