CN100352188C - 网络通信中静荷误码校验值的处理方法及其装置 - Google Patents

网络通信中静荷误码校验值的处理方法及其装置 Download PDF

Info

Publication number
CN100352188C
CN100352188C CNB2003101167189A CN200310116718A CN100352188C CN 100352188 C CN100352188 C CN 100352188C CN B2003101167189 A CNB2003101167189 A CN B2003101167189A CN 200310116718 A CN200310116718 A CN 200310116718A CN 100352188 C CN100352188 C CN 100352188C
Authority
CN
China
Prior art keywords
error code
processing
passage
check value
static charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101167189A
Other languages
English (en)
Other versions
CN1619996A (zh
Inventor
陈冰
杨银昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2003101167189A priority Critical patent/CN100352188C/zh
Publication of CN1619996A publication Critical patent/CN1619996A/zh
Application granted granted Critical
Publication of CN100352188C publication Critical patent/CN100352188C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及一种网络通信中静荷误码校验值的处理方法及其装置。本发明集中统一对B3误码和B3-SD/SF处理，解决了现有技术中类似处理过程所存在的占用处理资源较多，实现结构较为复杂等缺点。本发明不仅提供了一种统一处理B3-SD/SF和B3误码的技术方案，而且还采用同一个RAM进行相应处理结果的保存，因此，本发明可以有效地利用芯片的处理资源，从而使得实现静荷误码校验值处理的芯片面积和功耗较少。本发明中还采用了对各个通道依次扫描并进行相应处理的技术方案，从而使得多个通道的静荷误码校验值处理可以时分复用同一套处理电路，因此，本发明还可以进一步减少对芯片的资源的占用。

Description

网络通信中静荷误码校验值的处理方法及其装置
技术领域
本发明涉及网络通信技术领域，尤其涉及一种网络通信中静荷误码校验值的处理方法及其装置。
背景技术
在网络传输过程中，通常需要对传送的信号质量进行评估，以确定传送的信号中是否引入了误码，便于对引入了误码的信号进行调整，保证接收端收到的信号与发送端发送的信号一致。
对传送的信号质量进行评估的处理过程包括对B3(静荷误码校验值)块误码和比特误码累计的处理，且通常分别由两个计数器分别累加完成。另外还包括根据B3误码的累计确定的两个信号质量评估指标，即SD(SignalDegrade，信号劣化)和SF(Signal Fail，信号失效)指标。
以B3误码处理为例，光网络传输协议中规定对传送的信号质量进行评估的具体处理过程为：设定检错窗，检错门限阈值；清错窗，清错门限阈值；然后对窗口值内的B3误码进行累计，并将结果和门限阈值进行比较；如果当前是检错状态，而且B3误码累计结果在检错窗口内超过检错门限，则系统进入清错状态并上报告警，否则仍保留在检错状态；如果当前是清错状态，而且B3误码累计结果在清错窗口内低于清错门限，则系统进入检错状态并清除告警，否则仍保留在清错状态。SD/SF的上述状态转换和工作原理都是相似的，只是相应的窗口值和门限阈值不同。
窗口值和门限阈值均为可配置，通常从检错进入清错状态后，其清错窗口值大于原来的检错窗口值，而其清错门限阈值小于原来的检错门限阈值。
目前，还没有一种关于实现B3-SD/SF(即B3误码的SD/SF)处理的具体的技术方案，而对B2-SD/SF[B2(除去SOH(段开销)的误码校验值)误码的SD/SF]处理则完全采用的是寄存器方式，即用寄存器保存所有的SD/SF窗口计数值和SD/SF误码累加值。每个通道的处理独立进行，各自占用一套资源。而且，目前针对B3误码的处理也是采用寄存器的方式进行处理，各个通道的处理独立实现。如果B3-SD/SF的处理仍然采用这种方案，则虽然逻辑上简单，但是对于通道个数较多的情况，该方法将对资源造成严重浪费，同时也将给相应的处理芯片后端工作带来不利因素。另外，以前的处理均为将SD/SF的处理和B2的比特误码、块误码处理分开进行，使得控制逻辑有一定的冗余。
发明内容
本发明的目的是提供一种网络通信中静荷误码校验值的处理方法及其装置，集中对所述的静荷误码校验值进行B3误码和B3-/SF的处理，以合理、有效地利用相应的处理资源。
本发明的目的是通过以下技术方案实现的：
本发明提供了一种网络通信中静荷误码校验值的处理方法，包括：
a、确定网络通信中需要进行静荷误码校验值B3处理的通道；
b、统一进行确定的通道的各种B3处理；
c、保存步骤b的各种B3处理结果。
所述的步骤a包括：
a1、建立扫描计数器，扫描计数器计数值对应着通道号；
a2、根据扫描计数器的计数值依次确定需要进行B3处理的通道。
本发明中，执行所述的步骤a2之前还包括：
为各个通道建立有效标志，当所述的通道需要进行B3处理时，将有效标志置位；
且所述的步骤a2进一步包括：
a21、根据扫描计数器的计数值依次确定相应的通道；
a22、根据所述的有效标志判断该通道是否需要进行相应的B3处理，如果需要则，将扫描计数器计数值加1，并执行步骤b，否则，将扫描计数器计数值加1，并执行步骤a21。
本发明中，步骤b所述的各种B3处理包括：
B3误码的信号劣化/信号失效B3-SD/SF处理和B3误码处理。
所述的步骤b包括：
对需要进行B3处理的通道采用同一套用于进行B3-SD/SF和B3误码处理的电路统一进行B3-SD/SF处理和B3误码处理。
所述的步骤b进一步包括：
为通道的B3-SD/SF和B3误码处理所包括的具体的处理过程分配相应的处理周期；
根据进行的相应的处理周期进行相应的B3-SD/SF和B3误码处理所包括的具体的处理。
所述的步骤c为：
采用同一个数据存储器保存步骤b的处理结果。
所述的步骤c进一步包括：
将步骤b的处理结果保存于同一随机存储器RAM中，且同一通道的各个B3误码处理结果和各个B3-SD/SF处理结果分别顺序放置于RAM中相应位置，同时，各个通道的B3误码处理结果和各个通道的B3-SD/SF处理结果也需要分别顺序放置于RAM中相应位置。
本发明还提供了一种网络通信中静荷误码校验值的处理装置，包括：
B3处理模块：用于根据数据存储模块保存的前一次的B3处理结果及输入数据的B3统一完成针对各通道的各B3处理，并将处理结果发送给数据存储模块；
数据存储模块：用于根据数据读写控制模块的读写控制信号接收B3处理模块的针对各通道的B3处理结果，并保存相应的处理结果，或将保存的前一次的B3处理结果输出给B3处理模块；
数据读写控制模块：当确定需要进行通道处理或B3处理模块输出处理结果时，向数据存储模块发送读写控制信号。
所述的装置还包括：
通道选择模块：用于选择确定需要进行B3处理的通道。
所述的通道选择模块为：
扫描处理模块：用于根据扫描计数器的计数值确定相应的通道，并根据通道的有效标志进一步确定需要进行B3处理的通道。
所述的装置还包括：
B3缓存模块：用于缓存输入数据的B3，并根据需要将输入数据的B3发送给B3处理模块。
所述的B3处理模块进一步包括：
B3误码处理模块：根据读出的前一次的B3误码处理结果及输入数据的B3值进行处理，并获得新的B3比特误码值和块误码值；
B3-SD/SF处理模块：根据读出的前一次的B3-SD/SF处理结果及输入数据的B3值进行处理，并获得新的B3-SD/SF窗口累计值和误码累计值。
所述的B3误码处理模块和B3-SD/SF处理模块还分别通过相应的寄存器、选择器与数据存储模块相连；
所述的数据存储模块调出的数据首先经过寄存器寄存后提供给B3处理模块。
由上述本发明提供的技术方案可以看出，本发明不仅提供了一种处理B3-SD/SF和B3误码的技术方案，而且还采用了统一对B3误码和B3-SD/SF进行处理的技术方案，且处理结果采用同一个RAM保存，因此，本发明可以有效地利用芯片的处理资源，从而使得实现静荷误码校验值处理的芯片面积和功耗较少。本发明中还采用了对各个通道依次扫描并进行相应处理的技术方案，从而使得多个通道的静荷误码校验值处理可以时分复用同一套处理电路，因此，本发明还可以进一步减少对芯片的资源的占用。
附图说明
图1为本发明所述的装置的结构示意图1。
图2为RAM的读写控制周期示意图。
图3为本发明所述的装置的结构示意图2。
具体实施方式
本发明的核心思想是采用一个B3-SD/SF处理模块统一对SD/SF和B3误码进行处理，应用一套控制逻辑完成相应的控制，并利用一个RAM保存处理结果，从而降低了实现B3误码处理和SD/SF处理的芯片的面积和功耗。
本发明提供了一种网络通信中静荷误码校验值的处理方法，该方法的具体实施方式包括：
步骤1：依次扫描各个通道，确定需要进行B3处理的通道；
通常设置一个扫描计数器，扫描计数器的计数值对应着相应的通道号，根据扫描计数器的计数值依次扫描相应的通道，从而循环对网络通信中的各个通道进行相应的B3处理；
扫描至相应通道时，根据通道的有效标志确定是否需要对其进行相应的B3处理，并在处理完成后将其清除，通常有效标志置位，则该通道需要进行B3处理，处理完成后将所述的扫描计数器计数值加1，否则，不需要进行B3处理，直接将所述的扫描计数器计数值加1，以便于根据扫描计数器的计数值对新的通道进行相应的扫描处理。
步骤2：统一对相应通道的B3误码和B3-SD/SF进行处理，具体的处理原理参见背景技术中的描述，本发明的特点主要是针对多个通道仅建立了一个B3处理模块用于对B3误码和B3-SD/SF进行处理，多个通道时分复用所述的B3处理模块；
具体的处理过程可以为：
将进行B3误码和B3-SD/SF处理分成多个具体的处理过程，并为每个具体的处理过程设置相应的处理周期，例如，如图2所示，可以设置为SD窗口值读周期、SD门限阈值读周期、SD处理周期、SD窗口值写周期等等，进入相应的处理周期，则B3处理模块便根据当前的处理周期进行相应的处理，比如进入SD处理周期，则进行相应的SD的处理，并获得相应的处理结果。
步骤3：将步骤2的处理结果保存，本发明中将所述的处理结果统一保存于同一RAM中，以节省所需要的RAM数量，相应的处理结果在RAM中的保存格式如下表所示，即将一个通道的各个B3-SD/SF处理结果和B3误码处理结果分别顺序放置于RAM中相应位置，例如，将针对第0通道的B3-SD/SF处理获得的SD窗口计数值、SD误码累计值、SF窗口计数值、SF误码累计值等依次顺序放置于RAM中的地址为0、1、2、3、......等位置，将针对第0通道的A路的B3误码处理获得的B3比特误码累计值A路、B3块误码累计值A路等依次顺序放置于RAM中的地址为256、257等位置：
  地址   位宽   内容
  0   18   SD窗口计数值   第0通道
  1   16   SD误码累计值
  2   18   SF窗口计数值
  3   16   SF误码累计值
  ...   ...   ...   ..
  252   18   SD窗口计数值   第63通道
  253   16   SD误码累计值
  254   18   SF窗口计数值
  255   16   SF误码累计值
  256   16   B3比特误码累计值A路   第0通道
  257   16   B3块误码累计值A路
  ...   ...   ...   ...
  382   16   B3比特误码累计值A路   第63
  383   16   B3块误码累计值A路
  384   16   B3比特误码累计值B路   第0通道
  385   16   B3块误码累计值B路
  ...   ...   ...   ...
  510   16   B3比特误码累计值B路   第63
  511   16   B3块误码累计值B路
为便于B3的比特误码和块误码累计值的实时读取，对其中B3比特误码和块误码采用了乒乓(PI-PO)方式进行存放，从而避免对一个RAM地址中保存的数据同时进行读写操作，导致数据读取错误。
基于上述本发明所述的方法，本发明还提供了一种网络通信中静荷误码校验值的处理装置，如图1和图3所示，包括：
B3缓存模块：用于缓存输入数据的B3值，并提供给B3处理模块进行相应的B3误码处理，以及相应的B3-SD/SF处理；
B3处理模块：用于根据B3缓存模块提供的B3值进行具体的B3误码(包括比特误码和块误码)处理和B3-SD/SF处理，并通过数据读写控制模块控制向数据存储模块写入或从数据存储模块读出数据；所述的B3处理模块还进一步包括B3误码处理模块和B3-SD/SF处理模块，B3误码处理模块根据B3缓存模块提供的输入数据的B3值及从数据存储模块调出的前一次的B3误码处理结果进行相应的处理，以获得新的B3误码处理结果，B3-SD/SF处理模块则是根据B3缓存模块提供的输入数据的B3值及从数据存储模块调出的前一次的B3-SD/SF处理结果进行相应的处理，以获得新的B3-SD/SF处理结果，而且，如图3所示，通常对于从数据存储模块调出的前一次B3误码处理结果和B3-SD/SF处理结果需要采用一个18比特寄存器进行寄存后提供给B3处理模块；
数据存储模块：即一个RAM，用于在数据读写控制模块的控制下保存B3处理模块的处理结果，通常如图3所示，B3误码处理模块输出以及B3-SD/SF处理模块的B3-SD/SF误码累计值的输出还需要通过一个由当前的处理周期控制的选择器后寄存于一个16比特寄存器中，而B3-SD/SF处理模块的B3-SD/SF窗口累计值的输出则需要寄存于一个18比特寄存器中，最后本段所述的16比特寄存器的输出和18比特寄存器的输出再经过一个由当前的处理周期控制的选择器与数据存储模块相连，从而将新的处理结果保存于RAM中；同时，数据存储模块还向B3处理模块输出保存的前一次的B3处理结果；
数据读写控制模块：用于提供数据存储模块的读写控制信号，从而控制向数据存储模块写入数据或从数据存储模块调出数据，所述的数据读写控制模块的读写控制信号同样是根据当前的处理周期确定，如图2所示，如果当前处于数据的写周期，则产生相应的写控制信号，如果当前处理数据的读周期，则产生相应的读控制信号。
本发明所述的装置中，网络通信中的各个通道的B3误码处理和B3-SD/SF处理均是通过同一套处理装置进行处理的，不同的通道时分复用所述的装置，为保证各个通道的合理地应用相应的处理装置，本发明所述的装置还设置通道选择模块，所述的通道选择模块可以为扫描处理模块，扫描处理模块设置有扫描计数器，扫描计数器计数值与各个通道的通道号对应，扫描处理模块依次扫描各个通道并调整扫描计数器的计数值，从而保证各个通道可以循环进行相应的B3误码处理和相应的SD/SF处理；同时，所述的扫描处理模块扫描至某一通道时，是否需要进一步对该通道进行B3误码和B3-SD/SF处理还需要根据该通道设置的有效标志，如果有效标志置位，则通道需要进行相应的B3误码处理和B3-SD/SF处理，处理完成后将扫描计数器的计数值加1，否则，无需对该通道进行处理，而仅将扫描计数器计数值作加1处理，以便于根据扫描计数器的计数值对新的通道进行扫描处理。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (15)

1、一种网络通信中静荷误码校验值的处理方法，其特征在于包括：
a、确定网络通信中需要进行静荷误码校验值B3处理的通道；
b、统一进行确定的通道的各种B3处理；
c、保存步骤b的各种B3处理结果。
2、根据权利要求1所述的网络通信中静荷误码校验值的处理方法，其特征在于所述的步骤a包括：
a1、建立扫描计数器，扫描计数器计数值对应着通道号；
a2、根据扫描计数器的计数值依次确定需要进行B3处理的通道。
3、根据权利要求2所述的网络通信中静荷误码校验值的处理方法，其特征在于执行所述的步骤a2之前还包括：
为各个通道建立有效标志，当所述的通道需要进行B3处理时，将有效标志置位；
且所述的步骤a2进一步包括：
a21、根据扫描计数器的计数值依次确定相应的通道；
a22、根据所述的有效标志判断该通道是否需要进行相应的B3处理，如果需要则，将扫描计数器计数值加1，并执行步骤b，否则，将扫描计数器计数值加1，并执行步骤a21。
4、根据权利要求1所述的网络通信中静荷误码校验值的处理方法，其特征在于步骤b所述的各种B3处理包括：
B3误码的信号劣化/信号失效B3-SD/SF处理和B3误码处理。
5、根据权利要求1、2、3或4所述的网络通信中静荷误码校验值的处理方法，其特征在于所述的步骤b包括：
对需要进行B3处理的通道采用同一套用于进行B3-SD/SF和B3误码处理的电路统一进行B3-SD/SF处理和B3误码处理。
6、根据权利要求5所述的网络通信中静荷误码校验值处理方法，其特征在于所述的步骤b进一步包括：
为通道的B3-SD/SF和B3误码处理所包括的具体的处理过程分配相应的处理周期；
根据进行的相应的处理周期进行相应的B3-SD/SF和B3误码处理所包括的具体的处理。
7、根据权利要求5所述的网络通信中静荷误码校验值的处理方法，其特征在于所述的步骤c为：
采用同一个数据存储器保存步骤b的处理结果。
8、根据权利要求7所述的网络通信中静荷误码校验值的处理方法，其特征在于所述的步骤c进一步包括：
将步骤b的处理结果保存于同一随机存储器RAM中，且同一通道的各个B3误码处理结果和各个B3-SD/SF处理结果分别顺序放置于RAM中相应位置，同时，各个通道的B3误码处理结果和各个通道的B3-SD/SF处理结果也需要分别顺序放置于RAM中相应位置。
9、一种网络通信中静荷误码校验值的处理装置，其特征在于包括：
B3处理模块：用于根据数据存储模块保存的前一次的B3处理结果及输入数据的B3统一完成针对各通道的各B3处理，并将处理结果发送给数据存储模块；
数据存储模块：用于根据数据读写控制模块的读写控制信号接收B3处理模块的针对各通道的B3处理结果，并保存相应的处理结果，或将保存的前一次的B3处理结果输出给B3处理模块；
数据读写控制模块：当确定需要进行通道处理或B3处理模块输出处理结果时，向数据存储模块发送读写控制信号。
10、根据权利要求9所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的装置还包括：
通道选择模块：用于选择确定需要进行B3处理的通道。
11、根据权利要求10所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的通道选择模块为：
扫描处理模块：用于根据扫描计数器的计数值确定相应的通道，并根据通道的有效标志进一步确定需要进行B3处理的通道。
12、根据权利要求9所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的装置还包括：
B3缓存模块：用于缓存输入数据的B3，并根据需要将输入数据的B3发送给B3处理模块。
13、根据权利要求9所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的B3处理模块进一步包括：
B3误码处理模块：根据读出的前一次的B3误码处理结果及输入数据的B3值进行处理，并获得新的B3比特误码值和块误码值；
B3-SD/SF处理模块：根据读出的前一次的B3-SD/SF处理结果及输入数据的B3值进行处理，并获得新的B3-SD/SF窗口累计值和误码累计值。
14、根据权利要求13所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的B3误码处理模块和B3-SD/SF处理模块还分别通过相应的寄存器、选择器与数据存储模块相连。
15、根据权利要求13所述的网络通信中静荷误码校验值的处理装置，其特征在于所述的数据存储模块调出的数据首先经过寄存器寄存后提供给B3处理模块。
CNB2003101167189A 2003-11-18 2003-11-18 网络通信中静荷误码校验值的处理方法及其装置 Expired - Fee Related CN100352188C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101167189A CN100352188C (zh) 2003-11-18 2003-11-18 网络通信中静荷误码校验值的处理方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101167189A CN100352188C (zh) 2003-11-18 2003-11-18 网络通信中静荷误码校验值的处理方法及其装置

Publications (2)

Publication Number Publication Date
CN1619996A CN1619996A (zh) 2005-05-25
CN100352188C true CN100352188C (zh) 2007-11-28

Family

ID=34760742

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101167189A Expired - Fee Related CN100352188C (zh) 2003-11-18 2003-11-18 网络通信中静荷误码校验值的处理方法及其装置

Country Status (1)

Country Link
CN (1) CN100352188C (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018132A (en) * 1989-05-12 1991-05-21 Alcatel Na Network Systems Corp. SONET 4h byte receiver and filter
JPH0537497A (ja) * 1991-07-26 1993-02-12 Fujitsu Ltd 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路
JPH0787043A (ja) * 1993-07-23 1995-03-31 Toshiba Corp パスオーバヘッド終端回路
US5555248A (en) * 1993-09-20 1996-09-10 Fujitu Limited Tandem connection maintenance system
GB2313990A (en) * 1993-09-20 1997-12-10 Fujitsu Ltd Detecting errors in virtual paths with POH.
US20020141456A1 (en) * 2001-03-30 2002-10-03 James Wang Onboard RAM based FIFO with pointes to buffer overhead bytes that point to SPE in sonet frames

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5018132A (en) * 1989-05-12 1991-05-21 Alcatel Na Network Systems Corp. SONET 4h byte receiver and filter
JPH0537497A (ja) * 1991-07-26 1993-02-12 Fujitsu Ltd 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路
JPH0787043A (ja) * 1993-07-23 1995-03-31 Toshiba Corp パスオーバヘッド終端回路
US5555248A (en) * 1993-09-20 1996-09-10 Fujitu Limited Tandem connection maintenance system
GB2313990A (en) * 1993-09-20 1997-12-10 Fujitsu Ltd Detecting errors in virtual paths with POH.
US20020141456A1 (en) * 2001-03-30 2002-10-03 James Wang Onboard RAM based FIFO with pointes to buffer overhead bytes that point to SPE in sonet frames

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Network node interface for the synchronous digital hierarchy (SDH), ITU-T G.707. ITU.T. 1996 *

Also Published As

Publication number Publication date
CN1619996A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1272296A (zh) Vp/vc查找技术
CN102255687B (zh) 速率匹配方法与装置
CN1235380C (zh) 相互通信的预处理器
CN101800625B (zh) 一种解交织方法和装置
CN1133337C (zh) 资源分配
CN1677982A (zh) 虚拟局域网标识的可个别地编程的最高有效位
CN1949736A (zh) 一种报文编辑电路及方法
CN1863132A (zh) 一种缓存管理系统与方法
CN111555761A (zh) 一种适用于5g-nr的并行交织器、解交织器以及方法
CN100352188C (zh) 网络通信中静荷误码校验值的处理方法及其装置
CN1166134C (zh) 用于atm交换结构中的流水线式共享存储器读写方法
CN100351813C (zh) 数字信号处理系统中访问存储单元的方法及其处理系统
CN1151644C (zh) 一种全双工异步串行通信方法及其通信系统
CN1801649A (zh) 一种wcdma基站的上行基带解调方法
CN1282317C (zh) 多路多速率数字交换的方法及其装置
CN1168254C (zh) 一种截短维特比译码方法及其译码器
CN1270251C (zh) 一种实现中断请求预处理的方法
CN1492447A (zh) 一种快闪存储设备的驱动方法
CN1669288A (zh) 通过存储器查找来确定数据关键字与规则的一致性的方法和系统
CN1851649A (zh) 一种实现多引擎并行处理器中数据包排序的方法
CN1620000A (zh) 网络通信中实现串接监视终端处理的方法及其装置
CN1229732C (zh) 用于传送数据的装置和方法
CN1841940A (zh) 一种交织装置
CN1878146A (zh) 一种交换网中传递反压信息的方法
CN1329411A (zh) 多信道维特比译码装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128