JPH0792943A - 表示情報変換装置および情報処理システム - Google Patents

Abstract

(57)【要約】 【構成】 ドットマトリクスディスプレイの第１のゲー
ム機のためのメモリカートリッジ３０のメモリ３２のゲ
ームプログラムがそのゲーム機のものとほぼ同じゲーム
処理回路１０４によって実行され、このゲーム処理回路
１０４からビット直列のドットデータが出力される。こ
のドットデータがディジタル画像データインタフェース
１１４によってビット並列のキャラクタデータに変換さ
れ、バッファＲＡＭ１１６に書込まれる。このキャラク
タデータがコネクタ１１３を通してラスタスキャンディ
スプレイの第２のゲーム機に伝送されることによって、
第２のゲーム機で、ラスタスキャンディスプレイにゲー
ム画像を表示する。 【効果】 第１のゲーム機のためのメモリカートリッジ
が第２のゲーム機でも使用できるので、経済性を向上で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は表示情報変換装置およ
び情報処理システムに関する。より特定的には、この発
明は、ドットマトリクスディスプレイで画像を表示する
ように構成された第１の情報処理装置によって実行され
る第１のプログラムを記憶した記憶媒体をラスタスキャ
ンディスプレイに画像を表示するように構成された第２
の情報処理装置において適用するための新規な表示情報
変換装置、およびそれを用いる情報処理システムに関す
る。さらに、この発明は、第１の規格で画像を表示する
ように構成された第１の情報処理装置によって実行され
る第１のプログラムを記憶した記憶媒体を、第１の規格
と比較してより高画質である第２の規格の画像を表示す
るように構成された第２の情報処理装置において適用す
るための新規な表示情報変換装置に関する。

【０００２】

【従来の技術】この種の第１の情報処理装置の一例とし
ては、たとえば「ゲームボーイ（商品名）」として市販
されているドットマトリクス液晶ゲーム機がよく知られ
ている。また、この種の第２の情報処理装置の一例とし
ては、「スーパーファミコン（商品名）」として市販さ
れているテレビゲーム機がよく知られている。

【０００３】

【発明が解決しようとする課題】上述の「ゲームボー
イ」および「スーパーファミコン」は、信号処理規格／
フォーマットが異なるので、仮にメモリカートリッジの
サイズ等を同じにしたとしても、一方のためのメモリカ
ートリッジを他方に適用することはできない。したがっ
て、ユーザはそれぞれ専用のゲーム機を保有しなければ
ならないだけでなく、メモリカートリッジの製造者も同
じゲーム内容のものでも、各別に製造しなければならな
い。そのため、いずれの場合も、経済性に問題がある。

【０００４】それゆえに、この発明の主たる目的は、ド
ットマトリクスディスプレイで画像を表示するように構
成された第１の情報処理装置によって実行される第１の
プログラムを記憶した記憶媒体をラスタスキャンディス
プレイに画像を表示するように構成された第２の情報処
理装置において適用するための、新規な表示情報変換装
置を提供することである。

【０００５】この発明の他の目的は、上述の表示情報変
換装置を含む情報処理システムを提供することである。
また、この発明の他の目的は、第１の規格で画像を表示
するように構成された第１の情報処理装置によって実行
される第１のプログラムを記憶した記憶媒体を、第１の
規格と比較してより高画質である第２の規格の画像を表
示するように構成された第２の情報処理装置において適
用するための、新規な表示情報変換装置を提供すること
である。

【０００６】

【課題を解決するための手段】この発明は、ドットマト
リクスディスプレイで画像を表示するように構成された
第１の情報処理装置によって実行される第１のプログラ
ムを記憶した記憶媒体を、ラスタスキャンディスプレイ
に画像を表示するように構成された第２の情報処理装置
において用いるようにするための表示情報変換装置であ
り、記憶媒体を着脱自在に装着するための第１の接続
部、表示情報変換装置を第２の情報処理装置に着脱自在
に装着するための第２の接続部、第１の接続部に装着さ
れた記憶媒体の第１のプログラムを実行してドットマト
リクス表示のための第１の画像情報を発生する情報処理
手段、第１の画像情報をラスタスキャン表示のための第
２の画像情報に変換する画像変換手段、および画像変換
手段によって変換された第２の画像情報を第２の接続部
を介して第２の情報処理装置に伝送する伝送手段を備え
る。

【０００７】この発明は、第１の規格に基づく画像を表
示するよう構成された第１の情報処理装置によって実行
される第１のプログラムを不揮発的に記憶した記憶媒体
を、第２の規格に基づく画像を表示するように構成され
た第２の情報処理装置において用いるようにするための
表示情報変換装置であって、記憶媒体を着脱自在に装着
するための第１の接続部、表示情報変換装置を第２の情
報処理装置に着脱自在に装着するための第２の接続部、
第１の接続部に装着された記憶媒体の第１のプログラム
を実行する情報処理手段、情報処理手段の処理結果に基
づいて第１の規格の画像情報を発生する画像情報発生手
段、第１の規格の画像情報を第２の規格の画像情報に変
換する画像変換手段、および画像変換手段によって変換
された第２の規格の画像情報を第２の接続部を介して第
２の情報処理装置に伝送する伝送手段を備える。

【０００８】

【作用】第１の情報処理装置がたとえばドットマトリク
スディスプレイゲーム機であり、第２の情報処理装置が
ラスタスキャンディスプレイゲーム機である場合、情報
処理手段は、第１のプログラムを実行して第１の画像情
報としてドットデータを出力する。このドットデータが
画像変換手段によって、たとえばキャラクタデータに変
換される。キャラクタデータは、たとえばバッファメモ
リに一時的にストアされ、第２の情報処理装置によって
読み出される。このキャラクタデータが第２の情報処理
装置において処理される。すなわち、第２の情報処理装
置には、本来、それ専用のプログラムが与えられ、した
がって、第２の情報処理装置は、そのプログラムに従っ
てキャラクタデータをラスタスキャンディスプレイ用の
映像信号に変換する。したがって、表示情報変換装置か
らキャラクタデータが与えられれば、第２の情報処理装
置から、ラスタスキャンディスプレイ用の映像信号がえ
られる。このようにして、ドットマトリクスディスプレ
イゲーム機のための第１のプログラムがラスタスキャン
ディスプレイゲーム機によって実行できる。

【０００９】第１の情報処理装置がたとえば比較的低い
画質の第１の規格の画像を発生するゲーム機であり、第
２の情報処理装置が第１の情報処理装置と比較して画質
の高い第２の規格の画像を発生するゲーム機である場
合、情報処理手段は、第１のプログラムを実行し、画像
情報発生手段は、情報処理手段の処理結果に基づいて第
１の画像情報として赤，緑および青の３つのドットデー
タを出力する。このドットデータが画像変換手段によっ
て、たとえばキャラクタデータに変換される。このキャ
ラクタデータは、たとえばバッファメモリに一時的にス
トアされ、伝送手段を介して第２の処理装置によって読
み出される。このキャラクタデータが第２の情報処理装
置において処理される。すなわち、第２の情報処理装置
には、本来、それ専用のプログラムが与えられ、したが
って、第２の情報処理装置は、そのプログラムに従って
キャラクタデータをより高画質な第２の規格の映像信号
に変換する。したがって、表示情報変換装置からキャラ
クタデータが与えられれば、第２の情報処理装置から、
高画質な第２の規格の映像信号が得られる。このように
して、画質の低い第１の規格の画像を発生するゲーム機
のための第１のプログラムが画質の高い第２の規格の画
像を発生するゲーム機によって実行できる。

【００１０】

【発明の効果】この発明によれば、第１の情報処理装置
のための第１のプログラムを有する記憶媒体を第２の情
報処理装置によって処理することができるので、第１お
よび第２の情報処理装置に個別にプログラムを作る必要
がなく、経済性が飛躍的に向上する。

【００１１】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。

【００１２】

【実施例】図１に示す実施例のゲームシステム１００が
情報処理システムの一例を構成し、ゲームシステム１０
０はアダプタ１０を含み、このアダプタ１０が表示情報
変換装置の一例を構成する。アダプタ１０は、たとえば
「スーパーファミコン（商品名）」のように、モニタテ
レビジョン（図示せず）のようなラスタスキャン型ディ
スプレイにゲーム画像を表示するゲーム機２０に着脱自
在に装着される。一方、メモリカートリッジ３０はアダ
プタ１０に着脱自在に装着される。メモリカートリッジ
３０は、本来、たとえば「ゲームボーイ（商品名）」の
ように、ドットマトリクス液晶ディスプレイにゲーム画
像を表示する図２に示すようなゲーム機３００に適用さ
れるものである。そして、この実施例のゲームシステム
１００では、メモリカートリッジ３０が装着されたアダ
プタ１０をゲーム機２０に装着し、ゲーム機２０に接続
されたコントローラ４０を操作することによって、メモ
リカートリッジ３０にストアされているゲームプログラ
ムに従ってゲームをプレイすることができる。このと
き、ゲーム画像は、ゲーム機２０に接続されたラスタス
キャンディスプレイないしモニタテレビジョン（図示せ
ず）に表示される。

【００１３】ここで、図２を参照して、ゲーム機３００
を、この発明の理解に必要な範囲で説明する。ゲーム機
３００は、液晶ディスプレイパネル３０４がその表面上
部に設けられたケース３０２を含む。また、ケース３０
２の裏面には、挿入口３０６が形成され、この挿入口３
０６には図１に示すメモリカートリッジ３０が挿入され
る。すなわち、挿入口３０６には、３２ピンコネクタ３
０８（図３）が設けられ、メモリカートリッジ３０を挿
入口３０６に挿入すると、このメモリカートリッジ３０
の中に収納された回路基板のエッジに形成されたコネク
タ（図示せず）が３２ピンコネクタ３０８に接続され
る。したがって、メモリカートリッジ３０は、ゲーム機
３００に着脱自在に装着され得る。そして、メモリカー
トリッジ３０に内蔵された外部メモリ３２（図４および
図８）にはゲームプログラムがストアされる。メモリカ
ートリッジ３０をゲーム機３００に装着したとき、ゲー
ムプログラムが実行されて、ゲーム画像が液晶ディスプ
レイパネル３０４に表示されるとともに、ゲーム用音楽
がスピーカ３１０（図１および図３）を通して発生され
る。

【００１４】クロスキースイッチ３１２がケース３０２
の表面下部に設けられ、このクロスキースイッチ３１２
は液晶ディスプレイパネル３０４上に表示されているゲ
ームキャラクタの上下左右の４方向への移動を指示する
ために利用される。プッシュボタンスイッチ３１４およ
び３１６がクロスキースイッチ３１２の右方のケース３
０２の表面に設けられ、このプッシュボタンスイッチ３
１４および３１６を操作することによって、液晶ディス
プレイパネル３０２上に表示されているゲームキャラク
タに様々な動き、たとえば、武器の使用，ジャンプ等を
生じさせることができる。なお、クロスキースイッチ３
１２とプッシュボタンスイッチ３１６との間に設けられ
たスタートスイッチ３１８はゲームのプレイを開始する
ときに押され、セレクトスイッチ３２０はたとえばゲー
ムのモード等の選択に用いられる。そして、これらのキ
ーないしスイッチ３１２〜３２０はキーマトリクス３２
２（図３）に接続され、キーマトリクス３２２がこれら
のスイッチ３１２〜３２０の操作信号をコントローラデ
ータとしてゲーム処理回路３２４に含まれるＣＰＵ３２
６に送る。

【００１５】ＣＰＵ３２６は、たとえば「Ｚ８０」のマ
イクロプロセサのようなＣＰＵコア３２８を含み、この
ＣＰＵコア３２８は、タイミングユニット３３０および
コントロールバス３３２，アドレスバッファ３３４およ
びアドレスバス３３６，およびデータバッファ３３８お
よびデータバス３４０を介して、３２ピンコネクタ３０
８およびたとえば６４ＫビットのワーキングＲＡＭ３４
２に接続される。したがって、メモリカートリッジ３０
をゲーム機３００に装着すると、ＣＰＵコア３２８およ
びメモリカートリッジ３０に内蔵された外部メモリ３２
が互いに接続される。

【００１６】なお、ＣＰＵコア３２８は、図４に詳細に
示すように、それぞれが１６ビットのプログラムカウン
タＰＣおよびスタックポインタＳＰを除いて、それぞれ
が８ビットのレジスタＡ，Ｆ，Ｂ，Ｃ，Ｄ，Ｅ，Ｈおよ
びＬを含む。レジスタＡはアキミュレータであり、レジ
スタＦはフラグレジスタである。レジスタＦの８ビット
のうちの４ビットを用いて、Ｆ１（キャリー），Ｆ２
（ハーフキャリー），Ｆ３（ネガティブ）およびＦ４
（ゼロフラグ）を示すことができ、レジスタＢおよび
Ｃ，ＤおよびＥ，およびＨおよびＬは、組み合わせて１
６ビットのレジスタとして用いられ得る。そして、ＣＰ
Ｕ３２６は命令セットを有し、レジスタまたはレジスタ
対の間での８ビットまたは１６ビットのデータの転送、
８ビットまたは１６ビットの算術演算（たとえば、ＡＤ
Ｄ，ＳＵＢ，ＡＮＤ，ＯＲ，ＩＮＣ，ＤＥＣ等）、各レ
ジスタのローテーションやシフト（たとえば、特定のレ
ジスタの内容を左または右にローテーションさせる）、
各ビットの制御動作（たとえば、特定のレジスタの特定
のビットをセットする）、条件付分岐または条件なし分
岐動作、サブルーチンコールまたはリターン、各種プロ
グラ制御動作（たとえば、スタート，ストップ，ＮＯＰ
等）を許容する。

【００１７】図３に戻って、上述のキーマトリクス３２
２はＩ／Ｏポート３４４を介してＣＰＵコア３２８に接
続される。そして、このＣＰＵコア３２８はまた内部Ｒ
ＡＭ３４６および内部ＲＯＭ３４８に接続される。内部
ＲＯＭ３４８は、メモリ選択回３５０によって内部ＲＯ
Ｍ３４８が選択されているときにのみ、ＣＰＵコア３２
８によってアクセスされ得る。発振回路３５２によって
パルスが供給され、このパルスはタイマ３５４の制御の
下で分周器３５６によって分周され、ＣＰＵ３２６のク
ロックパルス（ＣＰ）として与えられる。

【００１８】ＣＰＵコア３２８はＤＭＡコントローラ３
５８の制御の下で、ラインバッファ３６０を介して、Ｌ
ＣＤコントローラ３６２に表示データを出力する。この
ＬＣＤコントローラ３６２は、ＬＣＤディスプレイＲＡ
Ｍインタフェース３６４，およびコントロールバス，ア
ドレスバスおよびデータバスを介して、たとえば６４Ｋ
ビットのＳＲＡＭからなるＬＣＤディスプレイＲＡＭ３
６６に接続される。このＬＣＤディスプレイＲＡＭ３６
６はキャラクタＲＡＭおよびＶＲＡＭを含む。キャラク
タＲＡＭのメモリマップが図５に示され、ＶＲＡＭのメ
モリマップが図６に示される。ＶＲＡＭは、背景（Ｂ
Ｇ：Background）表示データを表すキャラクタコードの
１０２４（３２×３２）のブロックを含む。そして、１
０２４ブロックのうちの３６０（１８×２０）ブロック
が任意の特定の時間に液晶ディスプレイパネル３０４の
スクリーン上に表示され、ＬＣＤコントローラ３６２の
垂直および水平スクロールレジスタ（ＳＣＹおよびＳＣ
Ｘ）のデータを変更することによって表示すべきエリア
を変更することができる。

【００１９】ＬＣＤコントローラ３６２はＣＰＵアドレ
ススペースに配置された種々の制御／状態レジスタを介
してＣＰＵ３２６の制御の下で動作する。これらのレジ
スタはＬＣＤ表示レジスタ，ＬＣＤコントローラ状態レ
ジスタ，水平および垂直スクロールレジスタ，ＬＣＤ垂
直ライン識別レジスタ，およびオブジェクト（Object：
ＯＢＪ）および背景（ＢＧ）パレットデータ（たとえば
４階調を２ビットで表すデータ）を含む。ＬＣＤディス
プレイレジスタはディスプレイの性質を制御し、状態レ
ジスタはＬＣＤコントローラ３６２の現在の状態を示
す。背景表示データの各ドットが水平および垂直スクロ
ールレジスタのデータを変更することによって利用され
る。ＬＹおよびＬＹＣレジスタはディスプレイの垂直ラ
インを示しかつそれを表示ドライバによって現在転送さ
れているデータに制御する。ＸおよびＹウインドウ位置
レジスタはオブジェクトキャラクタのみならず背景キャ
ラクタのデータが出現するＬＣＤ表示エリアの部分ない
しウインドウを制御する。

【００２０】ＬＣＤコントローラ３６２はＣＰＵコア３
２８から出力された表示関連データをＬＣＤドライブ信
号に変換し、そのＬＣＤドライブ信号はディスプレイＲ
ＡＭ３６６から出力される。すなわち、ＣＰＵコア３２
８からの表示データはキャラクタＲＡＭおよびＶＲＡＭ
（ビデオＲＡＭ）のアドレスを指定し、そのために、オ
ブジェクト（ＯＢＪ）信号および背景（ＢＧ）信号がキ
ャラクタＲＡＭおよびＶＲＡＭから出力される。各ＬＣ
Ｄドライブ信号はＬＣＤコントローラ３６２によって合
成される。

【００２１】ＬＣＤドライブ信号は、ＬＣＤドライブ信
号バッファ３６８を介して、ＬＣＤコモンドライバ３７
０およびＬＣＤセグメントドライバ３７２に与えられ
る。したがって、コモンドライバ３７０およびセグメン
トドライバ３７２によって、ＣＰＵコア３２８からの表
示関連データに従った画像が液晶ディスプレイパネル３
０４のスクリーン上に表示される。液晶ディスプレイパ
ネル３０４のピクセルないしドットはコモン電極とセグ
メント電極との交点にそれぞれ対応する。そして、この
ＬＣＤコモンドライバ３７０はそのコモン電極に接続さ
れた線を駆動する。これらのドライバ３７０および３７
２はディスプレイＲＡＭ３６６，ディスプレイＲＡＭイ
ンタフェース３６４およびＬＣＤコントローラ３６２を
介して、ＣＰＵ３２６から間接的にデータを受け取る。

【００２２】なお、図４に示すように、チップセレクト
信号ＣＳ１またはＣＳ２がメモリ選択回路３５０から出
力される。そして、リセット回路３７４からのリセット
信号がＣＰＵコア３２８およびメモリ選択回路３５０に
与えられる。このリセット信号はゲーム機３００の電源
スイッチ（図示せず）がオンされたとき出力され、した
がって、ＣＰＵコア３２８およびメモリ選択回路３５０
はそのタイミングで最初にリセットされる。そして、リ
ード信号ＲＤおよびライト信号ＷＲがＣＰＵコア３２８
から出力され、それは外部メモリ３２，内部ＲＡＭ３４
６，内部ＲＯＭ３４８およびメモリ選択回路３５０に適
宜与えられる。そして、メモリ選択回路３５０には、ア
ドレスデコーダ３７６を介してアドレスデコード信号が
与えられる。

【００２３】図３に戻って、ゲーム機３００のゲーム処
理回路３２４はさらに、サウンド回路３７８を含み、こ
のサウンド回路３７８によって、ゲームに必要な音楽や
効果音のサウンド信号が発生される。すなわち、ＣＰＵ
コア３２８がメモリカートリッジ３０の外部メモリ３２
に含まれるゲームプログラムに従ってサウンド回路３７
８を制御することによって、必要なサウンド信号がこの
サウンド回路３７８から出力される。

【００２４】ここで、このゲーム機３００の全体的な動
作について説明する。電源投入後所定初期化処理が行わ
れた後、ＣＰＵコア３２８は、メモリカートリッジ３０
の外部メモリ３２にストアされているプログラムデータ
に従って、ＢＧキャラクタデータ（ドットデータ）をＬ
ＣＤディスプレイＲＡＭ３６６に含まれるキャラクタＲ
ＡＭ（図５）へ転送する。同時に、ＢＧパレットデータ
と、液晶ディスプレイパネル３０４上に表示されるべき
ＢＧキャラクタおよびその表示位置を指定するキャラク
タコードとがＬＣＤディスプレイＲＡＭ３６６に含まれ
るＶＲＡＭ（図６）に転送される。さらに、ＣＰＵコア
３２８は１画面上に表示されるべきＯＢＪキャラクタの
キャラクタコード，表示座標データおよび属性データを
外部メモリ３２から読み出して、ＤＭＡコントローラ３
５８およびラインバッファ３６０を通してＬＣＤコント
ローラ３６２に与える。それに応答して、ＬＣＤコント
ローラ３６２はＢＧキャラクタおよびＯＢＪキャラクタ
が互いに結合された映像を液晶ディスプレイパネル３０
４上に表示するための処理を実行する。すなわち、１ラ
インのＯＢＪキャラクタデータとＶＲＡＭにストアされ
ているＢＧキャラクタデータとが結合されている合成デ
ータがＬＣＤコントローラ３６２によって一時的にＬＣ
Ｄドライブ信号バッファ３６８にストアされる。そし
て、ＬＣＤコントローラ３６２は、ライン方向において
ドット位置に対応するドライバにドットデータを順次与
える。すなわち、ＬＣＤコントローラ３６２は、ＬＣＤ
セグメントドライバ３７２に行選択データを与えるとと
もに、ＬＣＤコモンドライバ３７０に各ラインの列を順
次選択するためのデータを与える。行および列が選択さ
れたドットが短時間駆動される。換言すれば、ＯＢＪキ
ャラクタおよびＢＧキャラクタの各ドットを駆動するか
どうかを表すデータがＬＣＤコントローラ３６２からＬ
ＣＤセグメントドライバ３７２およびコモンドライバ３
７０に与えられ、それによって液晶ディスプレイパネル
３０４上に合成映像が表示される。なお、このような動
作を高速でかつ順次繰り返すことによって、駆動された
ドットが互いに異なる輝度またはコントラストで表示さ
れる。

【００２５】このようにして、ゲーム機３００のゲーム
処理回路３２４からは、映像信号（ドットデータ）と、
サウンド信号が出力される。すなわち、ゲーム処理回路
３２４（図３）に含まれるＬＣＤコントローラ３６２か
らドットデータがＬＣＤコモンドライバ３７０およびＬ
ＣＤセグメントドライバ３２７に与えられるとともに、
サウンド回路３７８からのサウンド信号がスピーカ３１
０に与えられる。

【００２６】上で述べたようなゲーム機３００に用いら
れるメモリカートリッジ３０が、アダプタ１０に装着さ
れ、そのアダプタ１０がさらにゲーム機２０に装着され
る。したがって、プレーヤは、コントローラ４０を用い
て、メモリカートリッジ３０にストアされているゲーム
プログラムに従ったゲームをゲーム機２０によってプレ
イすることができる。

【００２７】コントローラ４０は、ゲーム機３００のク
ロスキースイッチ３１２と同じようなクロスキースイッ
チ４０２を含み、このクロスキースイッチ４０２によっ
て、ゲームキャラクタが上下左右４方向に移動され得
る。コントローラ４０はさらに、押しボタンスイッチ４
０４，４０６，４０８および４１０を含む。この押しボ
タンスイッチ４０４，４０６，４０８および４１０が、
ゲーム機３００の押しボタンスイッチ３１４および３１
６に対応する。コントローラ４０はさらにスタートスイ
ッチ４１２およびセレクトスイッチ４１４を含み、スタ
ートスイッチ４１２はゲームをスタートさせるときに用
いられ、セレクトスイッチ４１４は、たとえば、ゲーム
モード等の選択に用いられる。コントローラ４０は、さ
らに、右スイッチ４１６および左スイッチ４１８を含
む。したがって、このコントローラ４０からゲーム機２
０には、図７に示すようなコントローラデータが入力さ
れる。

【００２８】アダプタ１０はこのようなゲーム機３００
のためのメモリカートリッジ３０をゲーム機２０に適用
するためのアダプタであり、図８に示すように、ゲーム
機３００の３２ピンコネクタ３０８と同じような３２ピ
ンコネクタ１０２を含む。この３２ピンコネクタ１０２
に、外部メモリ３２が内蔵されたメモリカートリッジ３
０が着脱自在に装着される。このコネクタ１０２は、図
３に示すゲーム機のコントロールバス３３２，アドレス
バス３３６およびデータバス３４０と同じようなデータ
バスおよびアドレスバス（ただし、図８ではコントロー
ルバスは省略されている）によって、ゲーム処理回路１
０４と接続される。ゲーム処理回路１０４は図３に示す
ゲーム機３００のゲーム処理回路３２４とほぼ同じ構成
を有し、したがってＣＰＵ３２６，発振回路３５２，Ｌ
ＣＤコントローラ３６２およびサウンド回路３７８など
がこのゲーム処理回路１０４に含まれる。そして、ゲー
ム処理回路１０４およびワーキングＲＡＭ１０６がバス
を通して結合される。したがって、メモリカートリッジ
３０がコネクタ１０２に装着されると、バスを介してゲ
ーム処理回路１０４がメモリカートリッジ３０の外部メ
モリ３２に結合される。

【００２９】ゲーム処理回路１０４には、さらに、ＶＲ
ＡＭ１０８が結合され、このＶＲＡＭ１０８は、図３の
ゲーム機３００のＬＣＤディスプレイＲＡＭ３６６に含
まれるＶＲＡＭと同じメモリ構成を含む。ゲーム処理回
路１０４は、ゲーム機３００のゲーム処理回路３２４と
同じように外部メモリ３２にストアされているプログラ
ムに従ってゲームを実行する。このとき、図１０に詳細
に示すゲーム機２０から送られてくる図７のようなコン
トローラデータが、データバス１１０を介してコントロ
ーラインタフェース１１２に与えられる。したがって、
コントローラインタフェース１１２は図７に示すような
コントローラデータを、図９に示す、ゲーム機３００の
クロスキースイッチ３１２，押しボタンスイッチ３１４
および３１６，スタートスイッチ３１８およびセレクト
スイッチ３２０からのコントローラデータと同じコント
ローラデータに変換する。したがって、ゲーム機２０の
コントローラ４０（図１）の操作に応じて、モニタテレ
ビジョン（図示せず）に表示されたゲームキャラクタの
移動やアクションが制御される。このようにして、ゲー
ム処理回路１０４からは、図３に示すゲーム機のゲーム
処理回路３２４と同じように、ゲームの進行に従ったサ
ウンド信号および画像データ（ドット信号）が出力され
るとともに、クロック信号が出力される。

【００３０】また、ここでは仮に、ゲーム処理回路１０
４が輝度またはコントラストの異なるドットの画像デー
タを発生するものとして説明したが、たとえば色調の異
なるドットの画像データを発生してもよい。ゲーム処理
回路１０４からのサウンド信号は、このアダプタ１０を
ゲーム機２０に接続するためのコネクタ１１３を介し
て、直接、ゲーム機２０（図１０）に送られる。画像デ
ータ（ドットデータ）はディジタル信号インタフェース
１１４に送られる。このディジタル画像データインタフ
ェース１１４は、簡単にいうと、ゲーム処理回路１０４
から直列式に与えられる４階調（２ビット）の画像デー
タの水平方向８ドット分を２バイトの並列式データに変
換し、バッファＲＡＭ１１６にストアさせる。また、ゲ
ーム処理回路１０４から与えられる画像データが８色調
（３ビット）のドットデータである場合は、その水平方
向８ドット分を３バイトの並列式データに変換し、バッ
ファＲＡＭ１１６にストアさせる。このとき、バッファ
ＲＡＭ１１６には、階調データまたは色調データがゲー
ム機２０のキャラクタデータの形式に変換されて順次ス
トアされる。したがって、データバス１１０，アドレス
バス１１８，コントロールバス１１０，コネクタ１１３
およびコネクタ２０２（図１０）を介して、ゲーム機２
０がディジタル画像データインタフェース１１４に結合
されることによって、ゲーム機２０からモニタテレビジ
ョン（図示せず）のための映像信号を出力することがで
きる。

【００３１】図１０を参照して、このゲーム機２０は、
ＣＰＵ２０４およびＰＰＵ２０６を含む。ＣＰＵ２０４
およびＰＰＵ２０６は、データバス２０８およびアドレ
スバス２１０，コネクタ２０２，およびコネクタ１１３
（図８）によって、アダプタ１０のデータバス１１０お
よびアドレスバス１１８に結合される。また、ＣＰＵ２
０４およびＰＰＵ２０６に関連して、ワーキングＲＡＭ
２１２が設けられ、このワーキングＲＡＭ２１２もまた
データバス２０８および２１０に結合される。また、Ｃ
ＰＵ２０４には、コントローラ４０からのコントローラ
データが与えられる。ＰＰＵ２０６は、アダプタ１０の
ディジタル画像データインタフェース１１４、すなわち
バッファＲＡＭ１１６から与えられるキャラクタデータ
に基づいて、キャラクタＲＡＭ２１４およびＣＧＲＡＭ
（カラージェネレータＲＡＭ）２１６と協働して、ラス
タスキャン型ディスプレイで表示される画像データを出
力し、それをビデオエンコーダ２１８に与える。このビ
デオエンコーダ２１８からの映像信号はＲＦモジュレー
タ２２０に与えられ、もしくは出力端子２２２に与えら
れる。

【００３２】なお、このゲーム機２０には、サウンドＣ
ＰＵ２２４，サウンドＤＳＰ２２６およびサウンドＲＡ
Ｍ２２８が設けられ、サウンドＤＳＰ２２６からのサウ
ンド信号またはコネクタ２０２を介してアダプタ１０の
ゲーム処理回路１０４から与えられるサウンド信号がア
ンプ２３０によって増幅され、ＲＦモジュレータ２２０
または出力端子２２２に与えられる。

【００３３】アダプタ１０に含まれるコントローライン
タフェース１１２およびディジタル画像データインタフ
ェース１１４が図１１に詳細に示される。コントローラ
インタフェース１１２は、データバス１１０を通してゲ
ーム機２０のＣＰＵ２０４から送られるコントローラデ
ータをロードするためのコントローラデータ書き込みレ
ジスタ１２４を含む。このコントローラデータ書き込み
レジスタ１２４にロードされたコントローラデータは、
データセレクタ１２６に与えられるとともにリセット信
号発生回路１２８に与えられる。データセレクタ１２６
には、ゲーム処理回路１０４（図８）の入力端子１０４
ａにレジスタ１２４にロードされたデータを出力する。
このとき、データセレクタ１２６は、図７のようなデー
タフォーマットで与えられるコントローラ４０（図１お
よび図１０）からのコントローラデータを図９に示すデ
ータフォーマットのコントローラデータに変換するため
に、Ａボタンスイッチ４０８，Ｂボタンスイッチ４１
０，セレクトスイッチ４１２，スタートスイッチ４１４
およびクロスキースイッチ４０２の信号を選択抽出した
後図９に示すデータフォーマットの順に配列し、ゲーム
処理回路１０４の出力端子１０４ｂから与えられる信号
に応じて、４ビットずつコントローラデータを出力す
る。また、コントローラデータはリセット回路１２８に
与えられるが、このリセット回路はたとえばＮＡＮＤ回
路を含み、コントローラデータに所定の条件が成立した
ときゲーム処理回路１０４のリセット端子１０４ｃ（こ
れは図４に示すリセット信号を入力するための端子であ
る）にリセット信号を与える。

【００３４】ディジタル画像データインタフェース１１
４は、ゲーム処理回路１０４の出力端子１０４ｄからク
ロックパルス（ＣＰ）を受けるとともに、ゲーム処理回
路１０４の出力端子１０４ｅおよび１０４ｆから、ドッ
トデータＤＴ０およびＤＴ１を受ける。出力端子１０４
ｅからのドットデータＤＴ０は、８ビットのシフトレジ
スタ１２８にロードされる。出力端子１０４ｆからのド
ットデータＤＴ１は同じく８ビットのシフトレジスタ１
３０にロードされる。シフトレジスタ１２８および１３
０は、ビット直列で出力されるドットデータＤＴ０およ
びＤＴ１をそれぞれ８ビット並列のキャラクタデータに
変換するためのもので、クロックパルス（ＣＰ）によっ
て動作する。シフトレジスタ１２８および１３０に、そ
れぞれ、８ビットのドットデータＤＴ０およびＤＴ１が
ロードされると、それが書込アドレスカウンタ１３２か
ら与えられるラッチ信号に応答してデータラッチ１３４
および１３６にラッチされる。このデータラッチ１３４
および１３６にラッチされたキャラクタデータはデータ
セレクタ１３８に与えられる。

【００３５】以上、ゲーム処理回路１０４から２ビット
で表される階調の画像データが発生される場合について
述べたが、ゲーム処理回路１０４から３ビットで表され
る色調の画像データが発生される場合についても同様の
処理でビット直列のドットデータを８ビット並列のキャ
ラクタデータに変換できる。すなわち、ディジタル画像
データインタフェース１１４は、ゲーム処理回路１０４
の出力端子１０４ｅ，１０４ｆおよび１０４ｇ（図示せ
ず）から赤，緑および青に対応するドットデータＤＴ
０，ドットデータＤＴ１およびドットデータＤＴ２（図
示せず）を受け、それぞれシフトレジスタ１２８，シフ
トレジスタ１３０および別のシフトレジスタ（図示せ
ず）にロードする。各シフトレジスタに各８ドット分の
ドットデータがロードされると、シフトレジスタからの
出力は上述の説明のとおりデータラッチ１３４，１３６
および別のデータラッチ（図示せず）にラッチされ、デ
ータセレクタ１３８に与えられる。以下、ゲーム処理回
路１０４から発生される画像データが何ビットのドット
データであっても、同様に、それを８ビット並列のキャ
ラクタデータに変換してデータセレクタ１３８に与える
ことができる。

【００３６】なお、書込アドレスカウンタ１３２はゲー
ム処理回路１０４から与えられるクロックパルス（Ｃ
Ｐ）に応じてインクリメントされて１４ビットの書込ア
ドレスを発生する。したがって、書込アドレスカウンタ
１３２が８つのクロックパルス（ＣＰ）をカウントする
毎にラッチ信号がラッチ１３４および１３６に与えられ
る。したがって、データラッチ１３４および１３６から
は８ビット並列のドットデータＤＴ０およびＤＴ１（キ
ャラクタデータ）がデータセレクタ１３８に与えられ
る。データセレクタ１３８には、書込アドレスカウンタ
１３２の最下位ビットＡ０および／Ａ０（この明細書に
おいて“／”は反転を意味するバー記号である）が、イ
ネーブル信号ＤＴ０ＥＮおよびＤＴ１ＥＮとして、デー
タセレクタ１３８に与えられる。

【００３７】一方、書込アドレスカウンタ１３２からの
書込アドレスはアドレスバス１４０を通してアドレスセ
レクタ１４２に与えられるとともに、ブロック番号レジ
スタ１４４に与えられる。一方、データセレクタ１３８
によって選択的に出力されるキャラクタデータはデータ
バス１４６を通してバッファＲＡＭ１１６に与えられ
る。

【００３８】ここで、ゲーム処理回路１０４からなぜ２
ビットのドットデータＤＴ０およびＤＴ１が出力される
かについて説明する。ゲーム機３００のＶＲＡＭのメモ
リフォーマットが図６に示されるが、この図６のＶＲＡ
Ｍフォーマットは１枚のＢＧの或るプレーンだけを示し
たものであり、実際には、図１２に示すように２ビット
で表される階調を表示するために２枚のプレーン、すな
わちプレーンＰＬ０およびプレーンＰＬ１がＶＲＡＭに
形成される。ドットデータＤＴ０は前のプレーンＰＬ０
のドットデータであり、ドットデータＤＴ１は後ろのプ
レーンＰＬ１のドットデータである。したがって、図１
１の実施例では、２つのドットデータＤＴ０およびＤＴ
１を個別にキャラクタデータに変換するために２つのシ
フトレジスタ１２８および１３０を用い、それをデータ
セレクタ１３８で選択することによって、バッファＲＡ
Ｍ１１６に２枚のプレーンＰＬ０およびプレーンＰＬ１
のためのキャラクタデータを書き込むようにしている。
また、ゲーム処理回路１０４からそれぞれ赤，緑および
青に対応する３ビットのドットデータＤＴ０，ＤＴ１お
よびＤＴ２（図示せず）が出力される場合は、それぞれ
赤，緑および青に対応する３枚のプレーンＰＬ０，プレ
ーンＰＬ１および別のプレーンＰＬ２（図示せず）がＶ
ＲＡＭに形成される。そして、各プレーンに基づいて発
生されるドットデータＤＴ０〜ＤＴ２が、シフトレジス
タによって直列−並列変換され、さらにデータセレクタ
によって選択され、バッファＲＡＭ１１６に３枚のプレ
ーンＰＬ０，プレーンＰＬ１およびプレーンＰＬ２（図
示せず）のためのキャラクタデータが書き込まれる。

【００３９】また、図１１に示すブロック番号レジスタ
１４４は、書込アドレスカウンタ１３２からの書込アド
レスをデコードしてそれに対応するブロック番号をデー
タバス１１０を通してゲーム機２０に与える。ここで、
ブロック番号とは、図１２に示すブロック１〜ブロック
１８のことである。ゲーム機３００の液晶ディスプレイ
パネル３０４が垂直方向（縦方向）１４４ドットで構成
されるとすれば、１つのゲームキャラクタは８×８ドッ
トで形成されるため、液晶ディスプレイパネル３０４の
垂直方向（縦方向）は１８（＝１４４÷８）ブロックに
分割される。このようなブロック番号がブロック番号レ
ジスタ１４４からゲーム機２０に与えられる。そして、
バッファＲＡＭ１１６には、図１３に示すように、ブロ
ック毎にキャラクタデータが書き込まれる。ただし、こ
のバッファＲＡＭ１１６のメモリ容量は、ＶＲＡＭの１
／４程度のメモリ容量であり、図１３に示すブロックが
完成する毎に、ゲーム機２０に読み出されるようにして
いる。したがって、バッファＲＡＭ１１６のメモリ容量
が小さくてよいことになる。

【００４０】以上の説明のように、バッファＲＡＭ１１
６とワーキングＲＡＭ２１２との間で理想的なデータ転
送が行われたときは、バッファＲＡＭ１１６は、１ブロ
ック分の記憶容量を有すればよい。しかしながら、ゲー
ム機２０のＣＰＵ２０４が、後述の最優先の割込ＮＭＩ
の処理中は、バッファＲＡＭ１１６からワーキングＲＡ
Ｍ２１２へのデータ転送を行うことができない。したが
って、ＮＭＩ割込中にバッファＲＡＭ１１６にストアさ
れるキャラクタデータ（約１．７〜１．８ブロック分）
を考慮して、バッファＲＡＭ１１６は４ブロック分の記
憶容量を有することが望ましい。

【００４１】一方、ゲーム機２０からはアドレスバス１
１８を介してアドレスデコーダ１４８にアドレスデータ
が与えられる。アドレスデコーダ１４８はそのアドレス
データをデコードして、信号ＲＤ１，ＲＤ２，ＲＤ３お
よびＲＤ４を出力する。アドレスデコーダ１４８からの
信号ＲＤ３が読出アドレスカウンタ１５０に与えられ、
読出アドレスカウンタ１５０は信号ＲＤ３毎にインクリ
メントされ、バッファＲＡＭ１１６の読出アドレスを出
力する。この読出アドレスはアドレスセレクタ１４２に
与えられ、アドレスセレクタ１４２はアドレスデコーダ
１４８からの信号ＲＤ４を受け、書込アドレスカウンタ
１３２からの書込アドレスまたは読出アドレスカウンタ
１５０からの読出アドレスを選択的にバッファＲＡＭ１
１６に与える。すなわち、バッファＲＡＭ１１６にキャ
ラクタデータを書き込むべきときには当然書込アドレス
が選択され、バッファＲＡＭ１１６からキャラクタデー
タをゲーム機２０へ読み出すべきときには読出アドレス
が選択される。したがって、書込アドレスカウンタ１３
２からはライト信号（Ｗ）が、そしてアドレスデコーダ
１４８からはリード信号（Ｒ）が、それぞれ、バッファ
ＲＡＭ１１６に与えられる。そして、バッファＲＡＭ１
１６から読み出されたデータは読み出しデータレジスタ
１５２にロードされ、そこからデータバス１１０を介し
て、ゲーム機２０に与えられる。

【００４２】バッファＲＡＭ１１６から読み出されたキ
ャラクタデータは、ゲーム機２０のワーキングＲＡＭ２
１２（図１０）にストアされる。このワーキングＲＡＭ
２１２は、図１４に示すようにフレームバッファエリア
１，フレームバッファエリア２ならびにカラーデータエ
リア０〜３を含む。ここで、２つのフレームバッファエ
リア１および２が存在する理由は、次のとおりである。
すなわち、フレームバッファエリア１がキャラクタＲＡ
Ｍ２１４へ転送すべきキャラクタデータで完全に満たさ
れた状態において、さらにフレームバッファエリアにス
トアすべきキャラクタデータが生じた場合、これをスト
アするための第２のフレームバッファエリアが必要とな
る。次に、フレームバッファエリア２がキャラクタＲＡ
Ｍ２１４へ転送すべきキャラクタデータで完全に満たさ
れたときには、既にフレームバッファエリア１のキャラ
クタデータがキャラクタＲＡＭ２１４に転送されている
ため、第３のフレームバッファエリアは必要ない。ここ
で、各フレームバッファエリアには、バッファＲＡＭ１
１６からキャラクタデータを読み出す順番に従って、図
１５のキャラクタデータの前プレーンと図１５のキャラ
クタデータの後ろプレーンとが順番にストアされる。一
方、前述のように、バッファＲＡＭ１１６には、図１２
のプレーンＰＬ０のドットデータＤＴ０およびプレーン
ＰＬ１のドットデータＤＴ１が、順次書き込まれること
になる。ここで、ドットデータは、液晶ディスプレイパ
ネル３０４の左端のドットから右端のドットまで連なっ
て水平方向のラインに同期して出力される。これに対し
て、フレームバッファエリアにストアされたキャラクタ
データは、図１５に示されるようにキャラクタ形式でス
トアされている。すなわち、フレームバッファエリアの
ｎ番地にストアされたプレーンＰＬ０の水平方向８ドッ
ト分のキャラクタデータに続いて、ｎ＋１番地には、ｎ
番地にストアされたキャラクタデータと同じ水平ライン
の同じ水平位置でありかつプレーンＰＬ１の水平方向８
ドット分のキャラクタデータがストアされる。続いて、
ｎ＋２番地には、ｎ番地に記憶された水平方向８ドット
分のキャラクタデータの次の水平ラインの同じ水平位置
に表示されるべき８ドット分のキャラクタデータがスト
アされる。このように、キャラクタ形式でストアされた
キャラクタデータは、液晶ディスプレイパネル３０４の
左端のドットから右端のドットまで連なってストアされ
るわけではない。したがって、ゲーム機２０からバッフ
ァＲＡＭ１１６のキャラクタデータを読み出す際に、単
純に順次のアドレスを指定することによりワーキングＲ
ＡＭ２１２のフレームバッファにストアすべきキャラク
タデータが出力されるようにするためには、バッファＲ
ＡＭ１１６に対する書込アドレスを工夫する必要があ
る。したがって、図１１の実施例では、図１６に詳細に
示すように、読出アドレスと書込アドレスとの与え方を
変更している。

【００４３】図１６を参照して、クロックパルス（Ｃ
Ｐ）を受ける書込アドレスカウンタ１３２はＸアドレス
カウンタ１３２ｘおよびＹアドレスカウンタ１３２ｙを
含み、Ｘアドレスカウンタ１３２ｘがクロックパルス
（ＣＰ）によってインクリメントされ、Ｙアドレスカウ
ンタ１３２ｙはＸアドレスカウンタ１３２ｘのキャリー
に応答してインクリメントされる。Ｘアドレスカウンタ
１３２ｘからは６ビットのアドレスデータが出力され、
Ｙアドレスカウンタ１３２ｙからは８ビットのアドレス
データが出力される。Ｘアドレスカウンタ１３２ｘから
のアドレスデータの最下位ビットＡ０はそのままアドレ
スセレクタ１４２の書込アドレスの最下位ビットＡ０と
して与えられる。そして、Ｘアドレスカウンタ１３２ｘ
の残りのビットＡ１〜Ａ５がアドレスラッチ１３３ｘに
ラッチされ、Ｙアドレスカウンタ１３２ｙの３ビットＡ
６〜Ａ８がアドレスラッチ１３３ｙにラッチされる。そ
して、アドレスラッチ１３３ｙにラッチされた３ビット
Ａ６〜Ａ８が書込アドレスの下位ビットＡ１〜Ａ３とし
て与えられ、アドレスラッチ１３３ｘにラッチされたビ
ットＡ１〜Ａ５がその上位のビットＡ４〜Ａ８として与
えられる。そして、Ｙアドレスカウンタ１３２ｙの残り
のビットＡ９〜Ａ１３のうち、２ビットＡ９およびＡ１
０が書込アドレスの最上位ビットとして与えられる。な
お、Ｙアドレスカウンタ１３２ｙからのビットＡ９〜Ａ
１３がブロック番号レジスタ１４４に与えられる。ビッ
トＡ９は、ゲーム機２０（図１１）への割込要求信号Ｉ
ＲＱとして与えられる。

【００４４】一方、読出アドレスカウンタ１５０（図１
１）からのアドレスＡ０〜Ａ１０は、そのままアドレス
セレクタ１４２に与えられる。このようにしてアドレス
変換が行われ、バッファＲＡＭ１１６の各ブロックメモ
リエリア（図１３）には、プレーンＰＬ０のキャラクタ
データおよびプレーンＰＬ１のキャラクタデータがブロ
ック毎に書き込まれる。したがって、読出アドレスカウ
ンタ１５０からの順次インクリメントされる読出アドレ
スでこのバッファＲＡＭ１１６を読み出すだけで、ワー
キングＲＡＭ２１２（図１４）のフレームバッファエリ
ア１およびフレームバッファエリア２には、図１５に示
すプレーンＰＬ０のキャラクタデータおよびプレーンＰ
Ｌ１のキャラクタデータが、フレームバッファエリア１
にストアされたキャラクタデータの量に基づいて、いず
れか一方のフレームバッファエリアにキャラクタ形式で
書き込まれることになる。

【００４５】ここで、図１７〜図２０を参照して、ゲー
ム機２０のＣＰＵ２０４（図１０）の動作を説明する。
ゲーム機２０がリセットされると、図１７のステップＳ
１において所定の初期化を行った後、ＣＰＵ２０４は、
ＶフラグがセットされているかどうかをステップＳ３に
おいて判定する。ステップＳ３においてＶフラグがセッ
トされていると判断すると、次のステップＳ５において
そのＶフラグをリセットしてステップＳ７に進む。この
ステップＳ７では、コントローラ４０（図１および図１
０）からのコントローラデータをアダプタ１０へ送る。
コントローラデータは、たとえばゲーム機２０のＣＰＵ
２０４内に設けられたハードウェア読込回路（図示せ
ず）によって一定期間毎に自動的に読み込まれ、コント
ローラレジスタ（図示せず）に一時記憶される。したが
って、ステップＳ７では、単純にコントローラレジスタ
に一時記憶されたコントローラデータをアダプタ１０に
転送するだけでよい。コントローラデータをアダプタ１
０に送ることに応じて、アダプタ１０のコントローライ
ンタフェース１１２（図８）が与えられたコントローラ
データをゲーム機３００と同じコントローラデータに変
換してゲーム処理回路１０４に与えることになる。そし
て、次のステップＳ９において、ＣＰＵ２０４は、アダ
プタ１０に設けられたプログラムＲＯＭ１２２に予め設
定されているカラーデータから、任意のカラーデータを
選択し、それをワーキングＲＡＭ２１２のカラーデータ
エリア（図１４）に取り込む。すなわち、「ゲームボー
イ（商品名）」の液晶ディスプレイパネル３０４はモノ
クロディスプレイであり、他方「スーパーファミコン
（商品名）」のようなゲーム機２０はカラーモニタテレ
ビジョンに映像信号を与える。したがって、モノクロ画
像データにカラーデータを付加する必要がある。そこ
で、アダプタ１０にプログラムＲＯＭ１２２を設け、そ
の中に選択可能なｍ個のカラーデータの組み合わせを予
めストアしておき、ゲーム機２０を用いているプレーヤ
の選択または予め設定した所定の方法に従って、このプ
ログラムＲＯＭ１２２からカラーデータの組を選択し、
それをワーキングＲＡＭ２１２に書き込む。

【００４６】また、メモリカートリッジ３０、およびア
ダプタ１０内のゲーム処理回路１０４として、カラー表
示能力はあるがゲーム機２０よりは少ない数の色しか表
示できないものが選ばれた場合は、ゲーム機２０で表示
できる色数と同じ数の色の中から任意の色を表示できる
ようにカラーデータを付加してもよい。図１６に示すよ
うにゲーム機２０のＣＰＵ２０４に割込要求信号ＩＲＱ
が入力されると、ＣＰＵ２０４は図１９に示す割込処理
を行う。この割込要求信号ＩＲＱは先に説明したように
書込アドレスの最上位第２ビットＡ９であるため、この
信号ＩＲＱが出力されるということは、図１３のバッフ
ァＲＡＭ１１６の１つのブロックにキャラクタデータを
ストアし終えたことを示す。したがって、ゲーム機２０
はバッファＲＡＭ１１６のブロックエリアに書き込みを
完了する毎に、図１９の動作を行うことになる。すなわ
ち、図１９のステップＳ１１では、ブロックバッファす
なわちバッファＲＡＭ１１６の完成したブロックの内容
をフレームバッファすなわちワーキングＲＡＭ２１２の
フレームバッファエリア１または２にＤＭＡによって転
送する。なお、転送バイト数は、３２０バイト（＝１６
０ドット×２ビット×８ライン／８ビット）である。そ
して、次のステップＳ１３において、ブロック番号レジ
スタ１４４からのブロック番号データを読み込む。そし
て、そのブロック番号データが「１８」になったかどう
か、すなわち１フレーム分終了したかどうかがステップ
Ｓ１５で判断される。１フレーム分のデータ転送が終了
すると、フレームバッファエリアが交換される（ステッ
プＳ１７）。

【００４７】そして、このようにしてワーキングＲＡＭ
２１２にキャラクタデータおよびカラーデータがストア
される。そして、ゲーム機２０に接続されたラスタスキ
ャンディスプレイ（図示せず）のＶブランキングの最初
に発生する最優先の割込信号ＮＭＩに応じて、ＣＰＵ２
０４は、図２０に示す動作を行う。すなわち、割込信号
ＮＭＩに応じて、ＣＰＵ２０４は、図２０のステップＳ
１９において、書き込みを終了したワーキングＲＡＭ２
１２のフレームバッファエリアの内容をキャラクタＲＡ
Ｍ２１４（図１０）にＤＭＡによって転送する。転送バ
イト数は５７６０（＝１６０ドット×２ビット×８ライ
ン×１８ブロック／８ビット）である。次のステップＳ
２１において、ＣＰＵ２０４はワーキングＲＡＭ２１２
のカラーデータエリアにストアしている４つのカラーデ
ータをＣＧＲＡＭ２１６（図１０）に転送する。カラー
データ０〜カラーデータ３はいずれも１６ビットのデー
タである。そして、次のステップＳ２３において、Ｖフ
ラグをセットし、リターンする。

【００４８】バッファＲＡＭ１１６へのゲーム処理回路
１０４（図８）からの書き込みおよびバッファＲＡＭ１
１６からのゲーム機２００による読み出しは同時に行わ
れ得るが、書込アドレスカウンタ１３２からのライト信
号（図２１に示す）は、アドレスデコーダ１４８からの
リード信号に比べて十分長い時間に設定されている。し
たがって、ゲーム機２００によってＤＭＡに従ったデー
タ転送が行われるとき、バッファＲＡＭ１１６への書き
込み動作はそのリード信号Ｒの時間だけ一時中断される
が、ライト信号Ｗの時間が十分長いため、バッファＲＡ
Ｍ１１６の読み出しによって書き込みが妨げられること
はなく、バッファＲＡＭ１１６には確実に各ブロックの
キャラクタデータが書き込まれ得る。また、バッファＲ
ＡＭ１１６は、ＮＭＩ割込処理中にデータセレクタ１３
８から与えられるキャラクタデータをストア可能にする
ために、前述のように４ブロック分の記憶容量を有す
る。

【００４９】図２０に示すようにキャラクタＲＡＭにキ
ャラクタデータがストアされ、ＣＧＲＡＭにカラーデー
タがストアされることによって、ＰＰＵ（図１０）によ
って、そのキャラクタのそのカラーのデータが出力さ
れ、それがビデオエンコーダ２１８によってエンコード
されてゲーム機２０からカラー映像信号が出力される。

【図面の簡単な説明】

【図１】この発明の一実施例を示す図解図である。

【図２】図１のメモリカートリッジが用いられる専用ゲ
ーム機の一例を示す外観図である。

【図３】図２のゲーム機の構成を示すブロック図であ
る。

【図４】図３のＣＰＵをより詳細に示すブロック図であ
る。

【図５】図３に含まれるキャラクタＲＡＭのメモリマッ
プを示す図解図である。

【図６】図３に含まれるＶＲＡＭのメモリマップを示す
図解図である。

【図７】図１のコントローラから得られるコントローラ
データのデータフォーマットを示す図解図である。

【図８】図１のアダプタを示すブロック図である。

【図９】図８のゲーム処理回路に与えるコントローラデ
ータのデータフォーマットを示す図解図である。

【図１０】図１のゲーム機を示すブロック図である。

【図１１】図８のディジタル映像信号インタフェースを
詳細に示すブロック図である。

【図１２】図８のゲーム処理回路から出力される２つの
ドットデータを説明するためのプレーンを示す図解図で
ある。

【図１３】図８または図１１のメモリマップを示す図解
図である。

【図１４】図１０のワーキングＲＡＭのメモリマップを
示す図解図である。

【図１５】図１４に示すワーキングＲＡＭに書き込まれ
るキャラクタデータを示す図解図である。

【図１６】図１１実施例のアドレス変換を示す部分ブロ
ック図である。

【図１７】図１０のＣＰＵの動作を示すフロー図であ
る。

【図１８】図８のプログラムＲＯＭに含まれるカラーデ
ータを示す図解図である。

【図１９】図１０のＣＰＵの第１の割込信号に応答する
動作を示すフロー図である。

【図２０】図１０のＣＰＵの第２の割込信号に応答する
動作を示すフロー図である。

【図２１】バッファＲＡＭへのデータの書き込みを示す
タイミング図である。

【図２２】バッファＲＡＭからのデータの読み出しを示
すタイミング図である。

【符号の説明】

１００ …ゲームシステム １０ …アダプタ ２０ …ラスタスキャンディスプレイ用ゲーム機 ３０ …ドットマトリクスディスプレイ用ゲーム機のメ
モリカートリッジ ４０ …コントローラ ３００ …ドットマトリクスディスプレイ用ゲーム機 １０２，１１３ …コネクタ １０４，３２４ …ゲーム処理回路 １１４ …ディジタル画像データインタフェース １１６ …バッファＲＡＭ

Claims (9)

【特許請求の範囲】
1. 【請求項１】ドットマトリクスディスプレイで画像を表
   示するように構成された第１の情報処理装置によって実
   行される第１のプログラムを記憶した記憶媒体を、ラス
   タスキャンディスプレイに画像を表示するように構成さ
   れた第２の情報処理装置において用いるようにするため
   の表示情報変換装置であって、 前記記憶媒体を着脱自在に装着するための第１の接続
   部、 前記表示情報変換装置を前記第２の情報処理装置に着脱
   自在に装着するための第２の接続部、 前記第１の接続部に装着された前記記憶媒体の前記第１
   のプログラムを実行してドットマトリクス表示のための
   第１の画像情報を発生する情報処理手段、 前記第１の画像情報をラスタスキャン表示のための第２
   の画像情報に変換する画像変換手段、および前記画像変
   換手段によって変換された前記第２の画像情報を前記第
   ２の接続部を介して前記第２の情報処理装置に伝送する
   伝送手段を備える、表示情報変換装置。
2. 【請求項２】前記第１の画像情報はビット直列データを
   含み、前記画像変換手段は前記ビット直列データをビッ
   ト並列データに変換する直列／並列変換手段を含む、請
   求項１記載の表示情報変換装置。
3. 【請求項３】前記画像変換手段はバッファメモリおよび
   前記ビット並列データを前記バッファメモリに書き込む
   書込手段を含み、前記伝送手段は前記バッファメモリか
   ら前記ビット並列データを読み出す読出手段を含み、前
   記第２の情報処理装置は前記ビット並列データを前記ラ
   スタスキャンディスプレイのための映像信号に変換す
   る、請求項２記載の表示情報変換装置。
4. 【請求項４】前記第１の情報処理装置は前記第１のプロ
   グラムを実行する情報処理手段を含み、前記情報処理手
   段は前記第１の情報処理装置の情報処理手段と同じであ
   る、請求項１ないし３のいずれかに記載の表示情報変換
   装置。
5. 【請求項５】前記第２の情報処理装置に付属して操作手
   段が設けられ、前記操作手段からの操作情報を前記情報
   処理手段に適合する操作情報に変換する操作情報変換手
   段をさらに備える、請求項１ないし４のいずれかに記載
   の表示情報変換装置。
6. 【請求項６】ドットマトリクスディスプレイで画像を表
   示するように構成された第１の情報処理装置によって実
   行されるプログラムを記憶した記憶媒体、 ラスタスキャンディスプレイに画像を表示するように構
   成された第２の情報処理装置、 前記記憶媒体の前記第１のプログラムを実行してドット
   マトリクス表示のための第１の画像情報を発生する情報
   処理手段、 前記第１の画像情報をラスタスキャン表示のための第２
   の画像情報に変換する画像変換手段、および前記画像変
   換手段によって変換された前記第２の画像情報を前記第
   ２の情報処理装置に伝送する伝送手段を備える、表示処
   理システム。
7. 【請求項７】ゲーム画像をドットマトリクスディスプレ
   イで表示する第１のゲーム機のためのゲームプログラム
   を含むメモリを、ラスタスキャンディスプレイに画像を
   表示する第２のゲーム機に適用するための表示情報変換
   装置であって、、 前記メモリを着脱自在に装着するための第１の接続部、 前記表示情報変換装置を前記第２の情報処理装置に着脱
   自在に装着するための第２の接続部、 前記第１の接続部に装着された前記メモリの前記ゲーム
   プログラムを実行してドットマトリクス表示のためのド
   ットデータを発生するゲーム処理回路手段、 前記ドットデータをラスタスキャン表示のためのキャラ
   クタデータに変換するデータ変換手段、および前記デー
   タ変換手段によって変換された前記キャラクタデータを
   前記第２の接続部を介して前記第２のゲーム機に伝送す
   る伝送手段を備える、表示情報変換装置。
8. 【請求項８】第１の規格に基づく画像を表示するよう構
   成された第１の情報処理装置によって実行される第１の
   プログラムを不揮発的に記憶した記憶媒体を、第２の規
   格に基づく画像を表示するように構成された第２の情報
   処理装置において用いるようにするための表示情報変換
   装置であって、 前記記憶媒体を着脱自在に装着するための第１の接続
   部、 前記表示情報変換装置を前記第２の情報処理装置に着脱
   自在に装着するための第２の接続部、 前記第１の接続部に装着された前記記憶媒体の前記第１
   のプログラムを実行する情報処理手段、 前記情報処理手段の処理結果に基づいて前記第１の規格
   の画像情報を発生する画像情報発生手段、 前記第１の規格の画像情報を前記第２の規格の画像情報
   に変換する画像変換手段、および前記画像変換手段によ
   って変換された前記第２の規格の画像情報を前記第２の
   接続部を介して前記第２の情報処理装置に伝送する伝送
   手段を備える、表示情報変換装置。
9. 【請求項９】前記画像変換手段は、ビット並列データを
   ディジタル的に記憶するバッファメモリと、前記第１の
   規格の画像情報を前記バッファメモリに記憶し得る形式
   に変換して書き込む書込手段とを含み、 前記伝送手段は前記バッファメモリから前記ビット並列
   データを読み出す読出手段を含み、 前記第２の情報処理装置は前記ビット並列データをラス
   タスキャンディスプレイに表示するための映像信号に変
   換する、請求項８記載の表示情報変換装置。