JPH0787161A - 階層接続方法、装置およびプロトコル - Google Patents

階層接続方法、装置およびプロトコル

Info

Publication number
JPH0787161A
JPH0787161A JP5145233A JP14523393A JPH0787161A JP H0787161 A JPH0787161 A JP H0787161A JP 5145233 A JP5145233 A JP 5145233A JP 14523393 A JP14523393 A JP 14523393A JP H0787161 A JPH0787161 A JP H0787161A
Authority
JP
Japan
Prior art keywords
protocol
address
signal
bus
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5145233A
Other languages
English (en)
Other versions
JP3444623B2 (ja
Inventor
Lee D Whetsel
ディー．ウェットセル リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0787161A publication Critical patent/JPH0787161A/ja
Application granted granted Critical
Publication of JP3444623B2 publication Critical patent/JP3444623B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Abstract

(57)【要約】 （修正有） 【目的】 シリアルバスケーパビリティをバックプレー
ン環境へ効率的に拡張するプロトコルとアドレス可能な
シャドーポート回路を提供する。 【構成】 プロトコルは既存のシリアルバス方式と共存
し完全にコンパチブルに設計される。回路およびプロト
コルは任意のボード１〜ｎをシステムバックプレーンバ
スを介してシリアルバスマスターＳＢＭに接続し、プロ
トコルはシステムバックプレーンバス上の正規動作と干
渉することなくボードを選択するように作動する。プロ
トコルおよび回路は階層構成システムに拡張され、ＳＢ
Ｍが階層の任意レベルに位置する任意のデバイスに選択
的にアクセスして通信する。また各リモートシリアルバ
スマスターは主シリアルバスマスターに接続され、主シ
リアルバスマスターの制御の元でリモートシリアルバス
マスターデバイスにより自律テストが実施できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的にデバイス、回
路、システム、ボードもしくはネットワーク間の通信に
使用するシリアルバスに関し、特にシリアルバックプレ
ーンバスに関する。本発明は回路ボード、バックプレー
ン、集積回路、およびシステムを含む、シリアル通信バ
スを使用できるいかなる環境にも応用できる。
【０００２】
【従来の技術】システム用集積回路や回路ボードの製造
において、テストおよびデバッグにシリアル通信バスを
使用することが急速に標準慣行となりつつある。シリア
ルバスを使用するとじゃまなハードウェアやテストプロ
ーブを必要とせずにテストおよび接続すべきシステム、
回路板もしくは集積回路を確認することができる。これ
は、デバイスの実装が高密度となり多数の集積回路が１
個のモジュール上に実装されたり他の理由で回路の物理
的アクセスを得られないシステムにとって特に重要であ
る。
【０００３】この種のシリアルバスに対する標準プロト
コルを開発する産業が発展し続けている。さまざまなベ
ンダーから入手される部品や回路板が共通バスを介して
通信できることを保証するような標準が必要であり望ま
れる。一般的に、本発明のコンセプトは任意のタイプの
シリアルバスに適用される。しかしながら、本発明の説
明を明確にするために、ＩＥＥＥ／ＡＮＳＩ標準１１４
９．１より一般的にはＪＴＡＧ境界走査標準と呼ばれ
る、ボードレベルでＩＣをテストするように設計された
公知の文書化されたＩＥＥＥ／ＡＮＳＩ標準シリアルバ
スに特徴を付加したものとして説明を行う。
【０００４】ＩＥＥＥ／ＡＮＳＩ１１４９．１標準には
ボード上の多数のＩＣからシリアルデータを送受するの
に使用できる４線シリアルバスが記載されている。１１
４９．１シリアルバスは元々ボードレベルでＩＣにシリ
アルアクセスするために開発されたが、バックプレーン
レベルで使用した多数のボード上のＩＣにシリアルアク
セスすることもできる。
【０００５】１１４９．１標準にはシリアルバスマスタ
ーおよびスレーブデバイス間でシリアルデータを送信す
るのに使用できる４線シリアルバスが記載されている。
１１４９．１はボード上のＩＣにシリアルアクセスする
ために開発されたが、バックプレーンレベルで使用して
バックプレーン内のボードにシリアルアクセスすること
ができる。１１４９．１にはバックプレーンレベルで使
用できる“リング”および“スター”と呼ばれる２つの
シリアルアクセス構成がある。
【０００６】バックプレーン１１４９．１リング構成で
は、バックプレーン内の全ボードが１次シリアルバスマ
スター（ＰＳＢＭ）から直接コントロール出力を受信し
ＰＳＢＭのデータ入出力間にディジーチェーン接続され
ている。走査動作中に、ＰＳＢＭはそのテストデータ出
力（ＴＤＯ）およびテストデータ入力（ＴＤＩ）バス接
続を介して、バックプレーン内の全ボードからコントロ
ール走査データを出力する。リング構成に関する問題点
は走査動作は全ボードがバックプレーン内に含まれる場
合にだけ行われそのＴＤＩ入力からＴＤＯ出力信号への
データを走査するように作動する。１枚のボードが除去
されたり故障したりすると、ＰＳＢＭはバックプレーン
を介してデータを走査することができない。１枚が除去
されたりディセーブルされたりするとリング構成により
残りのボードへアクセスすることが出来なくなるため、
バックプレーンおよび大型システム応用に対するシリア
ルバスのニーズは完全には満たされない。
【０００７】バックプレーン１１４９．１スター構成で
は、バックプレーン内の全ボードがＰＳＢＭから直接テ
ストクロック（ＴＣＫ）およびＴＤＩ信号を受信し、Ｐ
ＳＢＭへＴＤＯ信号を出力する。また、各ボードはＰＳ
ＢＭからユニークなテストモードセレクト（ＴＭＳ）信
号を受信する。スター構成では、一時に１ボードだけが
ＰＳＢＭによりシリアルアクセス可能とされる。ボード
がイネーブルされると、そのボードに関するＴＭＳ信号
がアクティブとなり他のＴＭＳ信号はイナクティブとな
る。スター構造の問題点は各ボードがそれ自体のＴＭＳ
信号を必要とすることである。１００ボードを有するバ
ックプレーンの場合、ＰＳＢＭは個別制御可能な１００
個のＴＭＳ信号を持たねばならず、バックプレーンは１
００個のＴＭＳ信号の各々のトレースを持たなければな
らない。これらの条件により、スター構成は代表的にバ
ックプレーン応用に対しては考慮されない。
【０００８】２つのＩＥＥＥシリアルバス標準、Ｐ１１
４９．５およびＰ１３９４、がシステムバックプレーン
で使用するために開発されている。これらの標準はバッ
クプレーン応用に対して特別に設計されているため、１
１４９．１標準バスをバックプレーンバスとして使用す
る際の問題点が克服されるかに見える。しかしながら、
これらの予期される標準のプロトコルは１１４９．１プ
ロトコルとは異なるためそれらと１１４９．１との間で
変換を行う方法を定義しなければならない。
【０００９】ＩＥＥＥ Ｐ１１４９．５標準ワーキング
グループはシステムバックプレーン環境で使用できるモ
ジュールテストおよびメンテナンスバスの定義を現在行
っている。Ｐ１１４９．５は５線インターフェイスによ
り定義される単マスター／多スレーブバスである。Ｐ１
１４９．５バスマスターは全スレーブデバイスへデータ
パケットを送信することによりデータ転送動作を開始す
る。データパケットはアドレスおよびコマンド部からな
っている。Ｐ１１４９．５標準プロポーザルに記載され
ているように、整合アドレスを有するスレーブデバイス
がイネーブルされてデータパケットのコマンド部へ応答
する。
【００１０】Ｐ１１４９．５バスを１１４９．１バス環
境へインターフェイスするには新たな付加システムハー
ドウェアおよびソフトウェアと両バスタイプの詳細を理
解したデザイナーが必要である。したがって、Ｐ１１４
９．５を使用して１１４９．１環境とインターフェイス
すると、本来は簡単であるシリアルアクセス法に必要以
上の複雑さが加わることになる。もう一つの問題点は１
１４９．１シリアルデータ転送の帯域幅が１１４９．５
から１１４９．１へのプロトコル変換プロセスおよびハ
ードウェアの悪影響を受けることである。
【００１１】ＩＥＥＥ Ｐ１３９４標準ワーキンググル
ープは現在ケーブルもしくはシステムバックプレーン環
境で使用できる２線高速シリアルバスの定義を行ってい
る。Ｐ１１４９．５とは違って、Ｐ１３９４標準は単マ
スター／多スレーブ型バスではない。Ｐ１３９４では、
バスに接続された全デバイス（ノード）が等マスターシ
ップとみなされる。Ｐ１３９４が２線インターフェイス
で作動できるという事実により、このバスはシリアル通
信のために２線しか確保されていない新しい３２ビット
バックプレーン標準において魅力あるものとなる。しか
しながら、Ｐ１３９４をバックプレーンテストバスとし
て使用して１１４９．１ボード環境にアクセスするには
問題がある。
【００１２】第１に、Ｐ１３９４はＰ１１４９．１より
も遙かに動作が複雑であり、Ｐ１３９４とＰ１１４９．
１間の変換を行うように設計されたデバイスは高価とな
る。第２に、Ｐ１３９４はフルタイムテストバスではな
く汎用シリアル通信バスであり、バックプレーン環境に
おけるその主目的はボード間のパラレルインターフェイ
スがディセーブルされた場合にバックアップインターフ
ェイスとして作用することである。Ｐ１３９４を介して
１１４９．１テストアクセスを達成することができる
が、それはバスが機能動作を行っていないタイムスライ
ス中しか利用できない。したがって、オンライン１１４
９．１テストバスアクセスは制限されＰ１３９４バス上
で生じる他のトランザクションと調整しなければならな
い。これには、さらに複雑なハードウェアおよびソフト
ウェアが必要となる。
【００１３】バックプレーン対ボードレベルインターフ
ェイスを達成するもう一つの方法は１１４９．１標準に
定義されたプロトコルを拡張することである。このよう
な方法は１９９１年国際テスト会議におけるディー・バ
ブサールの論文“ＩＥＥＥ標準１１４９．１の拡張アー
キテクチェアシステムバックプレーンへのテストアクセ
スポート”に記載されている。バブサールの論文には１
１４９．１のプロトコルを拡張してバックプレーンとボ
ードレベル１１４９．１バス間に常駐するインターフェ
イス回路のアクセスに使用できるようにする方法が記載
されている。インターフェイス回路はバックプレーンバ
スを介して送信される１１４９．１プロトコルに応答し
てアドレスをロードする。アドレスがインターフェイス
回路のアドレスと一致すれば、インターフェイス回路が
バックプレーンに接続される。インターフェイス回路が
バックプレーンに接続された後で、もう一つの１１４
９．１プロトコルがインターフェイス回路へ入力されて
バックプレーンとボードレベル１１４９．１バスを接続
する。この接続手順に続いて、ボードレベル１１４９．
１バスをバックプレーン１１４９．１バスにより制御す
ることができる。バブサールの方法にもボードインター
フェイスへの汎用１１４９．１バスバックプレーンとし
ての有効性が制限される問題点がある。
【００１４】バブサールの方法ではテスト論理リセット
（ＴＬＲＳＴ）状態へ遷移させることにより、最初にバ
ックプレーンおよびボードレベル１１４９．１バスをリ
セットすることなく一つのボードを選定し次にもう一つ
のボードを選定することができない。ＴＬＲＳＴ状態に
入ると前に選定されたボードのＩＣに設定されたテスト
状態はＩＣのテストアクセスポート（ＴＡＰｓ）上の１
１４９．１バスのリセット作用により失われる。
【００１５】また、選定されたバックプレーンボード群
内でセルフテストを選定して開始するのが望ましい場合
も多い。しかしながら、バブサールの方法では新しいボ
ードが選定されるたびに１１４９．１バスをリセットす
る必要があり、バスをリセットすると前に開始されたセ
ルフテストが中断されるため、一時に２つ以上のボード
をセルフテストすることができない。
【００１６】したがって、多ボードバックプレーン環境
において１１４９．１標準シリアルバスを使用するのを
支援する簡単で、効率的で有効な手段に対するニーズが
ある。
【００１７】一般的に、本発明の一形式において、前記
問題を生じることなくバックプレーンレベルで１１４
９．１バスを使用する方法を提供するバックプレーンア
クセス方法が開示される。本方法を使用すれば、多数の
シリアルバスタイプ間で変換を行うのではなく、一つの
同質のシリアルバスをシステム設計全体を通じて使用す
ることが考えられる。一つのバスタイプだけを理解すれ
ばよいため、システムデザインに共通シリアルバスを使
用すればソフトウェアおよびハードウェア技術努力を簡
単にすることができる。
【００１８】第１の実施例において、アドレス可能シャ
ドーポート（ＡＳＰ）と呼ばれる回路およびシャドープ
ロトコルと呼ばれるプロトコルについて説明を行い、そ
れにより１１４９．１バックプレーンおよびボードバス
を直接一緒に接続するための簡単で効率的な方法が提供
される。１１４９．１バックプレーンバスがランテスト
／アイドル（ＲＴ／ＩＤＬＥ）もしくはテストロジック
リセット（ＴＬＲＳＴ）状態であれば、本発明のシャド
ープロトコルを介してＡＳＰ回路をイネーブルしてター
ゲットボードの１１４９．１シリアルバスをバックプレ
ーン１１４９．１シリアルバスまで接続することができ
る。ここに記載したシャドープロトコルを使用してター
ゲットボードとバックプレーンバスを一緒に接続した後
で、本発明のプロトコルはインアクティブとなり１１４
９．１バスプロトコルの動作に対してトランスペアレン
トとなる。
【００１９】本発明を使用すればシステムやバックプレ
ーン環境もしくは他の従来技術拡張方法において１１４
９．１標準を使用する場合に較べ、データ転送効率、全
スロットが密集していないボードや支持バックプレーン
の除去能力、ボードのセレクトおよびデセレクト時に１
１４９．１バスをアイドル状態に維持する能力が改善さ
れ、公知の１１４９．１シリアルバスを有利に使用して
バス設計や変換器回路を付加することなくこれらの改善
を行うことができる。
【００２０】別の実施例も開示され、そこでは一つのボ
ードに多数の１１４９．１走査パスが含まれ、各々が個
別にアドレス可能なシャドーポートによりバックプレー
ンシリアルバスに接続され、走査パスおよびテスタビリ
ティ設計におけるフレキシビリティが付加される。他の
実施例や改善についても開示される。
【００２１】さらに別の実施例では、ＡＳＰおよびプロ
トコルを拡張してリモートシリアルバスマスター回路も
しくはバックプレーンシリアルバス上に配置された主シ
リアルバスマスターによりローカルシリアルバスを選択
的に制御することができる。ＡＳＰケーパビリティを拡
張してＡＳＰおよび主シリアルバスマスターを介したメ
モリへのパラレルデータの入出力を行うことができる。
ＡＳＰ回路およびプロトコルをさらに拡張して割込み、
ステータスおよびコマンド情報をリモートシリアルバス
マスターおよび主シリアルバスマスター間で転送するこ
とができ、リモートシリアルバスマスターが精巧なコマ
ンドやリモート機能を自律的に実効するのを支援する。
【００２２】次に本発明は、多層環境で結合されたネッ
トワークを介して多数のバックプレーンシステムが連結
されている階層構成システムに応用される。ＡＳＰケー
パビリティを拡張して主シリアルバスマスターが階層内
の任意のボードに対してデータを直接選定、送受信する
ようにすることができる。
【００２３】さらに実施例が開示され、そこでは本発明
の回路およびプロトコルは産業において考慮される２線
シリアルバックプレーンバスで使用するようにされてい
る。本発明をこのようなバスとコンパチブルにするため
の修正や改善について説明を行う。
【００２４】
【実施例】本明細書において、以後下記の略語を使用す
る。ＳＢＭは本発明のシリアルバスマスター、シリアル
バスに接続された他のボードをアドレスおよびアクセス
することができる回路を示す。ＰＳＢＭは主シリアルバ
スマスターを示す。ＡＳＰは本発明のアドレス可能シャ
ドーポートハードウェアを示す。
【００２５】ＴＡＰはテストアクセスポート、１１４
９．１バスに接続されたデバイスの標準ハードウェアイ
ンターフェイスを示す。ＴＭＳはテストモードセレクト
ライン、１１４９．１バスのコントロール線を示す。Ｔ
ＤＯはテストデータ出力線、１１４９．１バスがシリア
ルデータを転送する線の一つを示す。ＴＤＩはテストデ
ータ入力線、１１４９．１バスがデータを転送する線の
一つを示す。ＴＣＫはテストクロック線、１１４９．１
シリアルバスに接続された全デバイスがデバイス間の転
送を同期化するのに使用する共通クロックを示す。
【００２６】シリアルバススレーブはシリアルバスネッ
トワークを介してシリアルバスマスターによりイネーブ
ルされ通信を行うことができる回路やデバイスである。
本出願において使用されるシリアルバススレーブはシリ
アルバスとインターフェイスするように作動可能な入出
力回路を有する任意の明確な論理ブロックもしくは回路
である。簡単にするために、本明細書ではシリアルバス
スレーブはシステムバックプレーンにプラグインされる
多数のＩＣを含むプリント回路ボードとして取り扱われ
る。しかしながら、本発明はシリアルバススレーブを
（１）．ＩＣ内の小回路、（２）．共通基板上のＩＣ
（すなわち、多チップモジュール）、（３）．プリント
回路ボード上のＩＣ、（３）．システムバックプレーン
にプラグインされるボード、（４）．システム内のサブ
システム（５）内のバックプレーン、もしくは（６）．
他のシステムに接続されたシステム、として定義する応
用にも使用することができる。
【００２７】シリアルバスマスターはシリアルバスネッ
トワークを介してシリアルバススレーブと通信できるよ
うにするのに必要なコントロール信号を出力できる回路
やデバイスである。本明細書の残りを通じて、シリアル
バスマスターをＳＢＭと呼ぶ。
【００２８】図１において、ＳＢＭ１は従来技術の標準
４線１１４９．１シリアルバスに接続されたコネクタ２
を介してボード３に接続されている。ボード３内で、テ
ストアクセスポート（ＴＡＰ）と呼ばれる標準ＩＣレベ
ルシリアルインターフェイス回路を介して４線シリアル
バスがさまざまな集積回路（ＩＣｓ）ＩＣ１、ＩＣ２、
ＩＣＮに接続されている。ＴＡＰは４線シリアルバスに
応答してＩＣへのシリアルアクセスをイネーブルおよび
ディセーブルするコントロール回路からなっている。シ
リアルバスまでの接続に使用されるＴＡＰピンはシリア
ルテストデータ入力（ＴＤＩ）ピン、シリアルテストデ
ータ出力（ＴＤＯ）ピン、テストクロック（ＴＣＫ）ピ
ン、およびテストモードセレクト（ＴＭＳ）ピンからな
っている。ＴＡＰのＴＤＩピンはシリアルデータビット
流をＩＣ内へシフトするのに使用する一方向データ入力
信号である。ＴＡＰのＴＤＯピンはシリアルデータビッ
ト流をＩＣからシフトするのに使用する一方向データ出
力信号である。ＴＡＰのＴＣＫピンはＴＤＩおよびＴＤ
Ｏピンを介してＩＣに対しシリアルデータビット流をク
ロッキングするのに使用する一方向クロック入力信号で
ある。ＴＡＰのＴＭＳピンはＩＣに対してシリアルデー
タビット流をシフトできるようにするのに使用する一方
向コントロール入力信号である。
【００２９】動作時に、ボード３がバックプレーンにプ
ラグインされ、各ＩＣ、ＩＣ１、ＩＣ２等のＴＡＰがＳ
ＢＭからのＴＭＳおよびＴＣＫバックプレーンシリアル
バス信号に並列接続される。また、各ＩＣのＴＡＰもそ
のＴＤＩおよびＴＤＯピン接続を介してシリアルにリン
クされるすなわちディジーチェーン接続されバックプレ
ーンのＴＤＩ入力とＴＤＯ出力信号間に一つのシリアル
データパスが形成される。バックプレーンから、ＳＢＭ
はＴＭＳおよびＴＣＫ信号をポート内へ駆動してＩＣの
ＴＡＰがＳＢＭのＴＤＯ出力信号からのデータをボード
上の各ＩＣを介してボード内へシリアルにシフトしＳＢ
ＭのＴＤＩ入力信号へ戻すようにすることができる。
【００３０】本発明と標準１１４９．１シリアルバス間
の関係を理解するために、１１４９．１シリアルバスの
動作について概説する必要がある。図２に１１４９．１
シリアルバスの動作図を略示する。図１に関して、動作
時にＳＢＭはボード上の各ＩＣのＴＡＰのコントローラ
へＴＭＳおよびＴＣＫコントロール信号を出力しＩＣを
図２のシリアルバス状態と歩調を合せて作動させる。各
ＩＣのＴＡＰはＳＢＭのＴＣＫクロックと同期して作動
しＳＢＭからのＴＭＳコントロール出力に応答して図２
のシリアルバス状態に対して遷移する。シリアルバス状
態には、ＲＥＳＥＴ、ＩＤＬＥ、Ｓｅｌｅｃｔ Ｄａｔ
ａ Ｓｃａｎ（ＳＥＬＤＳ）、ＤａｔａＳｃａｎ Ｓｅ
ｑｕｅｎｃｅ（ＤＳＳ）、Ｓｅｌｅｃｔ Ｃｏｍｍａｎ
ｄ Ｓｃａｎ（ＳＥＬＣＳ）、およびＣｏｍｍａｎｄ
Ｓｃａｎ Ｓｅｑｕｅｎｃｅ（ＣＳＳ）が含まれる。
【００３１】図１に示すボード例に関して、次の文節で
１１４９．１バス状態の各々について説明する。図１の
ボードはＩＣ５を含み、各ＩＣはＴＡＰインターフェイ
ス７およびバックプレートコネクタ２を介し１１４９．
１バスへの接続を有している。ボード３上の各ＩＣのＴ
ＡＰインターフェイスは図２のシリアルバス状態を受信
してそれに応答しＩＣのシリアルアクセルを制御するよ
うに設計されている。バックプレーンに接続されたＳＢ
Ｍ１は図２のシリアルバス状態を発生し送信してボード
上のＩＣにシリアルにアクセスするように設計されてい
る。
【００３２】ＲＥＳＥＴ状態−ＴＭＳ入力に応答して、
ボード上の各ＩＣのＴＡＰは図２に示すように任意の状
態からＲＥＳＥＴ状態へ遷移することができる。ＲＥＳ
ＥＴ状態では、ＴＡＰによりＩＣ内のテスト論理が強制
的にディセーブル状態とされテスト論理はＩＣの正規動
作と干渉することがない。シリアルバスによりＴＭＳ信
号がハイである時に各ＩＣのＴＡＰは強制的にＲＥＳＥ
Ｔ状態にとどめられる。
【００３３】ＩＤＬＥ状態−ＴＭＳ入力に応答して、各
ＩＣのＴＡＰは任意の状態からＩＤＬＥ状態へ遷移する
ことができる。ＩＤＬＥ状態では、ＴＡＰはＴＭＳコン
トロール入力に応答して、（１）．アイドル状態にとど
まるか、（２）．データ走査シーケンスへ入るか、
（３）．コマンド走査シーケンスへ入るか、（４）．リ
セット状態へ入る。
【００３４】データ走査シーケンス−ＴＭＳ入力に応答
して、各ＩＣのＴＡＰはセレクトデータ走査（ＳＥＬＤ
Ｓ）状態を介してＩＤＬＥ状態からデータ走査シーケン
ス（ＤＳＳ）へ遷移することができる。ＴＡＰがＤＳＳ
状態にある時に、さらにＴＭＳコントロールが入力され
データはＩＣテストデータを介してＴＤＩからＴＤＯへ
シフトされる。シフト操作が完了すると、さらにＴＭＳ
コントロールが入力されてＴＡＰはＤＳＳをエグジット
してＩＤＬＥ状態へ入る。
【００３５】コマンド走査シーケンス−ＴＭＳ信号入力
に応答して、各ＩＣのＴＡＰはＳＥＬＤＳおよびＳｅｌ
ｅｃｔ Ｃｏｍｍａｎｄ Ｓｃａｎ（ＳＥＬＣＳ）状態
を介してＩＤＬＥ状態からコマンド走査シーケンス（Ｃ
ＳＳ）へ遷移される。ＴＡＰがＣＳＳである時に、さら
にＴＭＳコントロールが入力されてデータはＩＣテスト
コマンドレジスタを介してＴＤＩからＴＤＯへシフトさ
れる。シフト操作の完了後、さらにＴＭＳコントロール
が入力され、ＴＡＰはＣＳＳをエグジットしてＩＤＬＥ
状態に入る。
【００３６】要約すると、ボード上のＩＣはバックプレ
ーン１１４９．１シリアルバス信号に接続されると、遷
移中もしくは定義された状態のいずれかで作動するシリ
アルバスと歩調を合せて作動する。ＳＢＭから出力され
るＴＳＭ信号はボード上の各ＩＣのＴＡＰの動作を制御
するのに使用される。
【００３７】図３にシリアルバスマスターＳＢＭに接続
された従来技術“リング”構成の１１４９．１標準もし
くはＪＴＡＧバスに接続されたボードＢＯＡＲＤ１、Ｂ
ＯＡＲＤ２〜ＢＯＡＲＤＮを有するバックプレーンを示
す。従来技術のバックプレーンリング構成では、バック
プレーン配線内に常駐する４線１１４９．１シリアルバ
スに任意数のボードＮが接続される。全ボードがバック
プレーンに接続されたＳＢＭからＴＣＫおよびＴＭＳコ
ントロール出力を受信する。図３に示すように、ＳＢＭ
のＴＤＯ出力は第１のボードのＴＤＩ入力へ入力され、
（図１に示す）ボードのＩＣを通りボードのＴＤＯ出力
を介してバックプレーン上へ出力される。第１のボード
のＴＤＯ出力は第２のボードのＴＤＩ入力へ入力され、
ボードのＩＣを通りボードのＴＤＯ出力を介してバック
プレーン上へ出力され、以下同様である。最終ボード
（Ｎ）のＴＤＯはボードのＴＤＯ出力を介してバックプ
レーン上へ出力され、ＳＢＭのＴＤＩ入力へ入力され
る。
【００３８】ＳＢＭからのＴＣＫ出力はデータおよびコ
マンドシフト操作のクロッキングを提供する。ＳＢＭか
らのＴＭＳ出力はバックプレーンリング構成内の全ボー
ドのシフト操作をイネーブルする制御を提供する。シフ
ト操作は全ボードがリング内に含まれる場合のみ行われ
ＳＢＭからのＴＭＳおよびＴＣＫコントロール入力に応
答してそのＴＤＩ入力からＴＤＯ出力へデータをシフト
するように作動する。一つのボードがバックプレーンか
ら除去されるかあるいはその１個のＩＣやＩＣ間接続の
故障によりデータをシフトできない場合、ＳＢＭはバッ
クプレーン内のボードへデータおよびコマンド情報をシ
フトさせることができない。
【００３９】図３に示すように１１４９．１リング構成
をバックプレーンレベルシリアルバスとして使用する際
の主な問題点は各ボードがバックプレーンシリアルバス
に電気的に接続されている場合だけ走査が行われ、バッ
クプレーンＴＣＫクロックおよびＴＭＳコントロール信
号に応答してそのＴＤＩ入力からＴＤＯ出力へデータを
シフトするように作動することである。大概の応用にお
いて、修理および／もしくは交換のために一つ以上のボ
ードを除去する時はＳＢＭはバックプレーン内のボード
へのシリアルアクセスを維持する必要がある。一つ以上
のボードを除去した場合、バックプレーンリング構成で
は残りのボードへのシリアルアクセスが出来ないため、
バックプレーンレベルシリアルバスのニーズが満されな
い。
【００４０】バックプレーン内のリング接続ボードにつ
いてリング構成の説明を行ってきたが、ＩＣ内でリング
接続された多数の回路、共通基板上でリング接続された
多数のＩＣ、バックプレーン内でリング接続された多数
のボード、システム内でリング接続された多数のサブシ
ステム、および多数のリング接続システムに対しても同
じ問題が生じる。
【００４１】図４に従来技術のバックプレーンスター構
成を示し、Ｎ個までのボードＢＯＡＲＤ１、ＢＯＡＲＤ
２、ＢＯＡＲＤＮがバックプレーン配線内に常駐する４
線１１４９．１シリアルバスに接続され、さらにシリア
ルバスマスターＳＢＭに接続されている。全ボードがＳ
ＢＭからＴＣＫおよびＴＤＩバス信号を受信してＳＢＭ
へＴＤＯバス信号を出力する。また、各ボードはＳＢＭ
からユニークなＴＭＳ（１、２・・・ｎ）信号を受信す
る。スター構成では、一時に１ボードだけがＳＢＭによ
りイネーブルされＳＢＭのＴＤＯ出力からボードレベル
ＩＣ（図１）を介してボードのＴＤＩ入力へデータをシ
フトしボードのＴＤＯ出力を介してＳＢＭのＴＤＩ入力
へ戻すことができる。全ボードが共通ＴＤＯ出力配線接
続を共有するため、一時に１ボードだけがイネーブルさ
れシリアルデータがＴＤＯ上で駆動されてＳＢＭにより
受信される。
【００４２】１ボードが走査アクセスに対してイネーブ
ルされると、そのボードに関するＴＭＳ信号がアクティ
ブとなり他のボードの他のＴＭＳ信号は全てイナクティ
ブとなる。イネーブルされたボードへの走査アクセスが
完了すると、もう一つのボードをそのＴＭＳ信号を介し
てイネーブルしてＳＢＭが選定されたボードに対してデ
ータおよびコマンド情報を走査するようにすることがで
きる。
【００４３】残念ながら、従来技術のスター構成では各
ボードがそれ自体のＴＭＳ信号およびバックプレーン配
線接続を必要とする。例えば、１００ボードを有するバ
ックプレーンでは、１００個のボードの各々のアクセス
をイネーブルするのにＳＢは１００個の個別に制御可能
なＴＭＳ信号を持たなければならない。さらに、バック
プレーンは、その中の各ボードに対して１本ずつのＴＭ
Ｓ信号線である、１００個のＴＭＳ信号を支持するため
の配線チャネルを持たなければならない。今日のバック
プレーンバス標準における配線チャネル線は限定されて
おり、スター構成はバックプレーン内の各ボードに対し
てＴＳＭ信号を必要とするため大概の応用に使用するこ
とができない。
【００４４】本明細書はバックプレーン内のスター接続
ボードに関するものであるが、ＩＣ内でスター接続され
た多数の回路、共通基板上でスター接続された多数のＩ
Ｃ、バックプレーン内でスター接続された多数のボー
ド、およびシステム内でスター接続された多数のサブシ
ステムについても同じ問題が生じる。
【００４５】バックプレーン応用に対して１１４９．１
シリアルバスを使用して説明した問題を一部もしくは全
面的に克服するシリアルバックプレーンバスが存在する
かもしくは開発中である。例えば、テストおよび保守バ
ス（ＴＭＢｕｓ）と呼ばれる軍事バックプレーンバスが
存在し１１４９．１コンパチブルＩＣを含むボードのア
クセスに使用できる。さらに、１１４９．１コンパチブ
ルＩＣを含むボードのアクセスにも使用できる２つのＩ
ＥＥＥシリアルバスバックプレーン標準（Ｐ１１４９．
５およびＰ１３９４）が開発されている。しかしなが
ら、公知のバックプレーンシリアルバスは１１４９．１
シリアルバスとは異なる作動をししたがって直接コンパ
チブルではなく、それらの全てが少くとも２つの異なる
バス標準を含む変換ハードウェアおよびソフトウェアを
必要とする。
【００４６】前記提案されたバックプレーンシリアルバ
スの一つを標準ボードレベル１１４９．１シリアルバス
とインターフェイスさせるためには、さまざまなバック
プレーンシリアルバスプロトコルの各々と１１４９．１
ボードレベルシリアルバスプロトコル間の変換を行う特
殊なインターフェイス回路を開発しなければならない。
各バックプレーンシリアルバスが異なるプロトコルに従
って作動するため、これらのシリアルバスインターフェ
イス回路は各バックプレーンシリアルバスに対してユニ
ークである。したがって、各バックプレーンシリアルバ
スプロトコルタイプに対して一つずつの、多数のインタ
ーフェイスを開発しなければならない。また、一つのバ
ックプレーンシリアルバスと１１４９．１ボードレベル
シリアルバス間の変換を行うために各インターフェイス
は複雑なＩＣをボード上に配置しなければならない。さ
らに、バックプレーンと１１４９．１ボードレベルシリ
アルバスとの間にインターフェイス回路を導入すると、
１１４９．１ボード環境に対するシリアルデータの帯域
幅が著しく低減する。さらに、１１４９．１シリアルバ
スに較べると前記バックプレーンシリアルバスタイプは
複雑であり、精巧で高価なインターフェイスおよびソフ
トウェアを開発するためのエキスパート技術を必要とす
る。この精巧かつ高価な方法を採用できる軍事およびハ
イエンド市販応用もあるが、このような解決方法は大概
の市販応用およびシステムにとって不適切であり機能し
ない。
【００４７】第Ｉ節 アドレス可能なシャドーポートおよびプロトコル 本発明を使用したボードの第１の実施例を図５に示す。
ボード１１は１１４９．１標準バスを使用してシステム
バックプレートに接続されさらにシリアルバスマスター
ＳＢＭに接続された多数のＩＣ１、ＩＣ１、ＩＣ２、Ｉ
ＣＮおよびアドレス可能シャドーポートＡＳＰを具備し
ている。ＡＳＰを介して１１４９．１シリアルバスに接
続されると、ＩＣは図１のボードについて説明したのと
全く同様に作動する。ＡＳＰはバックプレーンレベル１
１４９．１シリアルバス信号に接続されたバックプレー
ンインターフェイスと、ボードレベル１１４９．１シリ
アルバス信号に接続されるボードインターフェイス、お
よびアドレス入力を有している。バックプレーン１１４
９．１シリアルバス信号は主ＴＤＩ（ＰＴＤＩ）、主Ｔ
ＤＯ（ＰＴＤＯ）、主ＴＣＫ（ＰＴＣＫ）、および主Ｔ
ＭＳ（ＰＴＭＳ）である。ボード１１４９．１シリアル
バス信号は従ＴＤＩ（ＳＴＤＩ）、従ＴＤＯ（ＳＴＤ
Ｏ）、従ＴＣＫ（ＳＴＣＫ）、および従ＴＭＳ（ＳＴＭ
Ｓ）である。ＡＳＰへのアドレス入力はＡＳＰが搭載さ
れているボードを識別するのに使用される。
【００４８】本発明は１１４９．１シリアルバスネット
ワークを介してＳＢＭをバックプレーン内の多くのボー
ドの中の一つまで接続するアドレス可能な方法を提供す
るシリアルバスプロトコルおよび回路を定義する。回路
および関連プロトコルをここではアドレス可能シャドー
ポート（ＡＳＰ）と呼ぶ。“シャドー”という用語は関
連するシリアルバスの背景に存在するためプロトコルお
よび回路の性質を示す。１１４９．１シリアルバスの作
動中に、ＡＳＰはインアクティブでありバスの動作と干
渉することがない。ＡＳＰは１１４９．１バックプレー
ンシリアルバスがＩＤＬＥもしくはＲＥＳＥＴ状態であ
る時にイネーブルすることができる（図２）。ＡＳＰは
ＳＢＭをバックプレーン内の一つのボードまで接続する
必要がある場合にイネーブルされる。ＡＳＰはボードを
ＳＢＭに接続するのに使用された後で、ディセーブルさ
れて１１４９．１シリアルバスもしくはその関連バスの
正規動作に対してトランスペアレントとされる。
【００４９】本発明は１１４９．１プロトコルの一部で
はないそれ自体のユニークなプロトコルを介して作動す
るため、１１４９．１標準を修正したりハードウェア変
換回路を付加することなく１１４９．１標準をバックプ
レーン環境へ拡張する解法が得られる。
【００５０】ＡＳＰプロトコルは１１４９．１バックプ
レーンシリアルバスがＩＤＬＥもしくはＲＥＳＥＴ状態
である時にボードをセレクトもしくはデセレクトするこ
とができる。新しいボードを選定する時に１１４９．１
バスがＩＤＬＥ状態にとどまれるようにすることにより
本発明は各ボード上におけるセルフテストや他のハイレ
ベル機能の同時実行を支援するため、これは既存もしく
は示唆された方法に較べて重大な利点である。１１４
９．１標準のＲＥＳＥＴ状態へ遷移し戻って次のボード
をセレクトする必要がある場合には、ＡＳＰプロトコル
は多数のボード上で同時に実行されるこれらのハイレベ
ルテスト機能を支援しない。また、ボードのＩＣがバス
上のＲＥＳＥＴ状態を見ている時は、テストモードが中
断されてボード上のＩＣが機能モードへ入るため、ボー
ド間で望ましいテストを実行することができる。これ
は、例えば、ボードごとの動作をテストしたいような場
合に生じる。
【００５１】図５ではボードアドレスは外部からＡＳＰ
へ入力されるが、ハードコード化したりＡＳＰ回路内で
電気的にプログラムすることができる。本発明のプロト
コルにより、１１４９．１シリアルバスに対して開発さ
れた既存の標準プロトコルに影響を及ぼさないユニーク
なシリアルプロトコルを使用して選定されるボードのア
ドレスをＳＢＭに出力させることにより、特定ボードを
選定する能力が得られる。
【００５２】図６において、各々が図５のボードと同様
である多数のボードＢＯＡＲＤ１、ＢＯＡＲＤ２、ＢＯ
ＡＲＤＮがＡＳＰを介してＳＢＭとインターフェイスし
て示されている。動作時に、一つのボードをアクセスす
る必要がある場合、ＳＢＭは選定されたボードのＡＳＰ
をアドレスかつイネーブルするセレクトプロトコルを送
信する。ＡＳＰに埋め込まれたセレクトプロトコルは各
ＡＳＰに関連するアドレスとの整合に使用されるアドレ
スである。全ＡＳＰがＳＢＭからセレクトプロトコルを
受信するが、整合アドレスを有するものだけがセレクト
される。ＳＢＭセレクトプロトコルに応答して、セレク
トされたＡＳＰはそのアドレスを含む肯定応答プロトコ
ルをＳＢＭへ戻して接続を検証する。肯定応答プロトコ
ルを送信した後で、セレクトされたＡＳＰはバックプレ
ーンとボード１１４９．１信号を接続させ、ＰＴＤＩバ
ックプレーン信号がＳＴＤＯボード信号に接続され、同
様にＰＴＭＳがＳＴＭＳに接続され、ＰＴＣＫがＳＴＣ
Ｋに接続され、ＰＴＤＯがＳＴＤＩに接続されるように
する。ＡＳＰ肯定応答プロトコルに応答して、ＳＢＭは
標準１１４９．１シリアルバスプロトコルを使用して、
トランスペアレントなＡＳＰを介してさらにコマンドお
よびデータをセレクトされたボードへ通信する。
【００５３】ＳＢＭが現在セレクトされているボードへ
のその１１４９．１シリアルアクセスを完了させると、
別のボードのＡＳＰをアドレスおよびイネーブルする新
しいセレクトプロトコルを送信することにより別のボー
ドをセレクトすることができる。シリアルバスがＩＤＬ
ＥもしくはＲＥＳＥＴ状態（もしくはＴＤＯおよびＴＤ
Ｉ信号がディセーブルされる任意他の１１４９．１状
態）にある時に、ＳＢＭにより新しい選定プロトコルを
送信することができる。新しいセレクトプロトコルに応
答して、新たにセレクトされたＡＳＰは肯定応答プロト
コルをＳＢＭへ戻しバックプレーンとボードレベル１１
４９．１バス間の接続を行う。新しいＡＳＰがセレクト
されると、予めセレクトされているＡＳＰはバックプレ
ーン１１４９．１バックプレーンバスから切断される。
切断されたＡＳＰは切断が行われる時のバックプレーン
の状態、すなわちＩＤＬＥもしくはＲＥＳＥＴにとどま
る。新しいＡＳＰ肯定応答プロトコルに応答して、ＳＢ
Ｍは新たにセレクトされたボードのＩＣに対してシリア
ルデータを送受信することができる標準１１４９．１プ
ロトコルを出力することができる。このプロセスは新し
いボードがセレクトされるたびに繰り返される。
【００５４】ＡＳＰプロトコルスキームの肯定応答プロ
トコル部により、さらにＳＢＭはボードの選定に成功し
たことを検証することができる。例えば、ＳＢＭがセレ
クトプロトコルを出力してバックプレーン内のボードを
アドレスしたが、そのボードアドレスが存在しなかった
りアドレスされたボードがディセーブルされたりバック
プレーンから除去されている場合には、ＳＢＭは肯定応
答プロトコルを受信しない。ＳＢＭが肯定応答プロトコ
ルを受信しない場合には、１１４９．１シリアルバスプ
ロトコルを使用したボードとの通信は試行されない。ま
た、ＳＢＭは問題を識別してその特定バックプレーンボ
ードアドレスとの接続に失敗したエラー表示を出力する
ことができる。
【００５５】本発明の重要な特徴は一意的に設計された
プロトコルに応答してバックプレーンレベルシリアルバ
スをボードレベルシリアルバスに電子的に接続する能力
である。ＡＳＰプロトコルは２部分を有し、それはＳＢ
Ｍからバックプレーン内の各ボードへ送信されるセレク
トプロトコルおよびセレクトされたボードのＡＳＰから
ＳＢＭへ送信される肯定応答プロトコルである。このプ
ロトコルは１１４９．１シリアルバスにより定義される
既存の４線シリアルバス信号を使用してＳＢＭとバック
プレーン内の各ボードのＡＳＰ間で送信される。本発明
を使用するのにさらにバックプレーン信号を必要とする
ことはない。さらに、既存の１１４９．１シリアルバス
プロトコルを侵害しないようにプロトコルが送信され
る。
【００５６】この結果は１１４９．１シリアルバスのデ
ッドタイムを使用してＡＳＰセレクトおよび肯定応答プ
ロトコルを送信して達成される。図６の１１４９．１シ
リアルバス構成では、１１４９．１シリアルバスが図２
のそのＤＳＳもしくはＣＳＳ状態においてアクティブで
ある時にＳＢＭのＴＤＯおよびＴＤＩ信号だけがアクテ
ィブとなってＳＢＭとセレクトされたボード間でシリア
ルデータが転送される。１１４９．１シリアルバスがそ
のＲＥＳＥＴもしくはＩＤＬＥ状態となると、１１４
９．１シリアルバスのＴＤＯおよびＴＤＩ信号がディセ
ーブルされる。１１４９．１シリアルバスがＲＥＳＥＴ
もしくはＩＤＬＥ状態となると、ＳＢＭはそのＴＤＯか
らＡＳＰのＰＴＤＩ入力へ本発明のセレクトプロトコル
を出力し、セレクトされたＡＳＰのＰＴＤＯ出力からＳ
ＢＭのＴＤＩ入力へ本発明の肯定応答プロトコルを受信
することができる。本発明のセレクトおよび肯定応答プ
ロトコルを送信するのに使用している時に１１４９．１
シリアルバスはＴＤＯおよびＴＤＩ信号を使用する必要
がないため、これらのトランザクションは１１４９．１
シリアルバスの動作と干渉したり衝突することがない。
【００５７】ＡＳＰおよびプロトコルはＳＢＭの１１４
９．１ＴＤＯ出力およびＴＤＩ入力信号を拡張して１１
４９．１シリアルバスで使用されない場合は、本発明の
プロトコルを送信してＡＳＰ回路を介してバックプレー
ンシリアルバスに接続されたボードの一つをアドレスし
てセレクトするのに使用することができる。図４の従来
技術のスター構成を図６のＡＳＰ構成と比較すると、Ａ
ＳＰ法では１１４９．１スター構成に必要な付加ＴＭＳ
信号の必要性がなくなるという事実からＡＳＰ回路およ
びプロトコルの利点が実現される。ＡＳＰにより図４に
示す１１４９．１スター構成に伴う問題点を克服する方
法が提供され、バックプレーンレベルで１１４９．１シ
リアルバスを有効に使用してボードをシリアルにアクセ
スすることができる。またさまざまなバックプレーンバ
スを使用して１１４９．１ボード環境とインターフェイ
スする場合とＡＳＰを使用して同じ結果を得る場合とを
比較すると、本発明は精巧で高価で非効率的な変換回路
を必要とせず、また本発明のプロトコルによりＳＢＭは
シリアルバスとそのインターフェイスをリセットするこ
となく多数のボードをセレクト、アクセスおよびディセ
レクトすることができる。
【００５８】ＡＳＰ回路のブロック図を図７に示す。ア
ドレス可能なシャドーポート回路はバックプレーンレベ
ル１１４９．１シリアルバス信号（ＰＴＤＩ、ＰＴＭ
Ｓ、ＰＴＣＫ、ＰＴＤＯ）とインターフェイスする主ポ
ートと、ボードレベル１１４９．１シリアルバス信号
（ＳＴＤＯ、ＳＴＭＳ、ＳＴＣＫ、ＳＴＤＩ）とインタ
ーフェイスする従ポートと、コントロール論理部により
構成されている。コントロール論理部は主従ポート間の
インターフェイスを提供しかつボードアドレス入力を受
信する。
【００５９】セレクトプロトコル中に、コントロール論
理はＳＢＭからＰＴＤＩ入力シーケンスを受信する。セ
レクトプロトコル送信中に受信したアドレスがコントロ
ール論理へのボードアドレス入力と一致する場合には、
コントロール論理は主従ポート間の接続を行い、ボード
アドレスを含む肯定応答プロトコルをＰＴＤＯ出力を介
してＳＢＭへ戻す。肯定応答プロトコルの受信に応答し
て、ＳＢＭは１１４９．１シリアルバスプロトコルをバ
ックプレーンへ出力し、コントロール論理によりＡＳＰ
の主従ポート間接続を介してセレクトされたボードに対
しデータをシリアルに入出力する。
【００６０】セレクトプロトコル送信中に受信したアド
レスがボードアドレス入力と一致しない場合には、コン
トロール論理により主従ポート間接続は行われずＳＢＭ
へ肯定応答プロトコルが送られることもない。肯定応答
プロトコルが受信されないことに応答して、ＳＢＭはボ
ードアドレスが存在しないかあるいは応答できないこと
を検出し、１１４９．１シリアルバスプロトコルを使用
してボードへシリアルデータを転送しようとはしない。
【００６１】図１に戻って、１１４９．１シリアルバス
は４つのバス信号と、２つのデータ転送信号（ＴＤＩお
よびＴＤＯ）と、一つのクロックを与える信号（ＴＣ
Ｋ）と、一つのバス動作制御信号（ＴＭＳ）を有してい
る。ＴＭＳ信号は図２に示すようにバス状態を制御す
る。ＴＭＳ信号によりシリアルバスがＴＤＯおよびＴＤ
Ｉ信号パス上のデータをシフトするかあるいはＩＤＬＥ
もしくはＲＥＳＥＴ状態とするかが決定される。したが
って、１１４９．１シリアルバスは別々の信号パスを使
用してバス（ＴＭＳ）の動作を制御しバス（ＴＤＯおよ
びＴＤＩ）を介してシリアルデータを転送する。本発明
の目的は使用するバスの正常動作を侵害しないことであ
るため、本発明ではＴＭＳ信号を再使用してそのセレク
トおよび肯定応答プロトコルを制御することはできな
い。
【００６２】１１４９．１ＴＭＳコントロール信号を使
用せずにＳＢＭおよびＡＳＰが本発明のセレクトおよび
肯定応答プロトコルと通信するために、一つの配線チャ
ネルを介してコントロールおよびデータ情報を一緒に送
信することができるコード化方式が開発された。図６に
おいて、コード化方式によりＳＢＭはそのＴＤＯ出力か
らＡＳＰのＰＴＤＩ入力へセレクトプロトコルを送信す
ることができる。同様に、コード化方式によりセレクト
されたＡＳＰはそのＰＴＤＯ出力からＳＢＭのＴＤＩ入
力へ肯定応答プロトコルを送信することができる。両ト
ランザクションにおいて、プロトコルは一つの配線チャ
ネルを介して送信される。セレクトプロトコルはＳＢＭ
のＴＤＯ出力とＡＳＰのＰＴＤＩ入力間の配線チャネル
へ通される。肯定応答はセレクトされたＡＳＰのＰＴＤ
Ｏ出力とＳＢＭのＴＤＩ入力間の配線チャネルへ通され
る。
【００６３】本明細書ではセレクトおよび肯定応答プロ
トコルは別々の配線チャネルを介して送信されるものと
して説明されるが、プロトコルは同時に送信されること
がないため１本の共通配線チャネルを介して送信するこ
ともできる。実施例においてセレクトおよび肯定応答プ
ロトコルに別々の配線チャネルを使用する理由は、シリ
アルデータ入出力送信が同時発生できるように２つの別
々の配線チャネルを使用する１１４９．１シリアルバス
標準とのコンパチビリティを維持するためである。
【００６４】本発明のセレクトおよび肯定応答プロトコ
ルは共に、（１）．アイドル状態、（２）．スターデル
タ転送状態、（３）．データ転送停止状態を示すコント
ロールの送信方法を必要とする。さらに、両プロトコル
はデータ転送開始および停止状態間の期間中にデータを
送信する方法を必要とする。
【００６５】１本の線を介してコントロールおよびデー
タを送信するために、ユニークなビット対コード化方式
が使用される。コード化されたビット対はバックプレー
ンＴＣＫ信号と同期するセレクトおよび肯定応答プロト
コル中にＳＢＭとＡＳＰ間で転送される。コード化され
た各ビット対を送信するのに２つのＴＣＫを必要とす
る。図８〜図１１に、それぞれ、（８）．アイドルビッ
ト対、（９）．セレクトビット対、（１０）論理１ビッ
ト対、および（１１）．論理０ビット対に対するビット
対コーディングを示す。
【００６６】図８において、送信機から受信機への連続
する２つの論理１ビットの転送によりＩｄｌｅ（１）と
呼ばれるコード化されたコントロール信号が識別され
る。セレクトプロトコル中に、ＳＢＭ（送信機）はその
ＴＤＯ出力のＩｄｌｅビット対をＡＳＰ（受信機）のＰ
ＴＤＩ入力へ出力する。肯定応答プロトコル中に、セレ
クトされたＡＳＰ（送信機）はそのＰＴＤＯ出力のＩｄ
ｌｅビット対をＳＢＭ（受信機）のＴＤＩ入力へ出力す
る。図８のタイミング図において、Ｉｄｌｅビット対は
ＴＣＫの降下縁により送信機から出力され、ＴＤＫの立
上縁により受信機へ入力される。
【００６７】図９において、送信機から受信機への連続
する２つの論理０ビットの転送によりＳｅｌｅｃｔ
（Ｓ）と呼ばれるコード化されたコントロール信号が識
別される。セレクトプロトコル中に、ＳＢＭ（送信機）
はそのＴＤＯ出力におけるＳｅｌｅｃｔビット対をＡＳ
Ｐ（受信機）のＰＴＤＩ入力へ出力する。肯定応答プロ
トコル中に、セレクトされたＡＳＰ（送信機）はそのＰ
ＴＤＯ出力のＳｅｌｅｃｔビット対をＳＢＭ（受信機）
のＴＤＩ入力へ出力する。図９のタイミング図におい
て、Ｓｅｌｅｃｔビット対はＴＣＫの降下縁により送信
機から出力され、ＴＣＫの立上縁により受信機へ入力さ
れる。
【００６８】図１０において、送信機から受信機へ論理
０ビットが転送され続いて論理１ビットが転送される
と、Ｄａｔａ（Ｄ）と呼ばれるコード化された論理１信
号が識別される。セレクトプロトコル中に、ＳＢＭ（送
信機）はそのＴＤＯ出力の論理１Ｄａｔａビット対をＡ
ＳＰ（受信機）のＰＴＤＩ入力へ出力する。肯定応答プ
ロトコル中に、セレクトされたＡＳＰ（送信機）はその
ＰＴＤＯ出力の論理１Ｄａｔａビット対をＳＢＭ（受信
機）のＴＤＩ入力へ出力する。図１０のタイミング図に
おいて、論理１Ｄａｔａビット対はＴＣＫの降下縁によ
り送信機から出力され、ＴＣＫの立上縁により受信機へ
入力される。
【００６９】図１１において、送信機から受信機への論
理ビットとそれに続く論理０ビットの転送によりＤａｔ
ａ（Ｄ）と呼ばれるコード化された論理０信号が識別さ
れる。セレクトプロトコル中に、ＳＢＭ（送信機）はそ
のＴＤＯ出力の論理０Ｄａｔａビット対をＡＳＰ（受信
機）のＰＴＤＩ入力へ出力する。肯定応答プロトコル中
に、セレクトされたＡＳＰ（送信機）はそのＰＴＤＯ出
力の論理０Ｄａｔａビット対をＳＢＭ（受信機）のＴＤ
Ｉ入力へ出力する。図１１のタイミング図において、論
理０Ｄａｔａビット対はＴＣＫの降下縁により送信機か
ら出力され、ＴＣＫの立上縁により受信機へ入力され
る。
【００７０】本発明の性質から離れることなく、０およ
び１ビットシーケンスで表わされる論理１ＤＡＴＡビッ
ト対と１および０ビットシーケンスで表わされる論理０
ＤＡＴＡビット対を逆にすることができる。また、本発
明の性質から離れることなく、ビット対の立上縁および
降下縁タイミングを応用に応じて再定義することができ
る。
【００７１】本発明の性質から離れることなく、連続す
る２つの１で表わされるＩｄｌｅビット対および連続す
る２つの０で表わされるＳｅｌｅｃｔビット対の定義を
切り替えることができる。しかしながら、本発明の１１
４９．１シリアルバス応用では、図１および図２に示す
ＩｄｌｅおよびＳｅｌｅｃｔビット対は非常に重要であ
る。１１４９．１シリアルバスがＲＥＳＥＴもしくはＩ
ＤＬＥ状態にある時は、ＳＢＭおよびスレーブデバイス
からのＴＤＯ出力はハイ論理レベルへディセーブルされ
る。１１４９．１シリアルバスがＲＥＳＥＴもしくはＩ
ＤＬＥ状態にある時は、本発明のプロトコルをバスに出
力することができる。セレクトおよび肯定応答プロトコ
ルは共にＩＤＬＥビットレートを出力して開始および停
止されるため、Ｉｄｌｅビット対は、ディセーブルされ
たＴＤＯ出力と同じ論理レベル、すなわちハイ論理レベ
ル、となることが判る。したがってＩｄｌｅビット対に
対する定義、連続する２つの論理１、により１１４９．
１のプロトコルと本発明のプロトコル間でクリーンな遷
移が可能となる。このように定義されるＩｄｌｅビット
対を使用すれば、本発明のＡＳＰプロトコルへの意図せ
ぬエントリーも回避される。
【００７２】図１２にＡＳＰセレクトおよび肯定応答プ
ロトコルの例を示す。図において、“ＴＤＯからＰＴＤ
Ｉ”表示に続く第１および第２のＩｄｌｅ（Ｉ）ビット
対信号間にフレームされたシーケンスはＳＢＭのＴＤＯ
出力からＡＳＰのＰＴＤＩ入力へのセレクトプロトコル
出力である。“ＰＴＤＯからＴＤＩ”表示に続く第１お
よび第２のＩｄｌｅビット対信号（Ｉ）間にフレームさ
れたシーケンスはセレクトされたＡＳＰのＰＴＤＯ出力
からＳＢＭのＴＤＩ入力への肯定応答プロトコル出力で
ある。図示するように、セレクトプロトコルは常に肯定
応答プロトコルに先行する。
【００７３】セレクトおよび肯定応答プロトコル内で、
第１および第２のＳｅｌｅｃｔビット対信号（Ｓ）によ
りＤａｔａ（Ｄ）ビット対記号シーケンスのフレームが
作られる。ＴＣＫ表示に続く“２”のシーケンスは各プ
ロトコル中に転送される各ビット対信号に必要なテスト
クロック数を表わす。明確にするために、タイムライン
基準によりビット対信号が転送される時間順序を示す。
図１２に示すように、ＡＳＰは１１４９．１シリアルバ
スがそのＲＥＳＥＴもしくはＩＤＬＥ状態でアイドルで
ある時間中に実行してシリアルアクセスするボードをセ
レクトすることができる。
【００７４】図１２のプロトコルシーケンス内の“Ｔ”
信号はＳＢＭのＴＤＯ出力およびＡＳＰのＰＴＤＯ出力
の３−ステート状態を示す。１１４９．１シリアルバス
がＲＥＳＥＴもしくはＩＤＬＥ状態でアイドルである場
合は常にＴＤＯおよびＰＴＤＯ出力は３−ステート状態
とされる。プロトコルシーケンスにＴ信号が示されてい
る場合は、ＰＴＤＯおよびＴＤＯ出力に接続されたＴＤ
ＩおよびＰＴＤＩ入力のプルアップ抵抗により配線チャ
ネルの論理レベルは論理１となる。
【００７５】本発明のＡＳＰプロトコルはＩｄｌｅビッ
ト対を２つの論理１と定義することによりこの１１４
９．１プルアップ要求を利用して、発明のプロトコルが
アイドルである時、すなわちセレクトもしくは肯定応答
プロトコルが送信されない時、にそれが駆動するバスの
論理レベルをＴ信号論理レベルから区別できないように
する。したがって、本発明を１１４９．１シリアルバス
の正常動作に対してトランスペアレントとするにはＩｄ
ｌｅビット対コード化が必要となる。バスのインアクテ
ィブ状態によりデータ配線チャネルがロー論理レベルへ
駆動される別のシリアルバスでは、Ｉｄｌｅビット対を
２つの論理０としＳｅｌｅｃｔビット対を２つの論理１
としてコード化して本発明をそのシリアルバスプロトコ
ルとトランスペアレントに作動できるようにする必要が
ある。
【００７６】プロトコルシーケンス内のＩ信号はＩｄｌ
ｅビット対（２つの論理１）の転送を示す。Ｉ信号はセ
レクトおよび肯定応答プロトコルの開始および終了時に
転送されプロトコルがフレーム化される。Ｔ信号は配線
チャネルが論理１レベルまでプルアップされることを示
すため、セレクトおよび肯定応答プロトコルの開始時に
おけるＩ信号の転送は配線チャネルの既存の論理状態と
区別することができない。しかしながら、Ｉ信号は論理
１の２つのビットシーケンスにより定義される唯一のビ
ット対であるため、セレクトおよび肯定応答プロトコル
の終了時におけるＩ信号転送は先行する他のＳｅｌｅｃ
ｔおよびＤａｔａビット対（Ｓ＆Ｄ）と区別することが
できる。
【００７７】プロトコルシーケンス内のＳ信号はＳｅｌ
ｅｃｔビット対（２つの論理０）の転送を示す。Ｓ信号
はＤａｔａビット対（Ｄ）転送シーケンスの開始および
終了時に転送され、データ転送動作のフレームが作られ
る。データ転送の開始および終了時においてＳ信号はＩ
およびＤ信号から区別することができ、Ｓ信号は論理０
の２ビットシーケンスにより定義される唯一のビット対
であるため、Ｄａｔａビット対転送が可能となる。
【００７８】プロトコルシーケンス内のＤ信号はＤａｔ
ａビット対の転送を示す。論理０データビット対は論理
０ビットが続く論理１ビットである。論理１Ｄａｔａビ
ット対は論理１ビットが続く論理０ビットである。最初
のＳ信号転送後にＤ信号が転送され、第２のＳ信号が転
送されるまで続く。論理０Ｄ信号はＩ、Ｓおよび論理１
Ｄ信号から区別することができる。論理１Ｄ信号はＩ、
Ｓおよび論理０Ｄ信号から区別することができる。セレ
クトおよび肯定応答プロトコルにおける第１および第２
のＳ信号間の一連のＤ信号転送は以後アドレスすなわち
“Ａ”信号と呼ばれる。アドレスフレーム内で転送され
るＤ信号数は固定もしくは可変数として選定することが
できる。固定アドレスフレーミングをセレクトすると、
第１および第２のＳ信号間にフレームされる全アドレス
が同数のＤ信号を含む。可変アドレスフレーミングをセ
レクトすると、アドレス内に転送されるＤ信号数は第１
および第２のＳ信号の発生により決定される。可変アド
レスフレーミングに対する固定アドレスフレーミングの
利点は固定フレーミング中にアドレス長を予期すること
ができ、短いもしくは長いアドレスは失敗とみなして本
発明のセレクトおよび肯定応答プロトコルのフォールト
トレランスが向上することである。
【００７９】図１３に、ＳＢＭとボード常駐ＡＳＰ間で
転送され１１４９．１シリアルバスを介したボードＩＣ
Ｂｄ１の走査アクセスをイネーブルするセレクトおよ
び肯定応答プロトコル信号（Ｉ、Ｓ、Ａ）の例を示す。
図１３において、ＳＢＭは一つのボードだけに接続され
ているが、図６に示すように実際上多数のボードをＳＢ
Ｍに接続することができる。
【００８０】ＳＢＭはＴＤＯ〜ＰＴＤＩからＡＳＰへセ
レクトプロトコルを出力する送信機回路ＸＭＴと、ＰＴ
ＤＯ〜ＴＤＩからＡＳＰへの肯定応答プロトコルを受信
する受信機回路ＲＣＲと、送受信機回路の動作を調整す
るマスターコントロール回路ＭＣＣを有している。ＳＢ
Ｍの送信機回路はセレクトプロトコルの出力に使用され
ない場合は、１１４９．１走査動作中にＡＳＰを介して
セレクトされたボードへシリアルデータを出力するのに
使用できる。同様に、ＳＢＭの受信機回路は肯定応答プ
ロトコルの受信に使用されない場合には、１１４９．１
走査動作中にＡＳＰを介してセレクトされたボードから
シリアルデータを受信するのに使用することができる。
ＳＢＭの送受信機回路はマスターコントロール回路に制
御されて１１４９．１シリアルバスプロトコルもしくは
本発明のプロトコルを送受信する。ＡＳＰはＳＢＭから
セレクトプロトコルを受信する受信機回路ＲＣＲと、Ｓ
ＢＭの肯定応答プロトコルを出力する送信機回路ＸＭＴ
と、送受信機回路の動作を調整するスレーブコントロー
ル回路ＳＣＣを有している。受信機、送信機、およびス
レーブコントロール回路は図７のＡＳＰブロック図のコ
ントロール論理部の一部である。ＡＳＰの送受信機回路
のセレクトおよび肯定応答プロトコルの通信に使用され
ずかつＡＳＰがセレクトされる場合には、１１４９．１
走査動作中に送受信機回路によりＰＴＤＩ〜ＳＴＤＯお
よびＳＴＤＩ〜ＰＴＤＯからＡＳＰへシリアルデータを
流すことができる。また、ＡＳＰがセレクトされるとＳ
ＢＭからのＴＣＫおよびＴＭＳ出力は１１４９．１走査
動作中にＰＴＣＫ〜ＳＴＣＫおよびＰＴＭＳ〜ＳＴＭＳ
信号パスを介してＡＳＰへ通されボードＩＣが制御され
る。
【００８１】ボードＢＤ１の走査アクセスが要求される
と、ＳＢＭのマスターコントロール回路により１１４
９．１バスがアイドルである時に送信機からＡＳＰの受
信機へＩＳＡＳＩのセレクトプロトコル信号シーケンス
が出力される。第１および第２のＳ信号間にフレームさ
れた“Ａ”信号はボード１のアドレスに等しい一連のＤ
信号である。ＳＢＭからのセレクトプロトコル送信の終
りに、ＡＳＰのスレーブコントロール回路は受信機回路
のアドレス入力をチェックしてそれがボードアドレスと
一致するかどうかを調べる。一致すれば、ＡＳＰのスレ
ーブコントロール回路によりＡＳＰの送信機回路はＩＳ
ＡＳＩの肯定応答プロトコル信号シーケンスをＳＢＭの
受信機へ出力し次にバックプレーンおよびボードレベル
シリアルバス信号を電子的に接続することができる。Ａ
ＳＰからの肯定応答プロトコル送信の終りに、ＳＢＭの
マスターコントロール回路は受信機回路のアドレス入力
をチェックして予期するボードアドレスに戻っているか
どうかを調べる。予期するアドレスに戻っていると、Ｓ
ＢＭのマスターコントロール回路により送受信機回路は
１１４９．１走査動作を行ってボード１のＩＣにシリア
ルアクセスすることができる。走査動作中にＳＢＭはＡ
ＳＰを介してそのＴＤＯおよびＴＭＳ出力からボードへ
シリアルデータおよびコントロールを出力し、ＡＳＰを
介してボードからそのＴＤＩ入力へシリアルデータを受
信する。ＳＢＭのＴＣＫ出力はフリーランして、ＡＳＰ
およびボードへ常にクロック入力を与える。
【００８２】ＳＢＭおよびＡＳＰ送信機回路の動作状態
図を図１４に示す。ＳＢＭの送信機回路はマスター送信
機でありＡＳＰの送信機はスレーブ送信機である。ＳＢ
Ｍはその送信機回路を使用してセレクトプロトコルシー
ケンスを送り、ＡＳＰはその送信機回路を使用して肯定
応答プロトコルシーケンスを送る。ＳＢＭはセレクトプ
ロトコルを送る必要がある場合は常にその送信機に出力
するが、ＡＳＰはＳＢＭからのセレクトプロトコル送信
に応答してその送信機に肯定応答プロトコルを出力する
だけである。セレクトおよび肯定応答プロトコルシーケ
ンスは同じであるため、ＳＢＭおよびＡＳＰデバイスに
共通送信機回路設計を使用して本発明の回路の実現を簡
単化することができる。
【００８３】状態図において、１１４９．１バスがアク
ティブである時に送信機回路は強制的にＴｒａｎｓｍｉ
ｔｔｅｒ Ｄｉｓａｂｌｅｄ状態とされる。この状態に
より１１４９．１バスの動作中に送信機が誤ってイネー
ブルされてセレクトもしくは肯定応答プロトコルを出力
することのないよう保証される。１１４９．１バスがア
イドルであると、送信機回路はＴｒａｎｓｍｉｔｔｅｒ
Ｉｄｌｅ状態へ入る。セレクトもしくは肯定応答プロ
トコルを出力する必要がない場合には、１１４９．１バ
スが再びアクティブとなるまで送信機回路はＴｒａｎｓ
ｍｉｔｔｅｒＩｄｌｅ状態にとどまり、この場合送信機
回路はＴｒａｎｓｍｉｔｔｅｒ Ｄｉｓａｂｌｅｄ状態
へ戻る。
【００８４】Ｔｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ状態に
おいてセレクトもしくは肯定応答プロトコルを出力する
必要がある場合には、送信機回路はＳｅｎｄ Ｉｄｌｅ
Ｓｉｇｎａｌ状態へ入って第１のＩ信号を出力し、次
にＳｅｎｄ ＳｅｌｅｃｔＳｉｇｎａｌに入って第１の
Ｓ信号を出力し、次にＳｅｎｄ Ａｄｄｒｅｓｓ状態に
入ってアドレスを示す一連のＤ信号を出力し、次にＳｅ
ｎｄ ＳｅｌｅｃｔＳｉｇｎａｌ状態に入って第２のＳ
信号を出力し、次にＳｅｎｄ Ｉｄｌｅ Ｓｉｇｎａｌ
状態に入って第２のＩ信号を出力し、次にＴｒａｎｓｍ
ｉｔｔｅｒＩｄｌｅ状態へ戻る。プロトコルが送られた
後で、１１４９．１バスがアクティブになると常に送信
機はＴｒａｎｓｍｉｔｔｅｒ Ｄｉｓａｂｌｅｄ状態へ
戻る。
【００８５】動作ＳＢＭおよびＡＳＰ受信機回路の状態
図を図１５に示す。ＡＳＰはその受信機回路を使用して
セレクトプロトコルシーケンスを受信し、ＳＢＭはその
受信機回路を使用して肯定応答プロトコルシーケンスを
受信する。受信するセレクトおよび肯定応答プロトコル
シーケンスは同じであるため、共通受信機回路設計をＳ
ＢＭとＡＳＰデバイスの両方に使用して、発明の実現を
簡単化することができる。
【００８６】状態図において、１１４９．１バスがアク
ティブである時に受信機回路は強制的にＲｅｃｅｉｖｅ
ｒ Ｄｉｓａｂｌｅｄ状態とされる。この状態により、
１１４９．１バスの動作中に、受信機が誤ってイネーブ
ルされて偽入力状態を受信することがないよう保証され
る。１１４９．１バスがアイドルであると、受信機回路
はＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ入る。１１４９．
１バスが再びアクティブとなると、受信機回路はＲｅｃ
ｅｉｖｅｒ Ｄｉｓａｂｌｅｄ状態へ戻る。Ｒｅｃｅｉ
ｖｅｒ Ｉｄｌｅ状態中は、受信機回路はＩもしくはＳ
信号の発生を問い合せる。Ｉ信号に応答して、受信機は
Ｒｅｃｅｉｖｅｒ Ｉｄｌｅ状態にとどまる。Ｓ信号に
応答して、受信機は第１のＳ信号の発生を関連するマス
ターもしくはスレーブコントロール回路ＭＣＣもしくは
ＳＣＣに知らせ、Ｓｔａｒｔ Ａｄｄｒｅｓｓ Ｉｎｐ
ｕｔ状態に入ってアドレス入力動作を開始する。
【００８７】Ｓｔａｒｔ Ａｄｄｒｅｓｓ Ｉｎｐｕｔ
状態への遷移が生じると、受信機はＩ、Ｓ、もしくはＤ
信号の発生を問い合せる。ＩもしくはＳ信号入力に応答
して、受信機回路はＳｔａｒｔ Ａｄｄｒｅｓｓ Ｉｎ
ｐｕｔ状態からＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ遷移
し戻り偽の第１信号が受信されていることをマスターも
しくはスレーブコントロール回路に知らせる。この遷移
パスにより、（１）．受信機がエラー入力に応答してＳ
ｔａｒｔ Ａｄｄｒｅｓｓ入力状態に遷移する時に受信
機回路をＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ戻す方法
と、（２）．関連するマスターもしくはスレーブコント
ロール回路にセレクトもしくは肯定応答プロトコルが実
際に開始されていないことを知らせ第１のＳ信号表示の
次の発生の探索をリセットし開始する方法が提供され
る。Ｄ信号入力に応答して、受信機回路はＳｔａｒｔ
Ａｄｄｒｅｓｓ入力状態からＩｎｐｕｔ Ａｄｄｒｅｓ
ｓ状態へ遷移して送信されたアドレスを受信開始する。
受信機はＩｎｐｕｔ Ａｄｄｒｅｓｓ状態にとどまりＤ
信号の入力中にアドレスを受信し続ける。Ｓ信号に応答
して、受信機回路はアドレスの入力を停止し、第２のＳ
信号の発生を関連するマスターもしくはスレーブコント
ロール回路へ知らせ、Ｉｎｐｕｔ Ａｄｄｒｅｓｓ状態
からＳｔｏｐ Ａｄｄｒｅｓｓ Ｉｎｐｕｔ状態へ遷移
する。ＡＳＰの受信機がＳｔｏｐ Ａｄｄｒｅｓｓ Ｉ
ｎｐｕｔ状態に入ると、スレーブコントロール回路はＡ
ＳＰのアドレス入力をボードのアドレスと整合させてボ
ードがセレクトされているかどうかを調べる。ＡＳＰの
受信機はＳＢＭからのＩ信号入力に応答してＳｔｏｐ
Ａｄｄｒｅｓｓ Ｉｎｐｕｔ状態からＲｅｃｅｉｖｅｒ
Ｉｄｌｅ状態へ遷移する。アドレス入力がボードアド
レスと整合すると、ＡＳＰのスレーブコントロール回路
はＡＳＰの送信機回路がＳＢＭの受信機へ肯定応答プロ
トコルを送り次にバックプレーンシリアルバスをボード
シリアルバスに接続するよう命令する。
【００８８】ＳＢＭの受信機がＳｔｏｐ Ａｄｄｒｅｓ
ｓ Ｉｎｐｕｔ状態に入ると、マスターコントロール回
路はＳＢＭのアドレス入力を予期されたボードアドレス
と整合させて正しいボードがセレクトされているかどう
かを調べる。ＳＢＭの受信機はＡＳＰからのＩ信号入力
に応答してＳｔｏｐ Ａｄｄｒｅｓｓ Ｉｎｐｕｔ状態
からＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ遷移する。アド
レス入力が予期されたボードアドレスと整合すると、Ｓ
ＢＭのマスターコントロール回路は１１４９．１シリア
ルバスプロトコルを使用してボードにシリアルアクセス
することができる。アドレス入力が予期するボードアド
レスと整合しない場合には、ＳＢＭのマスターコントロ
ール回路はボードをシリアルにアクセスしようとはせず
失敗を報告する。
【００８９】ＳＢＭのマスターコントロール回路の動作
状態図を図１６に示す。マスターコントロール回路はＳ
ＢＭの送受信機回路の動作を調整する。マスターコント
ロール回路は１１４９．１シリアルバスプロトコルもし
くは本発明のセレクトもしくは肯定応答プロトコルを使
用してＳＢＭの送受信機回路をイネーブルしてＡＳＰと
通信することができる。最初に、マスターコントロール
回路は本発明のセレクトおよび肯定応答プロトコルを使
用してＡＳＰと通信してシリアルアクセスバスをセレク
トする。ボードがセレクトされると、マスターコントロ
ール回路は１１４９．１シリアルバスプロトコルを使用
してボードをシリアルにアクセスする。
【００９０】図１６の状態図はボードがアクセスされて
いない時はマスターコントロール回路はＭａｓｔｅｒ
Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態にある
ことを示している。ＡＳＰが予めセレクトされているボ
ードへのアクセスが要求されると、マスターコントロー
ル回路はＭａｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉ
ｔ Ｉｄｌｅ状態からＳｃａｎ Ｂｏａｒｄ状態へ遷移
し１１４９．１プロトコルを使用してボードをシリアル
にアクセスすることができる。しかしながらボードＡＳ
Ｐが予めセレクトされていないかもしくは新しいボード
をアクセスする場合には、マスターコントロール回路は
Ｓｃａｎ Ｂｏａｒｄ状態に入る前にボードのＡＳＰを
セレクトしなければならない。ボードのＡＳＰをセレク
トするために、マスターコントロール回路はＭａｓｔｅ
ｒ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態か
らＴｒａｎｓｍｉｔ Ｓｅｌｅｃｔ Ｐｒｏｔｏｃｏｌ
状態へ遷移する。Ｔｒａｎｓｍｉｔ Ｓｅｌｅｃｔ Ｐ
ｒｏｔｏｃｏｌ状態では、マスターコントロール回路は
セレクトされるボードのアドレスをＳＢＭの送信機回路
にロードし、次に送信機回路をイネーブルしてボードの
ＡＳＰをセレクトするセレクトプロトコルシーケンスを
送信する。
【００９１】送信機回路をセレクトプロトコルを送るよ
うにイネーブルさせた後で、マスターコントロール回路
はＴｒａｎｓｍｉｔ Ｓｅｌｅｃｔ Ｐｒｏｔｏｃｏｌ
状態からＲｅｃｅｉｖｅ Ａｃｋｎｏｗｌｅｄｇｅ Ｐ
ｒｏｔｏｃｏｌ状態へ遷移する。Ｒｅｃｅｉｖｅ Ａｃ
ｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃｏｌ状態では、マス
ターコントロール回路によりＳＢＭの受信機回路がイネ
ーブルされてセレクトされたＡＳＰから肯定応答プロト
コルを受信する。肯定応答プロトコルの受信後に、マス
ターコントロール回路はＲｅｃｅｉｖｅ Ａｃｋｎｏｗ
ｌｅｄｇｅ Ｐｒｏｔｏｃｏｌ状態からＥｘｐｅｃｔｅ
ｄ Ａｄｄｒｅｓｓ Ｒｅｃｅｉｖｅｄ？状態へ遷移し
てセレクトされたＡＳＰのアドレスが受信されたことを
検証する。不正アドレスを受信すると、マスターコント
ロール回路はボードセレクト動作を中断してＥｘｐｅｃ
ｔｅｄ Ａｄｄｒｅｓｓ Ｒｅｃｅｉｖｅｄ？状態から
Ｒｅｐｏｒｔ Ａｄｄｒｅｓｓ Ｅｒｒｏｒ状態へ遷移
する。Ｒｅｐｏｒｔ Ａｄｄｒｅｓｓ Ｅｒｒｏｒ状態
では、マスターコントロール回路はアドレス失敗を報告
してＳＢＭの送受信機回路をアイドル状態とする。
【００９２】正しいアドレスが受信されると、マスター
コントロール回路はＥｘｐｅｃｔｅｄ Ａｄｄｒｅｓｓ
Ｒｅｃｅｉｖｅｄ？状態からＭａｓｔｅｒ Ｃｏｎｔ
ｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態へ遷移して後に
セレクトされたボードをアクセスするか、もしくはＳｃ
ａｎ Ｂｏａｒｄ状態へ遷移して１１４９．１シリアル
バスプロトコルを使用して即座にボードへアクセスする
ことができる。いずれの場合にも、マスターコントロー
ル回路がＳｃａｎ Ｂｏａｒｄ状態に入ると、１１４
９．１シリアルバスプロトコルを使用してボードと通信
するのに使用できる所にＳＢＭの送受信機回路が構成さ
れる。Ｓｃａｎ Ｂｏａｒｄ状態でボードをシリアルに
アクセスした後で、マスターコントロール回路はＳｃａ
ｎ Ｂｏａｒｄ状態からＭａｓｔｅｒ Ｃｏｎｔｒｏｌ
Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態へ遷移し、そこでＳＢ
Ｍの送受信機はディセーブルされ同じもしくは別のボー
ドをシリアルにアクセスする必要が生じるまでディセー
ブルされたままとされる。
【００９３】ＡＳＰのスレーブコントロール回路の動作
状態図を図１７に示す。スレーブコントロール回路はＡ
ＳＰの送受信機回路の動作を調整する。スレーブコント
ロール回路によりＡＳＰの送受信機回路がイネーブルさ
れ本発明のセレクトおよび肯定応答プロトコルを使用し
てＳＢＭと通信が行われる。ＳＢＭによりＡＳＰがセレ
クトされた後で、スレーブコントロール回路により送受
信機回路がイネーブルされて１１４９．１走査動作中に
ＡＳＰにシリアルデータ入出力が通される。
【００９４】状態図において、ＳＢＭからＡＳＰへセレ
クトプロトコルが送出されていない場合には、スレーブ
コントロール回路はＳｌａｖｅ Ｃｏｎｔｒｏｌ Ｃｉ
ｒｃｕｉｔ Ｉｄｌｅ状態にあることが判る。ＡＳＰ受
信機回路がセレクトプロトコルの開始を受信すると、ス
レーブコントロール回路はＳｌａｖｅ Ｃｏｎｔｒｏｌ
Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態からＲｅｃｅｉｖｅ
Ｓｅｌｅｃｔ Ｐｒｏｔｏｃｏｌ状態へ遷移する。セレ
クトプロトコルの受信後、スレーブコントロール回路は
Ｒｅｃｅｉｖｅ Ｓｅｌｅｃｔ Ｐｒｏｔｏｃｏｌ状態
からＡｄｄｒｅｓｓ Ｍａｔｃｈ？状態へ遷移する。Ａ
ｄｄｒｅｓｓ Ｍａｔｃｈ？状態では、スレーブコント
ロール回路はＡＳＰの受信機回路により受信されるアド
レスを読み取りボードアドレスと比較する。アドレスが
ＡＳＰのボードアドレスと整合しない場合には、スレー
ブコントロール回路はＡｄｄｒｅｓｓ Ｍａｔｃｈ？状
態からＤｉｓｃｏｎｎｅｃｔ Ｂｕｓｅｓ状態へ遷移し
ＡＳＰ内のバックプレーンバス信号に予め接続された任
意のボードを切り離す。Ｄｉｓｃｏｎｎｅｃｔ Ｂｕｓ
ｅｓ状態からスレーブコントロール回路はＳｌａｖｅ
Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態へ遷移
し、もう一つのセレクトプロトコルシーケンスの開始を
待つ。
【００９５】アドレスがＡＳＰのボードアドレスと整合
すると、スレーブコントロール回路はＡｄｄｒｅｓｓ
Ｍａｔｃｈ？状態からＴｒａｎｓｍｉｔ Ａｃｋｎｏｗ
ｌｅｄｇｅ Ｐｒｏｔｏｃｏｌ状態へ遷移する。Ｔｒａ
ｎｓｍｉｔ ＳｅｌｅｃｔＰｒｏｔｏｃｏｌ状態では、
スレーブコントロール回路はボードアドレスをＡＳＰの
送信機回路へロードし次にＡＳＰの送信機回路をイネー
ブルして肯定応答プロトコルシーケンスをＳＢＭの受信
機回路へ送ってＡＳＰがセレクトされボードとバックプ
レーンの接続がなされることを検証する。肯定応答プロ
トコルを送った後で、スレーブコントロール回路はＡＳ
Ｐの送信機をディセーブルしてＴｒａｎｓｍｉｔ Ａｃ
ｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃｏｌ状態からＣｏｎ
ｎｅｃｔＢｕｓｅｓ状態へ遷移する。Ｃｏｎｎｅｃｔ
Ｂｕｓｅｓ状態では、スレーブコントロール回路はＡＳ
Ｐ内のボードとバックプレーンバス信号を接続するコン
トロールを出力し、ＳＢＭが１１４９．１シリアルバス
プロトコルを使用してボードＩＣをシリアルにアクセス
できるようにする。バスが接続されると、スレーブコン
トロール回路はＣｏｎｎｅｃｔ Ｂｕｓｅｓ状態からＳ
ｌａｖｅ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ
状態へ遷移してＳＢＭからのもう一つのセレクトプロト
コル入力の開始を待つ。
【００９６】図１８にＡｄｄｒｅｓｓａｂｌｅ Ｓｈａ
ｄｏｗ Ｐｏｒｔハードウェアの一つの回路実現を示
す。
【００９７】受信機回路ＲＣＲはＳＢＭからのプロトコ
ル入力を調整するコントローラとＳＢＭからシリアルア
ドレスを受信してスレーブコントロール回路に並列に出
力するシリアル入力／パラレル出力ＳＩＰＯレジスタに
より構成される。ＰＴＤＩ信号はＳＩＰＯレジスタへ入
力されてセレクトプロトコル中にシリアルアドレスを供
給し、セレクトプロトコル中に受信機の動作を調整する
コントローラへ入力される。ＳＩＰＯレジスタからのパ
ラレルアドレス出力はスレーブコントローラ回路のアド
レス入力を介してスレーブコントロール回路へ入力さ
れ、セレクトプロトコルの開始時、アドレスの読取準備
完了時、およびセレクトプロトコルの完了時を示す。
【００９８】受信機のＲＣＲコントローラにより最初に
“Ｉ次にＳ次にＤ”信号シーケンスがＰＴＤＩに生じる
時が決定され、セレクトプロトコルの開始およびアドレ
ス入力の開始が示される。この入力に応答してコントロ
ーラによりＳＩＰＯはＰＴＤＩ上のシリアルアドレス入
力を受信できるようにされる。次にＲＣＲコントローラ
は最初に“Ｄ次にＳ次にＩ”シーケンスがＰＴＤＩ信号
に生じてアドレス入力およびセレクトプロトコルの終り
を示す時を決定する。この入力シーケンスに応答して、
ＲＣＲコントローラはスレーブコントロール回路へステ
ータスを送りＳＩＰＯレジスタ内のアドレスがＡＩバス
を介してスレーブコントロール回路へ並列に入力される
ようにし、セレクトプロトコル入力動作を終止させる。
【００９９】送信機回路ＸＭＴはＡＳＰからの肯定応答
プロトコル出力を調整するコントローラと、スレーブコ
ントロール回路からパラレルＡＳＰアドレスを受信して
ＰＳＢＭへシリアルに出力するパラレル入力／シリアル
出力すなわちＰＩＳＯレジスタにより構成されている。
ＰＩＳＯレジスタはアドレス出力バスＡＯを介してスレ
ーブコントロール回路からパラレルデータを受信し、肯
定応答プロトコル出力信号ＡＰＯを介してマルチプレク
サＭＸ１へアドレスをシリアルに出力する。ＸＭＴコン
トローラはコントロールバスを介してスレーブコントロ
ール回路からコントロール入力を受信し、ステータスバ
スを介してスレーブコントロール回路へステータスを出
力する。ＸＭＴコントロールバスのコントロール入力に
より肯定応答プロトコル中に行われるパラレル／シリア
ル変換プロセスが調整される。送信機ＸＭＴからのステ
ータス出力によりスレーブコントロール回路は肯定応答
プロトコル中の送信機状態、すなわち肯定応答が進行中
か完了したか、を知らされる。
【０１００】肯定応答プロトコルの始めに、スレーブコ
ントロール回路によりマルチプレクサＭＸ１および３−
ステートバッファ３ＳＢは送信機からＰＴＤＯ出力へＡ
ＰＯ信号を通すことができるようにされる。次にスレー
ブコントロール回路はＡＯバスを介して送信機ＸＭＴへ
ＡＳＰアドレスを入力し、次にそれはＰＴＤＯ上でシフ
トアウトされる。アドレス入力に応答して、送信機ＸＭ
Ｔは出力ＰＴＤＯ上にＩおよびＳ信号を出力して肯定応
答プロトコルを開始させ、次にＰＴＤＯを介してアドレ
スをシリアルに送信する。アドレスがシフトアウトされ
ると、送信機回路ＸＭＴはＳおよびＩ信号シーケンスを
出力して肯定応答プロトコルを停止する。
【０１０１】スレーブコントロール回路はセレクトプロ
トコル中の整合アドレス入力に応答してＡＳＰ送信機回
路、受信機回路ＲＣＲ、マルチプレクサＭＸ１およびＭ
Ｘ２の動作を調整するコントローラである。スレーブコ
ントロール回路はＡＳＰの主ポートからのＰＴＭＳおよ
びＰＴＣＫ信号と、受信機ＲＣＲからのアドレス入力Ａ
Ｉおよびステータスバスと、送信機ＸＭＴからのステー
タスバスと、外部ＡＳＰボードアドレス信号と、パワー
アップリセット回路ＰＲＳＴからのリセット信号と、リ
セットアドレス回路ＲＳＴＡからのリセットアドレス信
号を受信する。スレーブコントロール回路は受信機回路
ＲＣＲ、送信機回路ＸＭＴ、３状態バッファ３ＳＢｓ、
およびマルチプレクサＭＸ１、ＭＸ２へコントロールを
出力する。
【０１０２】スレーブコントロール回路は主ポートから
のＲＴＣＫ入力によりクロックされる。主ポートからの
ＰＴＭＳ入力によりスレーブコントロール回路は１１４
９．１バスがビジーであるか、アイドルであるかリセッ
トであるかを示される。送受信機からのステータス入力
によりスレーブコントロール回路は送受信機回路の状態
を知らされる。受信機からのＡＩバスはセレクトプロト
コル中に受信されるアドレスをスレーブコントロール回
路へ入力するのに使用される。ＰＲＳＴ回路からのリセ
ット入力によりスレーブコントロール回路はパワーアッ
プにリセットされる。ＲＳＴＡ回路からのリセットアド
レス入力によりスレーブコントロール回路はリセットア
ドレスを介してリセットプロトコル動作からリセットす
ることができる。
【０１０３】スレーブコントロール回路からのコントロ
ール出力により受信機、送信機、およびＭＸ１、ＭＸ２
の動作が制御される。スレーブコントロール回路のＡＯ
バス出力は肯定応答プロトコル中に送信機へＡＳＰパラ
レルアドレスを入力するのに使用される。
【０１０４】セレクトプロトコル中に、スレーブコント
ロール回路はＡＩバスを介して受信機ＲＣＲからパラレ
ルアドレス入力を受信する。受信機ＲＣＲのステータス
バス入力によりスレーブコントロール回路はセレクトプ
ロトコルの開始時、アドレス入力レディ時、およびセレ
クトプロトコル完了時を知らされる。アドレス入力ＡＩ
から、スレーブコントロール回路は整合が生じてセレク
トされているかどうかを決定する。受信アドレスがボー
ドアドレスと整合すれば、ＡＳＰは肯定応答プロトコル
を出力して応答し、次にＡＳＰ主従ポートを一緒に接続
する。
【０１０５】肯定応答プロトコル中に、スレーブコント
ロール回路は送信機ＸＭＴへコントロールを出力して肯
定応答プロトコルを開始させ、かつＡＳＰアドレスをＡ
Ｏバスを介して送信機ＸＭＴへ入力して肯定応答プロト
コル中に出力する。送信機ＸＭＴからのステータスバス
入力によりスレーブコントロール回路は肯定応答プロト
コルの開始および完了時を知らされる。肯定応答プロト
コルの完了後、スレーブコントロール回路はコントロー
ルを出力してＳＴＤＯおよびＰＴＤＯ３−ステートバッ
ファ３ＳＢｓをイネーブルし、マルチプレクサＭＸ２を
介してＰＴＭＳをＳＴＭＳに接続し、ＭＸ１を介してＳ
ＴＤＩをＰＴＤＯに接続する。
【０１０６】マルチプレクサＭＸ１はスレーブコントロ
ール回路から選定コントロール入力を受信し、送信機Ｘ
ＭＴからＡＰＯ信号を受信し、ＡＳＰの従ポートからＳ
ＴＤＩ信号を受信する。ＭＸ１はセレクトされた（ＳＴ
ＤＩもしくはＡＰＯ）を３−ステート出力バッファ３Ｓ
Ｂを介してＰＴＤＯ出力信号へ出力する。出力バッファ
３ＳＢはスレーブコントロール回路からのコントロール
入力によりイネーブルもしくはディセーブル（３−ステ
ート）される。
【０１０７】マルチプレクサＭＸ２もスレーブコントロ
ール回路からの選定コントロールと、主ポートからのＰ
ＴＭＳ信号と、論理０および１入力を受信する。コント
ロール入力に応答してＭＸ２はセレクトされたデータ入
力ＰＴＭＳ、論理０、もしくは論理１をＳＴＭＳ出力信
号へ出力する。
【０１０８】最初にＡＳＰハードウェアに電力が印加さ
れると、スレーブコントロール回路はパワーアップリセ
ット回路ＰＲＳＴからの入力によりリセットされ、バッ
クプレーンからＡＳＰがディセレクトされる。リセット
されると、スレーブコントロール回路はコントロールを
出力して、送受信機回路をアイドル状態へリセットし、
３−ステートバッファ３ＳＢを介してＳＴＤＯおよびＰ
ＴＤＯ出力を論理１へディセーブルし、ＳＴＭＳ信号に
よりマルチプレクサＭＸ２から論理１を出力させ、ＳＴ
ＣＫ信号によりＰＴＣＫクロックを出力させる。ＳＴＭ
Ｓ信号の論理１出力およびＳＴＣＫ上のフリーランニン
グクロックによりボードレベルシリアルバスがイネーブ
ルされることが保証されボード上のＩＣのＴＡＰは図２
に示すようにＲＥＳＥＴ状態へ遷移される。内部パワー
アップリセットＰＲＳＴ回路を図示したが、外部リセッ
ト入力信号を使用してスレーブコントロール回路へリセ
ット信号を入力する等の他の手段によりリセットするこ
ともできる。
【０１０９】図１８に示すように、リセットアドレスＲ
ＳＴＡと整合するアドレスをセレクトプロトコルに入力
することによりＡＳＰをリセットすることもできる。リ
セットアドレスはスレーブコントロール回路に入力され
かつセレクトプロトコルの受信後の受信機回路からのア
ドレス入力と整合している固定アドレスである。アドレ
ス入力がリセットアドレスと整合すると、ＡＳＰはパワ
ーアップリセットで記述したのと同じ状態にリセットさ
れる。固定リセットアドレスは全ＡＳＰに対して同じで
あり、リセットアドレスを含む一つのセレクトプロトコ
ルを送信すれば全ＡＳＰのグローバルリセットを行うこ
とができる。リセットアドレスはＡＳＰをリセットする
のに使用されるため、一意的なものであってボードアド
レスに再使用してはならない。ボードアドレスナンバリ
ングは通常アドレス１で開始して図６に示すようにアド
レスＮまで行われるため、ＡＳＰリセットアドレスの好
ましい値は０である。図６のＳＢＭがリセットアドレス
０を含むセレクトプロトコルを入力すると、ＡＳＰはそ
れ自体をバックプレーンシリアルバスからリセットさせ
ディセレクトして応答する。セレクトプロトコルを介し
てリセットアドレスが入力される時は常にＡＳＰからＳ
ＢＭへ肯定応答プロトコルは送信されない。肯定応答プ
ロトコル送信中に多数のＡＳＰのＰＴＤＯ出力間に生じ
る論理状態の競合を回避するために肯定応答プロトコル
を除去する必要がある。
【０１１０】ＳＢＭにより１１４９．１バックプレーン
シリアルバスがＲＥＳＥＴ状態となると（図２）、ＰＴ
ＭＳ信号は論理１状態となり、ＰＴＣＫ信号はアクティ
ブとなり、ＰＴＤＩおよびＰＴＤＯ信号はハイ論理状態
へディセーブルされる（図１２のＴ状態）。ＲＥＳＥＴ
状態中に、ＳＢＭがセレクトプロトコルをＡＳＰへ入力
してアドレスがＡＳＰのボードアドレスと整合すると、
ＡＳＰがセレクトされて肯定応答プロトコルによりＳＢ
Ｍに応答する。肯定応答プロトコル中に、スレーブコン
トロール回路によりＰＴＤＯ３−ステートバッファ３Ｓ
ＢがイネーブルされマルチプレクサＭＸ１により肯定応
答プロトコル出力ＡＰＯがデータ出力としてセレクトさ
れ、送信機回路ＸＭＴは肯定応答プロトコルを出力する
ことができる。
【０１１１】肯定応答プロトコルの送信後、スレーブコ
ントロール回路によりボードおよびバックプレーンシリ
アルバスが一緒に接続される。接続プロセス中に、ＳＴ
ＤＯ３−ステートバッファ３ＳＢがイネーブルされてＰ
ＴＤＩバックプレーン信号を出力し、マルチプレクサＭ
Ｘ１はＰＴＤＯにＡＰＯ入力を出力することからＰＴＤ
ＯにＳＴＤＩボード信号入力を出力することへ切り替え
られ、ＰＴＤＯ３−ステートバッファ３ＳＢはイネーブ
ルされたままとされ、マルチプレクサＭＸ２はＳＴＭＳ
に論理１もしくは０入力を出力することからＰＴＭＳバ
ックプレーン信号入力を出力することへ切り替えられ
る。バックプレーン１１４９．１バスがＲＥＳＥＴ状態
にある時に予め（１）．リセットされているか、
（２）．ディセレクトされＲＥＳＥＴ状態とされている
か、（３）．ディセレクトされＩＤＬＥ状態とされてい
るＡＳＰがセレクトされる、ＳＴＭＳ出力に生じること
が次の３つのシナリオにより記述される。
【０１１２】（１）．リセット後にＡＳＰがセレクトさ
れると（バックプレーンがＲＥＳＥＴ状態にある場
合）、マルチプレクサＭＸ２はＳＴＭＳに論理１入力を
出力することからＳＴＭＳに現在のＰＴＭＳバックプレ
ーン信号を出力することへ切り替えられる。バックプレ
ーンバスがＲＥＳＥＴ状態にある時はＰＴＭＳ信号は論
理１であるため、接続プロセス中にＳＴＭＳ出力信号は
論理１にとどまる。
【０１１３】（２）．バックプレーンバスがＲＥＳＥＴ
状態にある時に（ＰＴＭＳは論理１レベルでＲＥＳＥＴ
状態にある）予めディセレクトされた後でＡＳＰがセレ
クトされると（バックプレーンはＲＥＳＥＴ状態にあ
る）、マルチプレクサＭＸ２はＳＴＭＳに前のＰＴＭＳ
状態（論理１入力）を出力することからＳＴＭＳへ現在
のＰＴＭＳバックプレーン信号を出力することへ切り替
えられる。バックプレーンバスがＲＥＳＥＴ状態にある
時はＰＴＭＳ信号は論理１であるため、接続プロセス中
にＳＴＭＳ信号出力は論理１にとどまる。
【０１１４】（３）．バックプレーンバスがＩＤＬＥ状
態である時に（ＰＴＭＳが論理０レベルでＩＤＬＥ状態
にある）予めディセレクトされた後でＡＳＰがセレクト
されると（バックプレーンバスはＲＥＳＥＴ状態にあ
る）、マルチプレクサＭＸ２はＳＴＭＳに前のＰＴＭＳ
状態（論理０入力）を出力することからＳＴＭＳに現在
のＰＴＭＳバックプレーン信号を出力することへ切り替
えられる。バックプレーンがＲＥＳＥＴ状態である時は
ＰＴＭＳは論理１であるため、ＳＴＭＳ出力は接続プロ
セス中に論理０の出力から論理１の出力へ変化する。
【０１１５】ＳＢＭにより１１４９．１バックプレーン
シリアルバスがＲＥＳＥＴ状態とされると（図２）、Ｐ
ＴＭＳ信号は論理１状態となり、ＰＴＣＫ信号はアクテ
ィブとなり、ＰＴＤＩおよびＰＴＤＯ信号はハイ論理状
態（図１２のＴ状態）にディセーブルされる。ＲＥＳＥ
Ｔ状態中に、ＳＢＭがセレクトプロトコルを入力して新
しいＡＳＰをセレクトすると、現在セレクトされたＡＳ
ＰはＡＳＰのスレーブコントロール回路からのコントロ
ール出力によりバックプレーンバスからディセレクトさ
れ切断される。切断プロセス中に、ＳＴＤＯおよびＰＴ
ＤＯ出力はその３−ステートバッファ３ＳＢを介して論
理１状態へディセーブルされ、マルチプレクサＭＸ１は
ＰＴＤＯ３ＳＢへＳＴＤＩ信号をセレクトして出力し続
け、マルチプレクサＭＸ２はＳＴＭＳへＰＴＭＳバック
プレーン信号からのハイ論理レベルを出力することから
（バックプレーンバスがＲＥＳＥＴ状態であればＰＴＭ
Ｓはハイである）ＳＴＭＳへ論理１を出力することへ切
り替えられる。ＭＸ２に強制的に論理１をセレクトさせ
てＳＴＭＳ出力に出力させることにより、ＡＳＰがディ
セレクトされた後でボードレベル１１４９．１シリアル
バスはＲＥＳＥＴ状態にとどまる。したがって、本発明
によりディセレクトされた後でＡＳＰはボードレベル１
１４９．１シリアルバスをＲＥＳＥＴ状態に維持するこ
とができる。
【０１１６】ＳＢＭにより１１４９．１バックプレーン
シリアルバスがＩＤＬＥ状態となると（図２）、ＰＴＭ
Ｓ信号は論理０状態となり、ＰＴＣＫ信号はアクティブ
となり、ＰＴＤＩおよびＰＴＤＯ信号はハイ論理状態へ
ディセーブルされる（図１２のＴ状態）。ＩＤＬＥ状態
中に、ＳＢＭがＡＳＰへセレクトプロトコルを入力しア
ドレスがＡＳＰのボードアドレスと整合すると、ＡＳＰ
がセレクトされ肯定応答プロトコルによりＳＢＭに応答
する。肯定応答プロトコル中に、スレーブコントロール
回路によりＰＴＤＯ３−ステートバッファ３ＳＢがイネ
ーブルされマルチプレクサＭＸ１への肯定応答出力信号
ＡＰＯがセレクトされて送信機回路は肯定応答プロトコ
ルを出力することができる。
【０１１７】肯定応答プロトコルの送信後、スレーブコ
ントロール回路によりボードおよびバックプレーンシリ
アルバスが一緒に接続される。接続プロセス中に、ＳＴ
ＤＯ３−ステートバッファ３ＳＢがＰＴＤＩバックプレ
ーン信号を出力できるようにされ、マルチプレクサＭＸ
１はＰＴＤＯにＡＰＯ入力を出力することからＰＴＤＯ
へＳＴＤＩボード信号を出力することへ切り替えられ、
ＰＴＤＯ３−ステートバッファ３ＳＢはイネーブルされ
たままとされ、マルチプレクサＭＸ２はＳＴＭＳに論理
１もしくは０入力を出力することからＳＴＭＳ信号にＰ
ＴＭＳバックプレーン信号を出力することへ切り替えら
れる。予め、（１）．リセットされているか、（２）．
ディセレクトされてＲＥＳＥＴ状態とされているか、も
しくは（３）．ディセレクトされてＩＤＬＥ状態とされ
ているＡＳＰがバックプレーン１１４９．１バスがＩＤ
ＬＥ状態である時にセレクトされている場合にＳＴＭ出
力に生じることは次の３つのシナリオにより説明され
る。
【０１１８】（１）．予めリセットされた後でＡＳＰが
セレクトされると（バックプレーンがＩＤＬＥ状態にあ
る時）、ＭＸ２はＳＴＭＳに論理１入力を出力すること
からＳＴＭＳに現在のＰＴＭＳバックプレーン信号を出
力することへ切り替えられる。バックプレーンバスがＩ
ＤＬＥ状態である時はＰＴＭＳが論理０であるため、Ｓ
ＴＭＳは接続プロセス中に論理１を出力することから論
理０を出力することへ変化する。
【０１１９】（２）．バックプレーンバスがＲＥＳＥＴ
状態である時（ＰＴＭＳは論理１レベルでＲＥＳＥＴ状
態）に予めディセレクトされた後でＡＳＰがセレクトさ
れると（バックプレーンバスはＩＤＬＥ状態）、マルチ
プレクサＭＸ２はＳＴＭＳに前のＰＴＭＳ状態（論理１
入力）を出力することからＳＴＭＳに現在のＰＴＭＳバ
ックプレーン信号を出力することへ切り替る。バックプ
レーンバスがＩＤＬＥ状態であればＰＴＭＳは論理０で
あるため、ＳＴＭＳ出力は接続プロセス中に論理１を出
力することから論理０を出力することへ変る。
【０１２０】（３）．バックプレーンバスがＩＤＬＥ状
態にある時に（ＰＴＭＳは論理０レベルでＩＤＬＥ状態
にある）予めディセレクトされた後でＡＳＰがセレクト
されると（バックプレーンバスはＩＤＬＥ状態にあ
る）、ＭＸ２はＳＴＭＳに前のＰＴＭＳ状態（論理０入
力）を入力することからＳＴＭＳに現在のＰＴＭＳバッ
クプレーン信号を出力することへ切り替る。バックプレ
ーンがＩＤＬＥ状態である時はＰＴＭＳは論理０である
ため、接続プロセス中にＳＴＭＳ出力は論理０にとどま
る。
【０１２１】ＳＢＭにより１１４９．１バックプレーン
シリアルバスがＩＤＬＥ状態であると（図２）、ＰＴＭ
Ｓ信号は論理０状態となり、ＰＴＣＫ信号はアクティブ
となり、ＰＴＤＩおよびＰＴＤＯ信号はハイ論理状態へ
ディセーブルされる（図１２のＴ状態）。ＩＤＬＥ状態
中にＳＢＭがセレクトプロトコルを入力して新しいＡＳ
Ｐをセレクトすると、ＡＳＰのスレーブコントロール回
路からのコントロール出力により現在セレクトされてい
るＡＳＰがディセレクトされバックプレーンバスから切
断される。切断プロセス中に、ＳＴＤＯおよびＰＴＤＯ
出力はその３−ステートバッファ３ＳＢを介して論理１
状態へディセーブルされ、マルチプレクサＭＸ１はＰＴ
ＤＯ３ＳＢの入力へＳＴＤＩ信号をセレクトして出し続
け、マルチプレクサＭＸ２はＳＴＭＳへＰＴＭＳバック
プレーン信号からのロー論理レベルを出力することから
（バックプレーンバスがＩＤＬＥ状態である時はＰＴＭ
Ｓはロー）ＳＴＭＳへ論理０入力を入力することへ切り
替る。マルチプレクサＭＸ２により強制的に論理０入力
をセレクトしてＳＴＭＳ出力へ出力することにより、ボ
ードレベル１１４９．１シリアルバスはＡＳＰがディセ
レクトされた後でＩＤＬＥ状態にとどまる。したがっ
て、本発明によりディセレクトされた後でＡＳＰはボー
ドレベル１１４９．１シリアルバスをＩＤＬＥ状態に維
持することができる。
【０１２２】本明細書ではＡＳＰを標準１１４９．１シ
リアルバスとして検討を行っているが、同業者ならばこ
こに記載するＡＳＰプロトコルは任意他のシリアルバス
およびプロトコルでも使用できることがお判りと思う。
本発明を既存もしくは新たに定義されるシリアルバスで
使用してスレーブデバイス（ＩＣ、ボード等）をＳＢＭ
までシリアルに接続する方法を提供することができる。
例えば、代表的なシリアルバスは次の信号タイプにより
構成される。シリアルバスの正規動作を調整するコント
ロール信号（ＴＭＳ等）。シリアルバスを介してデバイ
スを通るシリアルデータ流のタイミングをとるクロック
信号（ＴＣＫ等）。スレーブデバイスへデータを入力す
るシリアルデータ入力信号（ＴＤＩ等）。スレーブデバ
イスからデータを出力するシリアルデータ出力信号（Ｔ
ＤＯ等）。シリアルバスの正規動作はコントロール信号
（ＴＭＳ等）により調整されるため、ＡＳＰのために開
発されたプロトコルによりこの信号を使用してスレーブ
デバイスをセレクトもしくはディセレクトすることが回
避される。ＡＳＰのプロトコルを特定シリアルバスのコ
ントロール信号から独立して設計することにより、シリ
アルバスの正規動作モードを修正することなく本発明を
既存のシリアルバスへ含めることができる。
【０１２３】ＡＳＰ回路はプリント回路ボード上に組み
立てられるパッケージＩＣ、多チップモジュール基板上
に組み立てられる非パッケージダイ、集積回路内の小回
路、もしくは多チップモジュール半導体基板内の埋込回
路とすることができる。他の実現も考えられ、それを本
明細書の範囲とする。
【０１２４】本発明の説明においてＡＳＰ回路はボード
実装デバイスであってバックプレーンレベルの１１４
９．１シリアルバス信号とボードレベルの１１４９．１
シリアルバス信号を選択的にインターフェイスするよう
に作動するが、ＡＳＰ回路は電子組立体の任意レベルで
使用してＳＢＭとスレーブデバイス間にシリアルバスを
介したシリアルにアドレス可能なインターフェイスを提
供することができる。例えば、図６においてＡＳＰ回路
はＳＢＭと、（１）．ＩＣ内の共通シリアルバスに接続
された多数の小回路（１−ｎ）、（２）．多チップモジ
ュール上の共通シリアルバスに接続された多数のＩＣ
（１−ｎ）、（３）．ボード上の共通シリアルバスに接
続された多数のＩＣ（１−ｎ）、（４）．バックプレー
ン上の共通シリアルバスに接続された多数のボード（１
−ｎ）、（５）．サブシステム内の共通シリアルバスに
接続された多数のバックプレーン、（６）．システム内
の共通シリアルバスに接続された多数のサブシステム
（１−ｎ）、（７）．共通シリアルバスネットワークに
接続された多数のシステム（１−ｎ）、とのインターフ
ェイスを提供する回路とみなすことができる。これらお
よびその他の応用も本明細書の範囲とする。
【０１２５】図１９に本発明の別の実施例の回路１３を
示しそれは、各々が別々にアドレス可能なＡＳＰ回路Ａ
ＳＰ−１、ＡＳＰ−２、ＡＳＰ−３により主ポートに接
続される３つの別々の従ポートを有している。１１４
９．１シリアルバスを別々の走査パスへ区分できるよう
なボード設計もある。主ポートを介してバックプレーン
１１４９．１バスから各走査パスを個別にセレクトして
アクセスするには別々のＡＳＰが必要である。しかしな
がら、ボード上のＡＳＰ回路数を低減するために、図１
９に示すように多数のＡＳＰ回路を１個のＩＣ上に実装
することができる。各ＡＳＰ回路ＡＳＰ−１、ＡＳＰ−
２、ＡＳＰ−３はそれ自体のユニークなアドレス（０
１、１０、１１）および主ポートへの共通接続を有し、
それだけがセレクトおよびイネーブルされてバックプレ
ーン１１４９．１バスが各ＡＳＰ従ポート（図のＳＰ１
〜ＳＰ３）を介して所望のボードレベル走査パスをアク
セスするようにされる。ＩＣパッケージサイズを低減す
るために、フューズ、ＲＡＭ、ＲＯＭもしくはデバイス
内の他のプログラマブル論理を使用して個別のＡＳＰア
ドレスをＩＣ内でハードワイヤしたりプログラムしてＡ
ＳＰアドレス用ＩＣパッケージピンを不要とすることが
できる。
【０１２６】図２０に特定用途ＩＣすなわちＡＳＩＣ３
５を示し、それは組込みＡＳＰと、アドレス入力と、各
々が別々のＴＡＰテストポート３９を有するさまざまな
大型アプリケーション論理ブロック３７に接続された内
部シリアルテストバスを有している。本図は高密度ＶＬ
ＳＩ ＩＣもしくは多チップモジュールに対してＡＳＰ
発明を使用してこれらの内部走査パスにも効率的にアク
セスが提供されることを示している。
【０１２７】第II節 ＡＳＰの大型システムへの拡張 小型電子システムでは、前記簡単なＡＳＰを使用した１
個の集中主シリアルバスマスター（ＰＳＢＭ）デバイス
だけでシステム内の全回路（ボード）にシリアルにアク
セスしてテストおよび保守動作を行うことができる。し
かしながら、電子システムのサイズが大きくなって複雑
化すると、シリアルアクセスタスクが莫大なものとなっ
て１個の集中ＰＳＢＭではタイムリーにタスクを処理す
ることができなくなる。
【０１２８】１台の中央コンピュータからコンピュータ
ネットワークに接続された多数の分散型コンピュータで
分担するように大きな計算タスクを移動させる必要が生
じると、シリアルアクセスタスクを１個のＰＳＢＭから
移して共通シリアルバスネットワークに接続されたリモ
ートシリアルバスマスターデバイス間で分担させる必要
がある。
【０１２９】以後ＰＳＢＭと呼ぶ主シリアルバスマスタ
ー手段を提供して以後ＲＳＢＭと呼ぶリモートシリアル
バスマスターがＡＳＰに接続されたボードレベルシリア
ルバスを独立にアクセスしてコントロールできるように
することが本発明の目的である。ＡＳＰおよびそのセレ
クトおよび肯定応答プロトコルを介してメモリに対して
データを転送するＰＳＢＭ用手段を提供することが本発
明のもう一つの目的である。ＡＳＰおよびＰＳＢＭ間で
セレクトおよび肯定応答プロトコルを転送中にエラーを
検出する手段を提供することも本発明の目的である。Ａ
ＳＰおよびセレクトおよび肯定応答プロトコルを介して
ＰＳＢＭおよびＲＳＢＭ間の割込転送手段を提供するこ
とも本発明の目的である。ＡＳＰがＰＳＢＭからのコマ
ンド入力を受信して応答できるようにするセレクトプロ
トコル内のコマンド手段を提供することも本発明の目的
である。ＲＳＢＭが初期化およびテストの目的で即座に
ボードレベルシリアルバスにアクセスできるようなモー
ドでＡＳＰをパワーアップできるようにする手段を提供
することも本発明の目的である。
【０１３０】図２１に本発明のリモートコントロール可
能なＡＳＰ（以後ＲＣＡＳＰと呼ぶ）を組み込んだボー
ド例を示す。ボード２１はバックプレーン内のこのよう
な多くのボードを代表するものである。ボード２１は多
数のＩＣ ＩＣ１、ＩＣ２、ＩＣｎと、ＲＣＡＳＰと、
ＰＳＢＭ２７により構成される。ボード２１はさらにバ
ックプレーンに接続され、システムバックプレーンを介
して主ＳＢＭ３１に接続されている。
【０１３１】ＰＳＢＭ２７はプロセッサー、１１４９．
１シリアルバスコントロールインターフェイス（図のＳ
ＢＭ）、割込回路（図のＩＮＴ）、およびメモリ（図の
ＭＥＭ）により構成される。ＩＣは１１４９．１シリア
ルバス上で図１のボードで説明したように作動する。Ｒ
ＣＡＳＰはＰＳＢＭ３１に接続する主ポート（図のＰ
Ｐ）、ボード常駐ＲＳＢＭ２７に接続するリモートポー
ト（図のＲＰ）、ボード上のＩＣを経路選択するシリア
ルバスに接続される従ポート（図のＳＰ）、ＲＳＢＭの
ＩＮＴ回路に接続する割込ポート（図のＩＰ）、ＲＳＢ
Ｍのメモリに接続するＩ／Ｏポート（図のＩＯＰ）、Ｒ
ＣＡＳＰアドレスの入力（図のＡＤＤＲＥＳＳ）、およ
びシリアルバスマスターセレクトの入力信号（図のＳＢ
ＭＳＥＬ）を有している。
【０１３２】ＲＣＡＳＰの主ポートＰＰは主ＴＤＩ（Ｐ
ＴＤＩ）信号、主ＴＤＯ（ＰＴＤＯ）信号、主ＴＣＫ
（ＰＴＣＫ）信号、および主ＴＭＳ（ＰＴＭＳ）信号を
介してＰＳＢＭ３１に接続されている。ＲＣＡＳＰのリ
モートポートＲＰはリモートＴＤＩ（ＲＴＤＩ）、リモ
ートＴＤＯ（ＲＴＤＯ）、リモートＴＣＫ（ＲＴＣ
Ｋ）、およびリモートＴＭＳ（ＲＴＭＳ）信号を介して
ＲＳＢＭ２７に接続されている。従ポートＳＰは従ＴＤ
Ｉ（ＳＴＤＩ）、従ＴＤＯ（ＳＴＤＯ）、従ＴＣＫ（Ｓ
ＴＣＫ）、および従ＴＭＳ（ＳＴＭＳ）信号を介してボ
ードシリアルバスに接続されている。ＲＣＡＳＰの割込
ポートＩＤはリモートイネーブル（ＲＥＮＡ）およびリ
モート割込（ＲＩＮＴ）信号を介してＲＳＢＭに接続さ
れている。ＲＣＡＳＰのＩ／ＯポートＩＯＰはデータ
（ＤＡＴＡ）、アドレス（ＡＤＤ）、およびコントロー
ル（ＣＴＬ）バスを介してＲＳＢＭに接続されている。
ＲＣＡＳＰのアドレス（ＡＤＤＲＥＳＳ）入力はＲＣＡ
ＳＰが実装される特定ボードを識別するのに使用され
る。
【０１３３】ＳＢＭＳＥＬ入力信号は最初にＡＳＰに電
力が印加される時にイネーブルされる主もしくはリモー
トポートをセレクトする。ＳＢＭＳＥＬ入力がローにワ
イヤされると、主ポートはパワーアップによりイネーブ
ルされ、ＲＣＡＳＰは前記したようにＡＳＰとして作動
する。ＳＢＭＳＥＬがハイにワイヤされると、ＲＣＡＳ
Ｐのリモートポートがイネーブルされ、パワーアップ時
にＲＣＡＳＰからＲＳＢＭへＲＥＮＡ信号が出力され
る。パワーアップ時にリモートポートＲＰがイネーブル
されることにより、ＰＳＢＭはシステムに電力が印加さ
れるとすぐに従シリアルバスに自律的にアクセスして、
最初にＰＳＢＭからコマンド入力を受信することなく、
ＩＣの初期化およびテストを行うことができる。パワー
アップ完了後、ＰＳＢＭ３１はＳＢＭＳＥＬ入力の論理
レベルに無関係にＤｉｓｃｏｎｎｅｃｔ ＲＳＢＭコマ
ンド（後記）を入力してボードのシリアルバスからＲＳ
ＢＭ２７を切り離すことができる。
【０１３４】リモートシリアルバスマスター 本発明のリモートシリアルバスマスターすなわちＲＳＢ
Ｍの一実施例のブロック図を図２２に示す。ＲＳＢＭは
リモートシリアルバスアクセスプログラムを実行するプ
ロセッサー、プログラム記憶用ＲＯＭメモリＲＯＭ Ｍ
ＥＭ、プログラムコードおよびスクラッチパッドメモリ
をアップロードするＲＡＭメモリＲＡＭＭＥＭ、コマン
ドおよびステータス情報を入出力するステータスおよび
コマンドレジスターＳ＆Ｃ ＲＥＧ、割込信号を入出力
する割込論理ＩＮＴ ＬＯＧＩＣ、リモートプロセッサ
ーがボードレベルシリアルバスをシリアルにアクセスで
きるようにするＳＢＭインターフェイス３３により構成
されている。
【０１３５】動作時に、ＲＯＭ ＭＥＭ、ＲＡＭ ＭＥ
Ｍ、Ｓ＆Ｃ ＲＥＧ、ＩＮＴ論理、およびＳＢＭ３３は
プロセッサーのアドレス、パラレルリード／ライトアク
セシビリティ用データおよびコントロールバスに接続さ
れる。ＲＯＭ ＭＥＭ、ＲＡＭ ＭＥＭ、Ｓ＆Ｃ ＲＥ
ＧおよびＩＮＴ論理はデュアルポートされその各々がさ
らにＲＣＡＳＰのアドレス、データ、およびパラレルリ
ード／ライトアクセス用コントロールバスに接続するこ
とができる。
【０１３６】ＩＮＴ論理はＲＣＡＳＰからＲＥＮＡ入力
を受信してＩＮＴ信号をプロセッサーへ出力しＲＩＮＴ
信号をＲＣＡＳＰへ出力する。ＲＣＡＳＰがＩＮＴ論理
へＲＥＮＡ信号を送るか、あるいはＲＣＡＳＰがパラレ
ルライト動作によりＩＮＴ論理へ割込みを送るとプロセ
ッサーはＩＮＴ信号を受信する。プロセッサーがパラレ
ルライト動作によりＩＮＴ論理へ割込みを送る時にＲＣ
ＡＳＰはＲＩＮＴ信号を受信する。
【０１３７】Ｓ＆Ｃ ＲＥＧはプロセッサーもしくはＲ
ＣＡＳＰにより書込みおよび読取りすることができるス
テータスレジスタを含んでいる。ステータスレジスタは
ＲＣＡＳＰを介してＲＳＢＭおよびＰＳＢＭ間でステー
タス情報をやりとりする。Ｓ＆Ｃ ＲＥＧはプロセッサ
ーもしくはＲＣＡＳＰにより書込みおよび読取りできる
コマンドレジスタを含んでいる。コマンドレジスタはＲ
ＣＡＳＰを介してＲＳＢＭおよびＰＳＢＭ間でコマンド
をやりとりするのに使用される。
【０１３８】ＳＢＭ３３はＲＳＢＭのプロセッサーから
のパラレルアクセスに応答してボードレベル１１４９．
１シリアルバスをシリアルにアクセスできる（ＴＩのＳ
Ｎ７４ＡＣＴ８９９０等の）１１４９．１テストバスコ
ントローラである。他のシリアルバスマスター論理デバ
イスを使用することもでき、１１４９．１以外のバスに
対しては他のバスプロトコルとコンパチブルなシリアル
バスマスターを使用することができる。
【０１３９】図２２のプロセッサーはアドレス、デー
タ、コントロールバスおよび割込入力を有するさまざま
なタイプの代表的プロセッサーの一つとすることができ
る。プロセッサーが実施できる一つの動作例は次のよう
である。ＩＮＴ論理からのＩＮＴ入力に応答して、プロ
セッサーはＳ＆Ｃ ＲＥＧ内のコマンドレジスタを読み
取ってＰＳＢＭからどのコマンドが入力されたかを決定
する。ＩＮＴ信号を発生するＲＥＮＡ入力をプロセッサ
ーへ送る前に、ＲＣＡＳＰを介してＰＳＢＭからＳ＆Ｃ
ＲＥＧへコマンドが入力される。コマンドはプロセッ
サーがＲＯＭもしくはＲＡＭ内に常駐するプログラムを
実行してボードのシリアルバスをアクセスするように命
令する。プログラムがＲＮＡから実行される場合には、
プロセッサーにＩＮＴおよびコマンドを送る前にＰＳＢ
ＭはＲＣＡＳＰのＩ／Ｏポートを介してＲＡＭへプログ
ラムをアップロードしていなければならない。プロセッ
サーはプログラムの実行を完了すると、ステータスをＳ
＆Ｃ ＲＥＧのステータスレジスタへ書き込みＩＮＴ論
理へ割込みを書込むことによりＲＣＡＳＰへＲＩＮＴ信
号を送る。ＰＳＢＭはＲＣＡＳＰからＲＩＮＴ信号を受
信し、それに応答してＲＣＡＳＰのＩ／Ｏポートを介し
てＳ＆Ｃ ＲＥＧからステータスを読み取る。ＲＳＢＭ
ステータス入力から、ＰＳＢＭはコマンドオペレーショ
ンが首尾よく完了したことを決定する。
【０１４０】ＰＳＢＭはＩＮＴ論理およびＳ＆Ｃ ＲＥ
Ｇ部を必要としない点を除けば、主シリアルバスマスタ
ーすなわちＰＳＢＭのアーキテクチュアはＲＳＢＭと同
じである。また、ＰＳＢＭのプロセッサーだけがメモリ
にアクセスするため、ＰＳＢＭメモリはデュアルポート
されない。
【０１４１】図２３に主シリアルバスすなわちＰＳＢＭ
の一実施例のブロック図を示す。ＰＳＢＭはシステムレ
ベルシリアルバスアクセスプログラムを実行するプロセ
ッサー、プログラム記憶用ＲＯＭメモリＲＯＭ ＭＥ
Ｍ、プログラムコードおよびスクラッチパッドメモリを
アップロードするＲＡＭメモリＲＡＭ ＭＥＭ、大規模
データ記憶用ディスクドライブ記憶装置ＤＩＳＫ ＤＲ
ＩＶＥ、セレクトおよび肯定応答プロトコルもしくは１
１４９．１シリアルバスプロトコルを介してＲＳＢＭと
通信するＳＢＭインターフェイス３５、およびデータ転
送とキーボード、ビデオモニター、ディスクディバイス
およびプリンター等の外部デバイスまでＰＳＢＭを接続
するためのＩ／Ｏポートを有している。
【０１４２】ＲＯＭ、ＤＩＳＫ、ＤＲＩＶＥ、ＲＡＭ、
Ｉ／ＯポートおよびＳＢＭ３５論理ブロックはプロセッ
サアドレス、パラレルリード／ライトアクセス用データ
およびコントロールバスに接続されている。Ｉ／Ｏポー
トはプロセッサーの割込入力にも接続されていて外部デ
バイスがプロセッサーに割込んでＩ／Ｏアクセスできる
ようにされている。ＳＭＢ３５はプロセッサーからのパ
ラレルアクセスに応答して１１４９．１シリアルバスに
シリアルにアクセスすることができ、さらに本発明のプ
ロトコルを送受信できる１１４９．１テストバスコント
ローラである。
【０１４３】図２３のプロセッサはアドレス、データ、
コントロールバスおよび割込入力を有するさまざまな種
類のプロセッサーの代表である。プロセッサーが実施で
きる動作の一例について説明を行う。Ｉ／Ｏポートから
の割込入力に応答して、プロセッサーはＲＯＭ内のプロ
グラムを実行する。プログラムによりプロセッサーはＲ
ＣＡＳＰを介して外部ＲＳＢＭにコマンドをロードする
ことができる。コマンドをロードした後で、プロセッサ
ーはＲＣＡＳＰへイネーブルＲＳＢＭコマンドを出力す
る。イネーブルＲＳＢＭコマンドを送出した後で、プロ
セッサーはＲＣＡＳＰの状態をポールしてリモートアク
セス動作の完了時を決定する。リモートアクセス動作が
完了すると、プロセッサーはリモートアクセス動作から
結果を読み取って人間が解釈するデータをビデオモニタ
ーへ出力する。
【０１４４】拡張セレクトプロトコル ＰＳＢＭからＲＣＡＳＰへコマンドを入力できるように
するために、前記ＡＳＰのセレクトプロトコルを拡張し
てコマンド転送をできるようにする。本発明のＡＳＰ実
施例において、第１のアイドル（Ｉ）信号を転送してセ
レクトプロトコルを開始し、次に第１および第２のセレ
クト（以後Ｓと呼ぶ）信号により画定される（Ｄ信号
の）アドレスフレームを転送し、次にセレクトプロトコ
ルを停止させる第２のＩ信号を転送することによりセレ
クトプロトコルが定義される。ここに記載するＲＣＡＳ
Ｐ実施例のプロトコルはこのフォーマットに従うが、ア
ドレスフレームの定義はメッセージフレームと呼ばれる
ものへ拡張される。ＲＣＡＳＰのセレクトプロトコルは
第１のＩ信号を転送してセレクトプロトコルを開始し、
それに第１および第２のＳ信号で画定されるメッセージ
フレームが続き、さらにセレクトプロトコルを停止させ
る第２のＩ信号が続いて定義される。
【０１４５】図２４に本発明のＲＣＡＳＰプロトコルで
使用されるタイプ１およびタイプ２セレクトプロトコル
の例を示す。
【０１４６】タイプ１セレクトプロトコルメッセージフ
レームはＲＣＡＳＰアドレスおよびコマンドフィールド
を有するヘッダーと巡回冗長検査（ＣＲＣ）値フィール
ドからなっている。ＣＲＣフィールドはオプショナルで
ありエラー検出を必要としない場合には省くことができ
る。ヘッダー内のＲＣＡＳＰアドレスおよびコマンドフ
ィールドはＳ信号により分離され、ＣＲＣフィールドは
Ｓ信号によりヘッダーから分離される。図２４に示すタ
イプ２メッセージフレームはヘッダー内に送られるコマ
ンドが必要とする一つ以上のオプショナルフィールドを
ヘッダーおよびＣＲＣフィールド間に含んでいる。オプ
ショナルフィールドもＳ信号により分離される。可変長
データフィールドよりも固定長データフィールドの方が
ＣＲＣの計算が容易であるためエラー検出のためには固
定フィールド長が好ましいが、ヘッダーおよびオプショ
ナルフィールドは固定もしくは可変Ｄ信号ビット対長で
送信することができる。
【０１４７】フィールドを分離するＳ信号は１メッセー
ジフレーム内で多数のフィールドを転送する拡張セレク
トプロトコルの能力において重要な役割を果す。フィー
ルドの終りにＳ信号を受信すると、受信回路はＳ信号に
どの信号が続くかをチェックすることによりセレクトプ
ロトコルのメッセージフレームが終止されているかもし
くは他のフィールドが転送されているかを決定する。Ｓ
信号にＩ信号が続く場合には、セレクトプロトコルのメ
ッセージフレームは終止されている。Ｓ信号にＤ信号が
続く場合には、セレクトプロトコルのメッセージフレー
ムは別のフィールドを転送している。第１の受信Ｓ信号
に第２のＳ信号がすぐ続く場合には、プロトコルは休止
中である。
【０１４８】エラー検出拡張肯定応答プロトコル ＲＣＡＳＰおよびＲＳＢＭがコマンド入力を正確に受信
したことをＰＳＢＭが検証できるようにするために、Ｒ
ＣＡＳＰの肯定応答プロトコルはステータスメッセージ
転送を考慮している。前記ＡＳＰプロトコルにおいて、
肯定応答プロトコルは第１のＩ信号を転送して肯定応答
プロトコルを開始し、次に第１および第２のＳ信号によ
り画定されたアドレスフレームを転送し、次に肯定応答
プロトコルを停止させる第２のＩ信号を転送することに
より定義される。ＲＣＡＳＰ実施例の肯定応答プロトコ
ルは肯定応答プロトコルを開始させる第１のＩ信号の転
送と、それに続く第１および第２のＳ信号により画定さ
れるメッセージフレームと、それに続く肯定応答を停止
させる第２のＩ信号により定義される。
【０１４９】図２５に本発明の拡張肯定応答プロトコル
を使用したメッセージ例を示す。タイプ１肯定応答プロ
トコルメッセージフレームはＲＣＡＳＰアドレスおよび
ステータスフィールドとＣＲＣフィールドを有するヘッ
ダーからなっている。アドレスフィールドは肯定応答メ
ッセージを送信するＲＣＡＳＰを識別し、ステータスフ
ィールドはＰＳＢＭにＲＣＡＳＰの状態を知らせる。Ｃ
ＲＣフィールドはオプショナルでありエラー検出を必要
としない場合には省くことができる。ヘッダーのアドレ
スおよびステータスフィールドはＳ信号により分離さ
れ、ＣＲＣフィールドはＳ信号によりヘッダーから分離
されている。タイプ２メッセージフレームは前のセレク
トプロトコルに送られるコマンドが必要とする一つ以上
のオプショナルフィールドをヘッダーおよびＣＲＣフィ
ールド間に含んでいる。オプショナルフィールドもＳ信
号により分離されている。可変長データフィールドより
も固定長データフィールドの方がＣＲＣの計算が容易で
あるためエラー検出のためには固定フィールド長が好ま
しいが、ヘッダーおよびオプショナルフィールドは固定
もしくは可変Ｄ信号ビット対長により送信することがで
きる。
【０１５０】フィールドを分離するＳ信号は１メッセー
ジフレーム内で多数のフィールドを転送する拡張肯定応
答プロトコルの能力において重要な役割りを果す。フィ
ールドの終りにＳ信号を受信すると、受信回路はＳ信号
にどの信号が続くかをチェックすることにより肯定応答
プロトコルのメッセージフレームが終止しているか別の
フィールドが転送されているかを決定する。Ｓ信号にＩ
信号が続く場合には、肯定応答プロトコルのメッセージ
フレームが終止している。Ｓ信号にＤ信号が続く場合に
は、肯定応答プロトコルのメッセージフレームは別のフ
ィールドを転送している。また、Ｓ信号にＳ信号が続く
場合にはプロトコルは休止している。
【０１５１】ポート接続／切断コマンド 図１２のＲＣＡＳＰを指令して従ポートが主もしくはリ
モートポートに対して接続もしくは切断されるようにす
ることができる。従ポートが主ポートに接続されると、
ＰＳＢＭはバックプレーンバスの１１４９．１バスプロ
トコルを使用してボードのシリアルバスに直接アクセス
することができる。従ポートがリモートポートに接続さ
れる場合は、ＲＳＢＭは１１４９．１バスプロトコルを
使用してボードのシリアルバスにアクセスすることがで
きる。ＲＣＡＳＰが主もしくはリモートポートを従ポー
トに対して接続もしくは切断できるようにするために次
のコマンドが定義される。
【０１５２】図２６に下記コマンドに対するセレクトお
よび肯定応答プロトコルを示す。
【０１５３】Ｃｏｎｎｅｃｔ ＰＳＢＭ Ｃｏｍｍａｎ
ｄ 図２１のボードレベルシリアルバスのアクセスをＰＳＢ
Ｍで実施する場合、ＲＣＡＳＰはＰＳＢＭからセレクト
プロトコルを介してＣｏｎｎｅｃｔ ＰＳＢＭコマンド
を受信する。図２６に示すように、Ｃｏｎｎｅｃｔ Ｐ
ＳＢＭセレクトプロトコルはＲＣＡＳＰアドレス（ＡＤ
Ｄ）およびＣｏｎｎｅｃｔ ＰＳＢＭコマンド（ＣＭ
Ｄ）からなるヘッダーとＣＲＣフィールドを含むメッセ
ージフレームを有している。
【０１５４】Ｃｏｎｎｅｃｔ ＰＳＢＭコマンドセレク
トプロトコルの始めに、ＲＣＡＳＰはそのアドレスを受
信したアドレスフィールドと比較する。アドレスが整合
しない場合には、ＲＣＡＳＰはセレクトプロトコルの残
りを無視し、ＰＳＢＭに肯定応答プロトコルは送られな
い。アドレスが整合すると、ＲＣＡＳＰはＣＭＤフィー
ルドを公知のコマンドの所定セットと比較してどの動作
が行われるかを調べる。未知のＣＭＤに応答して、ＲＣ
ＡＳＰはセレクトプロトコルの残りを無視し、ステータ
スレジスタ内のＣＭＤエラービットをセットし、セレク
トプロトコルの完了後に肯定応答プロトコルを送って未
知のコマンドが受信されていることをＰＳＢＭに知らせ
る。Ｃｏｎｎｅｃｔ ＰＳＢＭコマンドに応答して、Ｒ
ＣＡＳＰはセレクトプロトコルの残りを受信し、肯定応
答プロトコルを送信してコマンドを実行する。このアド
レスおよびコマンドチェックプロトコルには全てのセレ
クトおよびコマンドメッセージが従う。
【０１５５】セレクトプロトコルに送信されるＣＲＣフ
ィールドはセレクトプロトコルに送信されるアドレスお
よびコマンドフィールドの検査合計を行うＰＳＢＭによ
り計算される。セレクトプロトコルに応答して、ＲＣＡ
ＳＰはアドレスのそれ自体のＣＲＣとヘッダー内に受信
されるコマンドフィールドを計算し、計算されたＣＲＣ
をセレクトプロトコル内に受信されるＣＲＣと比較す
る。受信したＣＲＣと計算したＣＲＣの値が整合すれ
ば、アドレスおよびコマンドフィールドはＰＳＢＭから
エラー無しで受信されている。受信ＣＲＣと算出ＣＲＣ
が一致しなければ、ＰＳＢＭからＲＣＡＳＰへ転送され
たアドレスおよび／もしくはコマンドフィールドにはエ
ラーが生じている。ＣＲＣ不一致エラーに応答してＲＣ
ＡＳＰはステータスレジスタ内にＣＲＣエラーを設定す
る。ここでも、ＣＲＣ計算および送信には全てのコマン
ドメッセージが従う。
【０１５６】セレクトプロトコルの送信後、ＲＣＡＳＰ
はＣｏｎｎｅｃｔ ＰＳＢＭコマンド肯定応答プロトコ
ルをＰＳＢＭへ出力し、メッセージフレームはＲＣＡＳ
Ｐのアドレス（ＡＤＤ）およびステータスレジスタ（Ｓ
ＴＳ）からなるヘッダーとＣＲＣフィールドを含んでい
る（図２６）。肯定応答プロトコルに送信されるＣＲＣ
フィールドは肯定応答プロトコルに送信されるアドレス
およびステータスフィールドのチェックサムを行うＲＣ
ＡＳＰにより計算される。肯定応答プロトコルが送信さ
れてセレクトプロトコルにＣＲＣエラーが発生していな
ければ、Ｃｏｎｎｅｃｔ ＰＳＢＭコマンドによりＲＣ
ＡＳＰは主従ポートを接続する。接続を行った後で、Ｐ
ＳＢＭは１１４９．１シリアルバスプロトコルを使用し
てボードのシリアルバスをアクセスすることができる。
セレクトプロトコルにＣＲＣエラーが生じると、ＲＣＡ
ＳＰは肯定応答プロトコルを出力し、バスは主従ポート
間の接続を行わない。
【０１５７】肯定応答プロトコルに応答して、ＰＳＢＭ
はアドレスのＣＲＣおよびヘッダーに受信されるステー
タスフィールドを計算し、計算されたＣＲＣを肯定応答
プロトコルに受信されるＣＲＣと比較する。受信ＣＲＣ
と算出ＣＲＣ値が一致すれば、肯定応答プロトコルはＲ
ＣＡＳＰからエラー無しで受信されている。受信ＣＲＣ
と算出ＣＲＣ間に不一致が生じると、ＲＣＡＳＰからの
肯定応答プロトコルにはエラーが生じている。肯定応答
プロトコルにＣＲＣエラーが検出されなければ、ＰＳＢ
Ｍはヘッダー内のアドレスおよびステータスフィールド
を調べて正しいＲＣＡＳＰアドレスが送られていてステ
ータスレジスタにはエラーが報告されていないことを調
べる。
【０１５８】肯定応答プロトコルアドレスもしくはステ
ータスエラーに応答して、ＰＳＢＭは別のセレクトプロ
トコル動作を行ってＣｏｎｎｅｃｔ ＰＳＢＭコマンド
を再送することができる。肯定応答プロトコルＣＲＣエ
ラーに応答して、ＰＳＢＭはＣｏｎｎｅｃｔコマンドを
再送するか、もしくは（後記する）Ｒｅａｄ Ｓｔａｔ
ｕｓコマンドを送ってＲＣＡＳＰアドレスおよびステー
タスレジスタを再読取ることができる。ＣＲＣ、アドレ
ス、もしくはステータスエラーが見つからないと、ＰＳ
ＢＭはＲＣＡＳＰがＣｏｎｎｅｃｔ ＰＳＢＭコマンド
を受信して主従ポートが接続されたことを確認する。
【０１５９】Ｃｏｎｎｅｃｔ ＰＳＢＭコマンドが首尾
よくＲＣＡＳＰに入力された後で、ここに記載するＲｅ
ａｄ ａｎｄ Ｗｒｉｔｅコマンド等の主従ポート間の
接続に影響を及ぼさない他のコマンドを入力してＲＣＡ
ＳＰにより実行することができる。
【０１６０】Ｄｉｓｃｏｎｎｅｃｔ ＰＳＢＭ Ｃｏｍ
ｍａｎｄ 図２１のＰＳＢＭによるシリアルバスのアクセスが完了
すると、ＰＳＢＭはセレクトプロトコルを介してＤｉｓ
ｃｏｎｎｅｃｔ ＰＳＢＭコマンドを入力することによ
り主従ポートを切断することができる。図２６に示すよ
うに、Ｄｉｓｃｏｎｎｅｃｔ ＰＳＢＭセレクトプロト
コルはＲＣＡＳＰのアドレス（ＡＤＤ）とＤｉｓｃｏｎ
ｎｅｃｔ ＰＳＢＭコマンド（ＣＭＤ）からなるヘッダ
ーとＣＲＣフィールドを含むメッセージフレームを有し
ている。
【０１６１】ここでも、Ｃｏｎｎｅｃｔ ＰＳＢＭ Ｃ
ｏｍｍａｎｄについて前記したように、アドレス、コマ
ンドおよびＣＲＣフィールドがＲＣＡＳＰによりチェッ
クされる。
【０１６２】セレクトプロトコルを送信した後で、ＲＣ
ＡＳＰはＤｉｓｃｏｎｎｅｃｔ ＰＳＢＭコマンド肯定
応答プロトコルをＰＳＢＭへ出力し、メッセージフレー
ムはＲＣＡＳＰのアドレス（ＡＤＤ）とステータスレジ
スタ（ＳＴＳ）からなるヘッダー、およびＣＲＣフィー
ルドを含んでいる（図２６）。肯定応答プロトコルに送
信されるＣＲＣフィールドは肯定応答プロトコルに送信
されるアドレスおよびステータスフィールドにチェック
サムを行うことによりＲＣＡＳＰにより計算される。肯
定応答プロトコルが送信されてセレクトプロトコル内に
ＣＲＣエラーが発生していなければ、Ｄｉｓｃｏｎｎｅ
ｃｔ ＰＳＢＭコマンドによりＲＣＡＳＰ主従ポートを
切り離す。セレクトプロトコル内にＣＲＣエラーが発生
しておれば、ＲＣＡＳＰは肯定応答プロトコルを出力す
るが主従ポートは切り離されない。
【０１６３】肯定応答プロトコルに応答して、ＰＳＢＭ
はアドレスのＣＲＣおよびヘッダー内に受信されるステ
ータスフィールドを計算し、計算されたＣＲＣを肯定応
答プロトコルに受信されるＣＲＣと比較する。受信ＣＲ
Ｃと算出ＣＲＣ値が一致すれば、肯定応答プロトコルは
ＲＣＡＳＰからエラー無しで受信されている。肯定応答
プロトコルにＣＲＣエラーが検出されないと、ＰＳＢＭ
はヘッダー内のアドレスおよびステータスフィールドを
調べて正しいＲＣＡＳＰアドレスが送られていてステー
タスレジスタにはエラーが報告されていないことを調べ
る。エラーがあればＰＳＢＭは前と同様にコマンドを再
送するかもしくはステータスビットをチェックすること
ができる。
【０１６４】ＣＲＣ、アドレス、もしくはステータスエ
ラーが見つからなければ、ＰＳＢＭはＲＣＡＳＰがＤｉ
ｓｃｏｎｎｅｃｔ ＰＳＢＭコマンドを受信して主従ポ
ートが切り離されたことを確認する。
【０１６５】Ｃｏｎｎｅｃｔ ＲＳＢＭ Ｃｏｍｍａｎ
ｄ ＲＣＡＳＰによりシリアルバスのアクセスが行われる場
合には、ＲＣＡＳＰはＰＳＢＭからセレクトプロトコル
を介してＣｏｎｎｅｃｔ ＲＳＢＭコマンドを受信す
る。Ｃｏｎｎｅｃｔ ＲＳＢＭセレクトプロトコルはＲ
ＣＡＳＰのアドレス（ＡＤＤ）とＣｏｎｎｅｃｔ ＲＳ
ＢＭコマンド（ＣＭＤ）からなるヘッダー、およびＣＲ
Ｃフィールドを含むメッセージフレームを有している
（図２６）。
【０１６６】Ｃｏｎｎｅｃｔ ＲＳＢＭコマンドセレク
トプロトコルの始めに、ＲＣＡＳＰはそのアドレスを受
信したアドレスフィールドと比較し、Ｃｏｎｎｅｃｔ
ＰＳＢＭコマンドについて説明したように、受信コマン
ドを公知のコマンドと比較する。ＲＣＡＳＰアドレスが
受信されてコマンドがＣｏｎｎｅｃｔ ＲＳＢＭコマン
ドであれば、ＲＣＡＳＰはセレクトプロトコルの残りを
受信し、肯定応答プロトコルを送信し、コマンドを実行
する。
【０１６７】Ｃｏｎｎｅｃｔ ＲＳＢＭセレクトプロト
コルが送信された後で、Ｃｏｎｎｅｃｔ ＰＳＢＭ Ｃ
ｏｍｍａｎｄについて説明したように、ＲＣＡＳＰはＣ
ＲＣフィールドをチェックし、次にＣｏｎｎｅｃｔ Ｐ
ＳＢＭコマンド肯定応答プロトコルをＰＳＢＭへ出力
し、メッセージフレームはＲＣＡＳＰのアドレス（ＡＤ
Ｄ）とステータスレジスタ（ＳＴＳ）からなるヘッダ
ー、およびＣＲＣフィールドを含んでいる（図２６）。
ＣＭＤ入力が未知であってＲＣＡＳＰアドレスが一致し
ておれば、ＲＣＡＳＰはステータスレジスタにＣＭＤエ
ラーが設定されている図２６の肯定応答プロトコルを出
力してセレクトプロトコルに未知のコマンドが送られた
ことをＰＳＢＭに知らせる。
【０１６８】肯定応答プロトコルが送信された後でセレ
クトプロトコルにＣＲＣエラーが発生していなければ、
Ｃｏｎｎｅｃｔ ＲＳＢＭコマンドによりＲＣＡＳＰは
ＲＥＮＡ出力をＲＳＢＭに設定してリモートおよび従ポ
ートを接続する。設定されるＲＥＮＡ信号に応答して、
ＲＳＢＭは１１４９．１シリアルバスプロトコルを使用
してボードのシリアルバスにアクセスできるようにされ
る。ＲＳＢＭがシリアルバスをビジィアクセスしている
時は、ＰＳＢＭは自由に他のタスクを行うことができ
る。
【０１６９】ＲＣＡＳＰ肯定応答プロトコルに応答し
て、ＰＳＢＭはＣｏｎｎｅｃｔ ＰＳＢＭコマンドにつ
いて説明したようにＣＲＣエラー、アドレスエラー、お
よびステータスエラーをチェックする。エラーが見つか
らなければ、ＰＳＢＭはＲＣＡＳＰがＣｏｎｎｅｃｔ
ＲＳＢＭコマンドを正しく受信し、リモートおよび従ポ
ートを接続し、ＲＥＮＡ出力を設定したことを確認す
る。エラーに応答して、ＰＳＢＭはＣｏｎｎｅｃｔ Ｒ
ＳＢＭコマンドで説明したようなアクションを取ること
ができる。
【０１７０】Ｃｏｎｎｅｃｔ ＲＳＢＭコマンドが首尾
よくＲＣＡＳＰに入力された後で、ここに記載するＲｅ
ａｄ ａｎｄ Ｗｒｉｔｅコマンドのようなリモートお
よび従ポート間の接続に影響を及ぼさない他のコマンド
を入力してＲＣＡＳＰにより実行することができる。
【０１７１】Ｄｉｓｃｏｎｎｅｃｔ ＲＳＢＭ Ｃｏｍ
ｍａｎｄ シリアルバスのリモートアクセスが完了すると、ＰＳＢ
Ｍはセレクトプロトコルを介してＤｉｓｃｏｎｎｅｃｔ
ＲＳＢＭコマンドを入力することによりリモートおよ
び従ＲＣＡＳＰポートを切り離すことができる。Ｄｉｓ
ｃｏｎｎｅｃｔＲＳＢＭセレクトプロトコルはＲＣＡＳ
Ｐのアクセス（ＡＤＤ）とＤｉｓｃｏｎｎｅｃｔ ＲＳ
ＢＭコマンド（ＣＭＤ）からなるヘッダー、およびＣＲ
Ｃフィールドを含むメッセージフレームを有している
（図２６）。
【０１７２】Ｄｉｓｃｏｎｎｅｃｔ ＲＳＢＭコマンド
セレクトプロトコルの始めに、ＲＣＡＳＰはそのアドレ
スを受信したアドレスフィールドに対してチェックし、
Ｄｉｓｃｏｎｎｅｃｔ ＰＳＢＭコマンドについて説明
したように、受信したコマンドを公知のコマンドに対し
てチェックする。ＲＣＡＳＰアドレスが受信されてコマ
ンドがＤｉｓｃｏｎｎｅｃｔ ＲＳＢＭコマンドであれ
ば、ＲＣＡＳＰはセレクトプロトコルの残りを受信し、
肯定応答プロトコルを送信し、コマンドを実行する。
【０１７３】Ｄｉｓｃｏｎｎｅｃｔ ＲＳＢＭセレクト
プロトコルを受信した後で、Ｄｉｓｃｏｎｎｅｃｔ Ｐ
ＳＢＭコマンドで説明したように、ＲＣＡＳＰはＣＲＣ
フィールドをチェックし、次にＤｉｓｃｏｎｎｅｃｔ
ＲＳＢＭコマンド肯定応答プロトコルをＰＳＢＭへ出力
しメッセージフレームはＲＣＡＳＰのアドレス（ＡＤ
Ｄ）とステータスレジスタ（ＳＴＳ）からなるヘッダ
ー、およびＣＲＣフィールドを含んでいる（図２６）。
ＣＭＤ入力が未知であってＲＣＡＳＰアドレスが一致し
ておれば、ＲＣＡＳＰはステータスレジスタにＣＭＤエ
ラーが設定された図２６の肯定応答プロトコルを出力し
て、セレクトプロトコルに未知のコマンドが送られたこ
とをＰＳＢＭに知らせる。
【０１７４】肯定応答プロトコルが送信された後でセレ
クトプロトコルにＣＲＣエラーが発生していなければ、
Ｄｉｓｃｏｎｎｅｃｔ ＲＳＢＭコマンドによりＲＣＡ
ＳＰはＲＥＮＡ出力をＲＳＢＭへリセットしてリモート
および従ポートを切り離す。ＲＥＮＡ信号のリセットに
応答して、ＲＳＢＭは１１４９．１シリアルバスプロト
コルを使用してボードのシリアルバスへのアクセスをデ
ィセーブルされる。
【０１７５】ＲＣＡＳＰ肯定応答プロトコルに応答し
て、ＰＳＢＭはＤｉｓｃｏｎｎｅｃｔＰＳＢＭコマンド
について説明したようにＣＲＣエラー、アドレスエラ
ー、およびステータスエラーをチェックする。エラーが
見つからなければ、ＰＳＢＭはＲＣＡＳＰがＤｉｓｃｏ
ｎｎｅｃｔ ＲＳＢＭコマンドを正しく受信し、リモー
トおよび従ポートを切り離し、ＲＥＮＡ出力をリセット
したことを確認する。エラーに応答して、ＰＳＢＭはＤ
ｉｓｃｏｎｎｅｃｔ ＰＳＢＭコマンドで説明したアク
ションを取る。
【０１７６】Ｒｅａｄ Ｓｔａｔｕｓ Ｃｏｍｍａｎｄ ＰＳＢＭがＲＣＡＳＰのステータスレジスタに記憶され
たステータスデータを読取ることができるようにするた
めに、Ｒｅａｄ Ｓｔａｔｕｓ Ｒｅｇｉｓｔｅｒ Ｃ
ｏｍｍａｎｄが設けられる。ステータスレジスタを読取
る場合には、ＲＣＡＳＰはＰＳＢＭからセレクトプロト
コルを介してＲｅａｄ Ｓｔａｔｕｓコマンドを受信す
る。Ｒｅａｄ Ｓｔａｔｕｓコマンドセレクトプロトコ
ルはＲＣＡＳＰのアドレス（ＡＤＤ）をＲｅａｄ Ｓｔ
ａｔｕｓコマンド（ＣＭＤ）からなるヘッダー、および
ＣＲＣフィールドを含むメッセージフレームを有してい
る（図２６）。
【０１７７】Ｒｅａｄ Ｓｔａｔｕｓコマンドセレクト
プロトコルの始めに、ＲＣＡＳＰはＣｏｎｎｅｃｔ Ｐ
ＳＢＭコマンドで説明したようにそのアドレスを受信し
たアドレスフィールドに対してチェックし、受信したコ
マンドを公知のコマンドに対してチェックする。ＲＣＡ
ＳＰアドレスが受信されてコマンドがＲｅａｄ Ｓｔａ
ｔｕｓコマンドであれば、ＲＣＡＳＰはセレクトプロト
コルの残りを受信し、コマンドを実行し、肯定応答プロ
トコルをＰＳＢＭへ返送する。
【０１７８】Ｒｅａｄ Ｓｔａｔｕｓコマンドセレクト
プロトコルを送信した後で、ＲＣＡＳＰはＣｏｎｎｅｃ
ｔ ＰＳＢＭコマンドで説明したようにＣＲＣフィール
ドをチェックし、次にＲｅａｄ Ｓｔａｔｕｓコマンド
を肯定応答プロトコルをＰＳＢＭへ出力しメッセージフ
レームは図２６に示すようなＲＣＡＳＰのアドレス（Ａ
ＤＤ）とステータスレジスタ（ＳＴＳ）からなるヘッダ
ー；およびＣＲＣフィールドを含んでいる。ＣＭＤ入力
が未知でＲＣＡＳＰアドレスが一致しておれば、ＲＣＡ
ＳＰはステータスレジスタにＣＭＤエラービットが設定
された図２６の肯定応答プロトコルを出力して、セレク
トプロトコルに未知のコマンドが送られたことをＰＳＢ
Ｍに知らせる。
【０１７９】ＲＣＡＳＰ肯定応答プロトコルに応答し
て、ＰＳＢＭはＣｏｎｎｅｃｔ ＰＳＢＭコマンドにつ
いて説明したようにＣＲＣエラー、アドレスエラー、お
よびステータスエラーをチェックする。エラーが見つか
らなければ、ＰＳＢＭはＲＣＡＳＰがＲｅａｄ Ｓｔａ
ｔｕｓコマンドを正しく受信し、コマンドを実行し、ス
テータスレジスタの内容を送信したことを確認する。エ
ラーに応答して、ＰＳＢＭはＲＣＡＳＰへＲｅａｄ Ｓ
ｔａｔｕｓコマンドを再送することができる。
【０１８０】Ｒｅａｄ Ｓｔａｔｕｓコマンドは現在有
効な他のコマンドに影響を及ぼすことなく実行すること
ができる。Ｒｅａｄ ＳｔａｔｕｓコマンドによりＰＳ
ＢＭはＲＳＢＭ、メモリ、および割込論理等のＲＣＡＳ
Ｐに関連する外部回路だけでなくＲＣＡＳＰの内部状態
も監視することができる。例えば、Ｒｅａｄ Ｓｔａｔ
ｕｓコマンドを使用してＲＳＢＭからの割込入力（ＲＩ
ＮＴ）が生じたかどうかを調べることができる。ＲＳＢ
ＭはＰＳＢＭにより指令される動作が完了した時にＲＣ
ＡＳＰにＲＩＮＴ信号を出力するか、もしくはＰＳＢＭ
と通信する必要があることを表示することができる。次
のリストはＲＣＡＳＰの内部状態レジスタに含まれるス
テータスビットを定義するものである。所望によりステ
ータスレジスタに他の状態ビットを加えることもでき
る。
【０１８１】コマンドエラービット−セレクトプロトコ
ルメッセージフレームに受信されたコマンドフィールド
が公知のコマンドではないことを示すＲＣＡＳＰステー
タスレジスタ内の状態ビット
【０１８２】ＣＲＣエラービット−セレクトプロトコル
メッセージフレーム内に受信されたＣＲＣフィールドが
算出されたＣＲＣと一致しなかったことを示すＲＣＡＳ
Ｐステータスレジスタ内の状態ビット
【０１８３】ＰＳＢＭコネクタビット−主従ポートが接
続されることを示すＲＣＡＳＰステータスレジスタ内の
状態ビット
【０１８４】ＰＳＢＭコネクタビット−リモートおよび
従ポートが接続されることを示すＲＣＡＳＰステータス
レジスタ内の状態ビット
【０１８５】割込要求ビット−ＲＩＮＴ入力に割込信号
が受信されていることを示すＲＣＡＳＰステータスレジ
スタ内の状態ビット
【０１８６】ＳＴＭＳ状態ビット−ＳＴＭＳ出力の状態
を示すＲＣＡＳＰ状態レジスタ内の状態ビット。このビ
ットによりボードレベル１１４９．１シリアルバスがバ
ックプレーン１１４９．１バスから切断された時の状態
をチェックすることができる。
【０１８７】Ｄａｔａ Ｔｒａｎｓｆｅｒ Ｃｏｍｍａ
ｎｄｓ ＲＳＢＭがシリアルバスにアクセスできるようになる前
に、ＰＳＢＭはＲＳＢＭに関連するメモリへプログラム
コード、コマンドもしくはデータを転送する必要のある
場合もある。また、ＰＳＢＭはＲＳＢＭに関連するメモ
リからデータ、コマンド、もしくはステータス情報を受
信して、ＲＳＢＭが実施するシリアルバスアクセス動作
に関連するステータスおよびデータを得る必要のある場
合もある。ＰＳＢＭとメモリ間の入出力方法を提供する
ために、ＲＣＡＳＰにはパラレルアドレスバス、パラレ
ル双方向データバス、および入出力動作を調整するコン
トロールバスからなるコマンダブルＩ／Ｏポートが含ま
れている。ＲＣＡＳＰからＰＳＢＭへステータス情報を
転送する方法を提供するために、ＲＣＡＳＰにはその内
容を読み取ってＰＳＢＭへ送信することができるステー
タスレジスタが含まれている。ＲＣＡＳＰのＩ／Ｏポー
トがメモリに対してデータを読み書きし、かつＲＣＡＳ
Ｐの状態も読み出せるようにするために次のコマンドが
定義される。
【０１８８】Ｗｒｉｔｅ Ｃｏｍｍａｎｄ 図２７にＲＣＡＳＰを使用するＷｒｉｔｅ Ｃｏｍｍａ
ｎｄに対するセレクトおよび肯定応答メッセージプロト
コルを示す。
【０１８９】ＰＳＢＭからメモリへＩ／Ｏポートを介し
てデータが転送されると、ＲＣＡＳＰはＰＳＢＭからセ
レクトプロトコルを介してＷｒｉｔｅコマンドを受信す
る。図示するように、Ｗｒｉｔｅコマンドセレクトプロ
トコルはＲＣＡＳＰアドレス（ＡＤＤ１）とＷｒｉｔｅ
コマンド（ＣＭＤ）フィールドからなるヘッダーと、第
１のデータ値が書き込まれる開始メモリアドレスフィー
ルド（ＡＤＤ２）と、メモリへ書き込むべきデータ値数
を示すカウント値フィールド（ＣＮＴ）と、書込みデー
タ値フィールド（ＤＡＴＡ１−ｎ）と、ＣＲＣフィール
ドを含むメッセージフレームを有している。ＣＲＣフィ
ールドはＲＣＡＳＰが受信してセレクトプロトコルのメ
ッセージフレーム内の受信ＡＤＤ１、ＣＭＤ、ＡＤＤ
２、ＣＮＴ、ＤＡＴＡ１−ｎフィールドについて算出す
るＣＲＣと比較する値である。
【０１９０】Ｗｒｉｔｅコマンドセレクトプロトコルの
始めに、ＲＣＡＳＰはそのアドレスを受信アドレスフィ
ールドに対してチェックする。アドレスが一致しない場
合には、ＲＣＡＳＰはセレクトプロトコルの残りを無視
する。アドレスが一致すれば、ＲＣＡＳＰはＣＭＤを公
知のコマンドに対してチェックしてどの動作を実施すべ
きかを調べる。未知のＣＭＤに応答して、ＲＣＡＳＰは
セレクトプロトコルの残りを無視してステータスレジス
タにＣＭＤエラービットを設定する。公知のＣＭＤに応
答して、ＲＣＡＳＰはセレクトプロトコルの残りを受信
してコマンドを実行する。
【０１９１】正しく受信されたＷｒｉｔｅコマンドに応
答して、ＲＣＡＳＰは受信開始メモリアドレス（ＡＤＤ
２）を出力し、第１の受信データ値（ＴＡＤＡ１）をア
ドレスされたメモリ位置へ書込み、受信カウント値（Ｃ
ＮＴ）を増分する。最初のライト動作に続くカウント値
がゼロでなければ、ＲＣＡＳＰは開始メモリアドレス
（ＡＤＤ１）を増分し、次の受信データ値（ＤＡＴＡ
２）を次のメモリ位置へ書込み、カウント値（ＣＮＴ）
を再び増分する。カウント値（ＣＮＴ）がゼロへ減分さ
れるまでこれらのステップは繰り返される。
【０１９２】カウント値がゼロへ減分すると、ＲＣＡＳ
Ｐは最終データ値が受信されてメモリへ書込まれたこと
を検出する。したがって、カウントがゼロに達した後で
次にセレクトプロトコルに受信されるデータ値はＣＲＣ
値となる。ＲＣＡＳＰはＣＲＣ値を受信してそれが受信
するＡＤＤ１、ＣＭＤ、ＡＤＤ２、ＣＮＴ、およびＤＡ
ＴＡ１−ｎについて算出したＣＲＣ値と比較する。受信
ＣＲＣおよび算出ＣＲＣ値が一致すれば、フィールドは
エラー無しでＰＳＢＭから受信されていることが判る。
受信ＣＲＣと算出ＣＲＣ間に不一致が生じると、ＰＳＢ
ＭからＲＣＡＳＰへ転送されたフィールド内にエラーが
生じている。ＣＲＣエラーに応答してＲＣＡＳＰはその
ステータスレジスタにＣＲＣエラービットを設定する。
【０１９３】セレクトプロトコルの完了後、ＲＣＡＳＰ
はＰＳＢＭへＷｒｉｔｅ肯定応答プロトコルを出力しメ
ッセージフレームはＲＣＡＳＰのアドレス（ＡＤＤ）と
ステータスレジスタ（ＳＴＳ）からなるヘッダー、およ
びＣＲＣフィールドを含んでいる（図２７）。ＣＭＤ入
力が未知であるがＲＣＡＳＰアドレスが一致しておれ
ば、ＲＣＡＳＰのステータスレジスタにはＣＭＤエラー
ビットが設定されてセレクトプロトコルに未知のコマン
ドが送られたことをＰＳＢＭに知らせる。ＣＲＣエラー
が発生すると、ステータスレジスタにＣＲＣエラービッ
トが設定されてＰＳＢＭにＣＲＣエラーを知らせる。
【０１９４】ＲＣＡＳＰの肯定応答プロトコルに応答し
て、ＰＳＢＭは前記したように、ＣＲＣエラー、アドレ
スエラー、およびステータスエラーをチェックする。エ
ラーが見つからなければ、ＰＳＢＭはＲＣＡＳＰがＷｒ
ｉｔｅコマンドを正しく受信してメモリにデータを書込
んだことを確認する。肯定応答プロトコルＣＲＣエラー
に応答して、ＰＳＢＭはＲｅａｄ Ｓｔａｔｕｓコマン
ド（前記）を使用してアドレスおよびステータスレジス
タを再読取りすることができる。ＲＣＡＳＰからのステ
ータスレジスタエラー（ＣＲＣおよびＣＭＤエラービッ
ト）に応答してＰＳＢＭはＷｒｉｔｅコマンドセレクト
プロトコルを繰返すことができる。
【０１９５】通常Ｗｒｉｔｅコマンドセレクトプロトコ
ル中に多数のデータ値が転送されるが、単にＣＮＴ値を
１に設定することにより一つのデータ値を送信すること
ができる。代表的に、リモートアクセスプログラムもし
くはデータブロックをＲＳＢＭ ＲＡＭメモリへ入力し
ている時にＰＳＢＭは多数のデータ値を送信し、ＲＳＢ
Ｍのステータスおよびコントロールレジスタ（Ｓ＆Ｃ
ＲＥＧ）へコマンド値を入力している時は一つのデータ
値を送信する。Ｓ＆Ｓ ＲＥＧに書込まれるコマンド値
により、例えば、“ボードセルフテスト開始”もしくは
“ボード診断開始”等の特定リモートアクセスプログラ
ムを実行するようにＲＳＢＭを命令することができる。
【０１９６】Ｒｅａｄ Ｃｏｍｍａｎｄ 図２８にＲＣＡＳＰにより使用されるＲｅａｄ Ｃｏｍ
ｍａｎｄに対するセレクトおよび肯定応答プロトコルを
示す。Ｉ／Ｏポートを介してメモリからＰＳＢＭへデー
タを転送する場合、ＲＣＡＳＰはセレクトプロトコルを
介してＰＳＢＭからＲｅａｄコマンドを受信する。Ｒｅ
ａｄコマンドセレクトプロトコルはＲＣＡＳＰアドレス
（ＡＤＤ１）とＲｅａｄコマンド（ＣＭＤ）からなるヘ
ッダー、および第１のデータ値が読み取される開始メモ
リアドレスフィールド（ＡＤＤ２）、メモリから読み出
してＰＳＢＭへ送信されるデータ値の数を示すカウント
値フィールド（ＣＮＴ）、およびＣＲＣフィールドを含
むメッセージフレームを有している（図２８）。ＣＲＣ
フィールドはＲＣＡＳＰが受信してそれがセレクトプロ
トコルのメッセージフレーム内の受信ＡＤＤ１、ＣＭ
Ｄ、ＡＤＤ２、およびＣＮＴフィールドについて算出す
るＣＲＣと比較する値である。
【０１９７】Ｒｅａｄコマンドセレクトプロトコルの始
めに、ＲＣＡＳＰはそのアドレスを受信アドレスフィー
ルドに対してチェックする。アドレスが一致しなけれ
ば、ＲＣＡＳＰはセレクトプロトコルの残りを無視す
る。アドレスが一致すれば、ＲＣＡＳＰはＣＭＤフィー
ルドを公知のコマンドに対してチェックしてどの動作を
実施すべきかを調べる。未知のＣＭＤに応答して、ＲＣ
ＡＳＰはセレクトプロトコルの残りを無視してステータ
スレジスタにＣＭＤエラービットを設定する。公知のＣ
ＭＤに応答して、ＲＣＡＳＰはセレクトプロトコルの残
りを受信してコマンドを実行する。
【０１９８】Ｒｅａｄコマンドセレクトプロトコルの受
信後、ＲＣＡＳＰはＩ／Ｏポートから開始メモリアドレ
ス（ＡＤＤ２）を出力し、アドレスされたメモリ位置か
ら第１のデータ値（ＤＡＴＡ１）を読取り、カウント値
（ＣＮＴ）を減分し、肯定応答プロトコルを開始させて
メモリから読み取ったデータをＰＳＢＭへ転送する。最
初の読取動作に続いてカウント値がゼロでなければ、Ｒ
ＣＡＳＰは開始メモリアドレス（ＡＤＤ１）を増分し、
メモリから次のデータ値（ＤＡＴＡ２）を読取り、カウ
ント値（ＣＮＴ）を再び減分する。これらのステップは
カウント値（ＣＮＴ）がゼロに減分されるまで繰返され
る。ＣＮＴがゼロに減分すると、ＲＣＡＳＰはメモリか
ら最終データ値が読み出されたことを検出する。
【０１９９】ゼロのＣＮＴに応答して、ＲＣＡＳＰは肯
定応答プロトコル中にＰＳＢＭへ送信したＡＤＤ、ＳＴ
ＳおよびＤＡＴＡ１−ｎフィールドについて算出したＣ
ＲＣを出力する。ＲＣＡＳＰの肯定応答プロトコルは図
２８にようにＲＣＡＳＰのアドレス（ＡＤＤ）とステー
タス内容（ＳＴＳ）からなるヘッダー、メモリから読み
出した所定数のデータ値フィールド（ＤＡＴＡ１−
ｎ）、およびＣＲＣフィールドを含むメッセージフレー
ムを有している。
【０２００】Ｒｅａｄコマンド肯定応答プロトコルに応
答して、ＰＳＢＭはＲＣＡＳＰから受信したＡＤＤ、Ｓ
ＴＳ、およびＤＡＴＡ１−ｎフィールドについてＣＲＣ
を計算する。受信および算出ＣＲＣが一致すれば、肯定
応答プロトコルはエラー無しで受信されている。ＣＲＣ
エラーが検出されなければ、ＰＳＢＭはアドレスおよび
ステータスフィールドを調べて正しいＲＣＡＳＰアドレ
スが送られておりステータスレジスターにエラーが報告
されていないことを調べる。
【０２０１】エラーが見つからなければ、ＰＳＢＭはＲ
ｅａｄコマンドが実行されて受信データは正しいことを
確認する。肯定応答プロトコルＣＲＣエラーに応答し
て、ＰＳＢＭはＲｅａｄ Ｓｔａｔｕｓコマンド（前
記）を使用してアドレスおよびステータスレジスタを再
読取りすることができる。ＲＣＡＳＰからのステータス
レジスタエラー（ＣＲＣおよびＣＭＤエラービット）に
応答して、ＰＳＢＭはＲｅａｄコマンドセレクトプロト
コルを繰り返すことができる。
【０２０２】Ｒｅａｄコマンド肯定応答プロトコル中に
通常多数のデータ値が転送されるが、単にＲｅａｄコマ
ンドセレクトプロトコル内のＣＮＴ値をカウント１に設
定するだけで一つのデータ値を送信することができる。
ＰＳＢＭがＲＳＢＭのステータスおよびコマンドレジス
タ（Ｓ＆Ｃ ＲＥＧ）内の状態値を読み取るだけでよい
場合に、１データ値Ｒｅａｄコマンドの代表例が生じ
る。
【０２０３】他のコマンドタイプ２種のコマンドについ
て説明してきたが（Ｃｏｎｎｅｃｔ／Ｄｉｓｃｏｎｎｅ
ｃｔコマンドおよびＤａｔａ Ｔｒａｎｓｆｅｒコマン
ド）、他のコマンドタイプをそれ自体のセレクトおよび
肯定応答プロトコルメッセージフレームフォーマットで
展開することができる。セレクトプロトコルメッセージ
フレームで不変とする必要のある唯一の部分は少くとも
アドレスおよびコマンドフィールドからなりメッセージ
プロトコル内に送られるコマンドにより定義される他の
フィールドをオプションとして含むヘッダーにより全メ
ッセージが開始されることである。同様に、肯定応答プ
ロトコルメッセージフレームの唯一の不変部は少くとも
アドレスおよびステータスフィールドからなりセレクト
プロトコルのメッセージフレーム内に送られるコマンド
により定義される他のフィールドをオプションとして含
むヘッダーにより全てが開始されることである。また、
セレクトもしくは肯定応答プロトコルメッセージフレー
ム内に送られるフィールドは常に少くとも一つのＳ信号
により分離される。
【０２０４】幾分修正を加えた共通コマンド形式を使用
してシステムの機能にグローバルコマンドを付加するこ
とができる。例えば、グローバル用途のためにアドレス
を保存し、システム内の全ＲＣＡＳＰ回路が認識する最
高アドレスを代表的に使用することができる。グローバ
ルコマンドアドレスには共通使用コマンドもしくはシス
テム内の全ＲＣＡＳＰ回路が認識する特殊グローバルコ
マンドが続く。しかしながら、他のコマンドタイプとは
違って、ＲＣＡＳＰ回路は肯定応答プロトコルメッセー
ジを有するグローバルコマンドには応答せず、システム
シリアルバス上の衝突が防止される。グローバルコマン
ドを使用すればＰＳＢＭからの１個のコマンドメッセー
ジに応答してシステム内の全ＲＣＡＳＰ回路が同時にコ
マンドを実行することができる。この機能がなければ、
ＰＳＢＭは各ＲＣＡＳＰ回路に個別にコマンドをセレク
トして送信しなければならない。
【０２０５】セレクトもしくは肯定応答メッセージフレ
ームの送信中に、ＰＳＢＭもしくはＲＣＡＳＰ回路のメ
モリもしくは処理制限により転送を休止する必要が生じ
ることがある。Ｗｒｉｔｅコマンドセレクトプロトコル
メッセージ中に、例えば、ＲＳＢＭからＲＣＡＳＰへ多
数のデータフィールドが送られている場合、一方もしく
は両方のデバイスのメモリが全データを一時に転送する
のに充分ではないことがある。転送を支援してＰＳＢＭ
もしくはＲＣＡＳＰのメモリをディスクドライブ等の大
型メモリに対して周期的にダウンロードもしくはアップ
ロードできるようにするポーズ機能が必要となる。
【０２０６】通常フィールドを分離するＳ信号に続いて
送信装置にさらにＳ信号を出力させることによりこの機
能は容易に実現される。この方法により、メッセージフ
レームの任意の２つのフィールド間で所望の休止を行う
ことができる。休止の長さは送信装置から受信装置へ出
力されるＳ信号の数により制御される。送信装置が次の
Ｄ信号を送って次のフィールド転送を開始する時にデー
タフィールドの転送が再開される。
【０２０７】ＲＣＡＳＰ回路の詳細説明 図２９にＲＣＡＳＰの一実施例を示す。ＲＣＡＳＰ回路
は前記した実施例のＡＳＰ回路に類似しているがさらに
リモート、Ｉ／Ｏ、および割込ポートおよびリモートも
しくは主ポートを従ポートまで接続するのに必要な多重
化回路を有している。ＲＣＡＳＰは主ポート信号（ＰＴ
ＤＩ、ＰＴＭＳ、ＰＴＣＫ、ＰＴＣＫ）、従ポート信号
（ＳＴＤＯ、ＳＴＭＳ、ＳＴＣＫ、ＳＴＤＯ）、リモー
トポート信号（ＲＴＤＩ、ＲＴＭＳ、ＲＴＣＫ、ＲＴＣ
Ｋ）、割込ポート信号（ＲＥＮＡ、ＲＩＮＴ）、Ｉ／Ｏ
ポート信号（ＣＴＬ、ＡＤＤ、ＤＡＴＡ）、およびＲＣ
ＡＳＰアドレスおよびＳＭＢＳＥＬ信号用入出力を有し
ている。
【０２０８】図２９に示すＲＣＡＳＰは受信機ＲＣＲ、
送信機ＸＭＴ、スレーブコントロール回路、４個のマル
チプレクサＭＸ１、ＭＸ２、ＭＸ３、ＭＸ４、クロック
シンクロナイザ回路ＣＳＣ、パワーアップリセット回路
ＰＲＳＴ、およびリセットアドレス回路ＲＳＴＡからな
っている。
【０２０９】ＲＣＡＳＰ受信機回路ＲＣＲ 図２９の受信機回路ＲＣＲはＰＳＢＭからのセレクトプ
ロトコル入力を調整するコントローラ、およびＰＳＢＭ
からシリアルデータを受信してスレーブコントロール回
路およびＩ／Ｏポートへパラレルデータを出力するシリ
アル入力／パラレル出力（ＳＩＰＯ）レジスタからなっ
ている。ＰＴＤＩ信号はＳＩＰＯレジスタへ入力されて
セレクトプロトコル中にシリアルデータが供給され、さ
らにコントローラに入力されてセレクトプロトコル中に
受信機の動作が調整される。ＳＩＰＯからのパラレルデ
ータ出力はデータ出力（ＤＯ）バスを介してスレーブコ
ントロール回路およびＩ／Ｏポートへ入力される。受信
機のコントローラからの状態出力はスレーブコントロー
ル回路へ入力されてＳＩＰＯからのパラレルデータがＤ
Ｏバス上で読み出せる時を表示する。
【０２１０】受信機のコントローラにより最初に“Ｉ次
にＳ次にＤ”信号シーケンスがＰＴＤＩ上に生じる時が
決定され、セレクトプロトコルの開始およびメッセージ
フレーム内の最初のデータフィールドの開始が示され
る。この入力シーケンスに応答して、コントローラによ
りＳＩＰＯはＰＴＤＩ上のシリアルデータフィールド入
力を受信できるようにされる。メッセージフレーム内
で、コントローラはＰＴＤＩ上に“Ｄ次にＳ次にＤ”信
号シーケンスが生じる時を決定し、現在データフィール
ド入力の終りおよび次のデータフィールド入力の開始を
表示する。この入力シーケンスに応答して、コントロー
ラによりＳＩＰＯは次のシリアルデータフィールド入力
を受信開始して前に受信したシリアルデータフィールド
をＤＯバスを介して並列にスレーブコントロール回路お
よびＩ／Ｏポートへ出力することができる。コントロー
ラにより最初に“Ｄ次にＳ次にＩ”信号シーケンスがＰ
ＴＤＩ上に生じる時が決定され、現在のセレクトプロト
コルの終りおよびメッセージフレーム内の最終データフ
ィールドの終りが表示される。この入力シーケンスに応
答して、コントローラによりＳＩＰＯからＤＯバスを介
したスレーブコントロール回路およびＩ／Ｏポートへの
最終パラレル出力がイネーブルされ、セレクトプロトコ
ル入力動作が終止する。
【０２１１】ＲＣＡＳＰ送信機回路ＸＭＴ 図２９の送信機回路ＸＭＴはＲＣＡＳＰからの肯定応答
プロトコル出力を調整するコントローラ、およびスレー
ブコントロール回路もしくはＩ／Ｏポートからパラレル
データを受信してＰＳＢＭへシリアルに出力するＰＩＳ
Ｏレジスタからなっている。ＰＩＳＯレジスタはデータ
入力バス１ＤＩ１を介したＩ／Ｏポートもしくはデータ
入力バス２ＤＩ２を介したスレーブコントロールポート
からパラレルデータを受信し、肯定応答プロトコル出力
（ＡＰＯ）信号を介してＭＸ１へシリアルデータを出力
する。コントローラはコントロールバスを介してスレー
ブコントロール回路からコントロール入力を受信し、ス
テータスバスを介してスレーブコントロール回路へ状態
を出力する。コントロールバス上のコントロール入力に
よりどのデータバスがＰＩＳＯへデータを入力するかが
セレクトされ肯定応答中に行われるパラレル／シリアル
変換プロセスが調整される。送信機からの状態出力によ
りスレーブコントロール回路は肯定応答プロトコル中の
送信機状態、すなわちＰＩＳＯレジスタが次のパラレル
入力の受信準備ができているかどうかを知らされる。
【０２１２】ここに記載する肯定応答プロトコルを図２
５に示す。肯定応答プロトコルの始めに、スレーブコン
トロール回路によりマルチプレクサＭＸ１および３−ス
テートバッファは送信機からＰＴＤＯ出力へＡＰＯ信号
を通すことができる。次に、スレーブコントロール回路
はＰＴＤＯ上のシフトアウトされるＤＩ２バスを介して
送信機へＲＣＡＳＰアドレスフィールドを入力する。ア
ドレスフィールド入力に応答して、送信機はＰＴＤＯ上
にＩおよびＳ信号を出力して肯定応答プロトコルメッセ
ージフレームを開始し、次にＰＴＤＯにシリアルにアド
レスフィールドを送信する。アドレスフィールドの転送
後、スレーブコントロール回路はシフトアウトされるＤ
Ｉ２バスを介してＰＴＤＯへＲＣＡＳＰ内部ステータス
レジスタフィールドを入力する。送信機はステータスフ
ィールドをシフトアウトする前にフィールドを分離する
コントロール信号としてＳ信号を出力する。ステータス
フィールドの転送後に、スレーブコントロール回路はア
ドレスおよびステータスフィールドについて算出したＣ
ＲＣフィールドを入力しＰＴＤＯ上でシフトアウトされ
る。ＣＲＣフィールドをシフトアウトする前に、送信機
はフィールドを分離するコントロール信号として再びＳ
信号を出力する。ＣＲＣフィールドがシフトアウトされ
た後で、送信機回路はＳおよびＩ信号シーケンスを出力
してメッセージフレームおよび肯定応答プロトコルを停
止する。
【０２１３】図２５のタイプ２メッセージフレームに示
すように、肯定応答プロトコルにＩ／Ｏデータフィール
ドが必要である場合には、ヘッダーフィールド（アドレ
スおよびステータス）が転送された後でＣＲＣフィール
ドが転送される前にＤＩ１バスからのデータがパラレル
ロードされ送信機からシフトアウトされる。肯定応答プ
ロトコル内で転送される各データフィールド間で送信機
は再びＳ信号を出力する。
【０２１４】スレーブコントロール回路 スレーブコントロール回路はセレクトプロトコル中にコ
マンド入力に応答してＲＣＡＳＰ送信機回路ＸＭＴ、受
信機回路ＲＣＲ、クロックシンクロナイザー回路（ＣＳ
Ｃ）、およびマルチプレクサＭＸ１〜ＭＸ４の動作を調
整する状態マシンコントローラである。スレーブコント
ロール回路は主ポートからのＰＴＭＳおよびＰＴＣＫ信
号、受信機からのデータ出力（ＤＯ）およびステータス
バス、送信機からのステータス、Ｉ／Ｏポートからのデ
ータ入力バス１（ＤＩ１）、割込ポートからのＲＩＮＴ
信号、外部ＲＣＡＳＰアドレスおよびＳＢＭＳＥＬ信
号、パワーアップリセット回路（ＰＲＳＴ）からのリセ
ット信号、およびリセットアドレス回路（ＲＳＴＡ）か
らのリセットアドレス信号を受信する。スレーブコント
ロールは受信機回路、送信機回路、ＣＳＣ、３ＳＢおよ
びマルチプレクサＭＸ１〜４へコントロールを出力す
る。また、スレーブコントロール回路はリモートイネー
ブル割込信号（ＲＥＮＡ）を割込ポートへ出力しリード
／ライトコントロール（ＣＴＬ）およびメモリアドレス
信号をＩ／Ｏポートへ出力する。
【０２１５】スレーブコントロール回路は主ポートから
のＰＴＣＫ入力によりクロックされる。主ポートからの
ＰＴＭＳ入力は１１４９．１バスがビジー、アイドルも
しくはリセットとなる時をスレーブコントロール回路ヘ
示す。送受信機回路からの状態入力によりスレーブコン
トロール回路は送受信機回路の状態を知らされる。受信
機からのＤＯバスはスレーブコントロール回路へパラレ
ルデータを入力するのに使用される。Ｉ／Ｏポートから
のＤＩ１入力によりスレーブコントロール回路は肯定応
答プロトコル中に実施するＣＲＣ計算においてＩ／Ｏポ
ートから送信機へ入力されるデータフィールドを含むこ
とができる。割込ポートからのＲＩＮＴ入力によりスレ
ーブコントロール回路は外部割込入力を知らされる。Ｐ
ＲＳＴ回路からのリセット入力によりスレーブコントロ
ール回路はパワーアップ時にリセットされる。ＲＳＴＡ
回路からのリセットアドレス入力により、最初の発明で
説明したように、セレクトプロトコル動作からのリセッ
トアドレス入力を介してスレーブコントロール回路をリ
セットすることができる。
【０２１６】スレーブコントロール回路からのコントロ
ール出力により受信機ＲＣＲ、送信機ＸＭＴ、クロック
同期回路ＣＳＣ、およびマルチプレクサＭＸ１〜４の動
作が制御される。スレーブコントロール回路からのＤＩ
２バス出力は送信機へパラレルデータを入力するのに使
用される。スレーブコントロール回路からのＣＴＬおよ
びアドレスバス出力はＩ／Ｏポートリードおよびライト
動作に使用される。スレーブコントロール回路からのＲ
ＥＮＡ割込出力は外部割込信号を出力するのに使用され
る。
【０２１７】セレクトプロトコル中に、スレーブコント
ロール回路はＤＯバスを介して受信機からパラレルデー
タを受信する。セレクトプロトコルおよびメッセージフ
レームの開始時、メッセージフレーム内の各データフィ
ールドの読取り準備完了時、およびメッセージフレーム
およびセレクトプロトコルの完了時が受信機からの状態
バス入力によりスレーブコントロール回路に知らされ
る。メッセージフレームに受信される最初のデータフィ
ールドはＲＣＡＳＰアドレスである。アドレスフィール
ド入力から、スレーブコントロール回路は残りのセレク
トプロトコルを受信するようにセレクトされているかど
うかを決定する。受信される第２のデータフィールドは
ＲＣＡＳＰコマンドである。コマンドフィールド入力か
ら、スレーブコントロール回路はどのアクションをとり
どのタイプのデータフィールドがメッセージフレーム内
のコマンドフィールドに続くかを決定する。受信される
最終データフィールドはＣＲＣフィールドである。コマ
ンドに応じて、第２（コマンド）および最終（ＣＲＣ）
データフィールド間にさらにデータフィールドを受信す
ることができる（図２４）。スレーブコントロール回路
はセレクトプロトコル中に受信されるデータフィールド
についてＣＲＣを算出し、次に算出されたＣＲＣをメッ
セージフレームの最終データフィールドに受信されたＣ
ＲＣと比較してセレクトプロトコルに受信されるデータ
の強度を調べる。
【０２１８】肯定応答プロトコル中に、スレーブコント
ロール回路はＤＩ２バスを介して送信機からパラレルデ
ータを出力する。送信機からの状態バス入力によりスレ
ーブコントロール回路は肯定応答プロトコルメッセージ
フレーム中にパラレルデータを送信機へ送ってＰＴＤＯ
からシフトアウトできる時を知らされる。メッセージフ
レーム内の送信機へパラレル入力されシリアル出力され
る最初のデータフィールドはＲＣＡＳＰアドレスであ
る。送信機へパラレル入力されシリアル出力される第２
のデータフィールドはスレーブコントロール回路内のス
テータスレジスタである。送信機へパラレル入力されシ
リアル出力される最終データフィールドはＣＲＣフィー
ルドである。スレーブコントロール回路は肯定応答プロ
トコル中に送信されるデータフィールドについてＣＲＣ
を算出し、算出されたＣＲＣフィールドを最終送信フィ
ールドとしてメッセージフレームに含め、受信回路が肯
定応答プロトコルに受信されるデータの完全性を調べら
れるようにする。コマンドに応じて、第２（状態）およ
び最終（ＣＲＣ）データフィールド間にさらにデータフ
ィールドを送信することができる。例えば、Ｒｅａｄコ
マンド中にＩ／Ｏポートは図２５に示すように送信機へ
データフィールドを入力して肯定応答プロトコルのメッ
セージフレームに含める。Ｉ／Ｏポートからのデータフ
ィールドもＤＩ１バスを介してスレーブコントロール回
路へ入力され、肯定応答プロトコルメッセージフレーム
内に送信されるデータフィールドについて行ったＣＲＣ
計算に含めることができる。
【０２１９】Ｃｏｎｎｅｃｔ ＰＳＢＭコマンドセレク
トプロトコルメッセージフレーム（図２６）に応答し
て、スレーブコントロール回路はＰＴＤＯおよびＳＴＤ
Ｏ３ＳＢをイネーブルし、ＭＸ１を介してＳＴＤＩをＰ
ＴＤＯに接続し、ＭＸ２を介してＳＴＭＳをＰＴＭＳに
接続し、ＭＸ３を介してＳＴＤＯをＰＴＤＩに接続し、
ＭＸ４およびクロックシンクロナイザ回路ＣＳＣを介し
てＳＴＣＫをＰＴＣＫに接続するコントロールを出力す
る。
【０２２０】Ｃｏｎｎｅｃｔ ＲＳＢＭコマンドセレク
トプロトコルメッセージフレーム（図２６）に応答し
て、スレーブコントロール回路はＳＴＤＯ３ＳＢをイネ
ーブルし、ＭＸ３を介してＳＴＤＯをＲＴＤＩに接続
し、ＭＸ２を介してＳＴＭＳをＲＴＭＳに接続し、ＭＸ
４およびＣＳＣを介してＳＴＣＫをＲＴＣＫに接続する
コントロールを出力する。
【０２２１】Ｄｉｓｃｏｎｎｅｃｔ ＰＳＢＭもしくは
ＲＳＢＭコマンドセレクトプロトコルメッセージフレー
ム（図２６）に応答して、スレーブコントロール回路は
ＰＴＤＯおよびＳＴＤＯ３ＳＢをディセーブルし、ＳＴ
ＭＳをＭＸ２の論理１もしくは０入力に接続し（ＰＴＭ
Ｓが１の場合は論理１がセレクトされＰＴＭＳが０の場
合は論理０がセレクトされる）、ＭＸ４およびＣＳＣを
介してＳＴＣＫをＰＴＣＫに接続するコントロールを出
力する。
【０２２２】Ｗｒｉｔｅコマンドセレクトプロトコルメ
ッセージフレーム（図２７）に応答して、スレーブコン
トロール回路はメモリライトコントロール（ＣＴＬ）お
よび受信したアドレスフィールド（ＡＤＤ２）をＩ／Ｏ
ポートへ出力し受信データフィールド（ＤＡＴＡ１〜
ｎ）をＤＯバスを介して受信機から出力してアドレスさ
れたメモリ位置へ書き込めるようにする。ライト動作が
終るたびにスレーブコントロール回路はアドレスを増分
して次の受信データフィールドが受信機から出力されて
次のメモリ位置へ書き込まれるようにする。スレーブコ
ントロール回路はライト動作が終るたびにメッセージフ
レーム内に受信されるカウントフィールド（ＣＮＴ）を
減分するカウンタを含んでいる。カウントがゼロに達す
ると、最終ライト動作が実施されておりライトコマンド
が完了する。
【０２２３】Ｒｅａｄコマンドセレクトプロトコルメッ
セージフレーム（図２８）に応答して、スレーブコント
ロール回路はリード（ＡＤＤ２）のメモリアドレスおよ
び実施すべきリード数を示すカウント（ＣＮＴ）を入力
する。セレクトプロトコルの完了後、スレーブコントロ
ール回路はメモリリードコントロール（ＣＴＬ）および
受信したアドレスフィールドをＩ／Ｏポートに出力し、
メモリデータを読み取ってＤＩ１バスを介して送信機に
入力する。
【０２２４】同時に、スレーブコントロール回路は肯定
応答プロトコルメッセージフレームを開始してメモリか
ら読み出したデータフィールドをシリアルに出力する
（図２８）。各読取動作後に、スレーブコントロール回
路はリードカウントを減分しアドレスを増分して次のメ
モリデータフィールドを読み取り、送信機へ入力し、肯
定応答プロトコルメッセージフレーム内に出力すること
ができる。リードカウントがゼロへ減分すると、スレー
ブコントロール回路はデータ読取りを停止し肯定応答プ
ロトコルを終止する。
【０２２５】Ｒｅａｄ Ｓｔａｔｕｓコマンドセレクト
プロトコルメッセージフレーム（図２６）に応答して、
スレーブコントロール回路は肯定応答プロトコルメッセ
ージフレームを開始しそのステータスレジスタの内容を
受信機回路を介してＰＴＤＯ出力にシリアルに出力す
る。
【０２２６】マルチプレクサ ＭＸ１はスレーブコントロール回路からセレクションコ
ントロール入力、送信機からＡＰＯ信号および従ポート
からＳＴＤＩ信号を受信する。ＭＸ１は３−ステート出
力バッファ（３ＳＢ）を介してＰＴＤＯ出力へセレクト
された入力（ＳＴＤＩもしくはＡＰＯ）を出力する。３
−ステートバッファ３ＳＢはスレーブコントロール回路
からのコントロール入力によりイネーブルもしくはディ
セーブル（３−ステート）される。
【０２２７】ＭＸ２はスレーブコントロール回路からの
セレクションコントロール、主ポートからのＰＴＭＳ信
号、リモートポートからのＲＴＭＳ信号、および論理０
および１入力を受信する。ＭＸ２はセレクトされた入力
（ＤＴＭＳ、ＲＴＭＳ、論理０もしくは論理１）をＳＴ
ＭＳ出力へ出力する。
【０２２８】ＭＸ３はスレーブコントロール回路からの
セレクションコントロール入力、主ポートからのＰＴＤ
Ｉ信号、およびリモートポートからのＲＴＤＩ信号を受
信する。ＭＸ３は３−ステート出力バッファ（３ＳＢ）
を介してセレクトされた入力（ＰＴＤＩもしくはＲＴＤ
Ｉ）をＳＴＤＯ出力へ出力する。３ＳＢはスレーブコン
トロール回路からのコントロール入力によりイネーブル
もしくはディセーブルされる。
【０２２９】ＭＸ４はスレーブコントロール回路からの
セレクションコントロール入力、主ポートからのＰＴＣ
Ｋ信号、およびリモートポートからのＲＩＣＫ信号を受
信する。ＭＸ３はクロックシンクロナイザ回路（ＣＳ
Ｃ）を介してセレクトされた入力（ＰＴＣＫもしくはＲ
ＴＣＫ）をＳＴＣＫ出力へ出力する。
【０２３０】クロックシンクロナイザ回路 クロックシンクロナイザ回路（ＣＳＣ）はスレーブコン
トロール回路からのクロック同期化コントロール入力お
よびＭＸ４からのセレクトされたクロック出力を受信
し、同期化されたクロック信号をＳＴＣＫ出力へ出力す
る。ＣＳＣの目的はＭＸ４が２つの入力クロック（ＰＴ
ＣＫおよびＲＴＣＫ）間で切り替えられると、ＳＴＣＫ
がシリアルバスを介して接続されたＩＣへクリーンでグ
リッチの無いクロック信号を出力することを保証するこ
とである。
【０２３１】ＲＣＡＳＰの２線シリアルバックプレーン
バスへの適応 開発中のいくつかの新しいＩＥＥＥバックプレーン標準
では、バックプレーンにプラグインされるボードへのシ
リアルアクセス用として確保されるのは２線だけであ
る。ＩＥＥＥ１１４９．１シリアルバスは４線を必要と
するため、２線シリアルバス用に設計されたバックプレ
ーンでは使用できない。このような状況の元では、各ボ
ード上のＲＳＭＢがＲＣＡＳＰのリモートポートを使用
してボード上のＩＣへのシリアルアクセスを制御する全
責任がある。また、ＲＣＡＳＰの主ポートを修正して４
線ＩＥＥＥインターフェイスの替りに２線インターフェ
イスを使用した本発明のセレクトおよび肯定応答プロト
コルを介してＰＳＢＭとインターフェイスできるように
しなければならない。
【０２３２】前記ＡＳＰの実施例で説明したように、セ
レクトおよび肯定応答プロトコルは共通配線接続により
作動することができる。これは２つのプロトコルが同時
にアクティブとなることがないために可能となる。４線
１１４９．１バスを介して作動するように示した理由は
ＰＳＢＭが１１４９．１シリアルバスを使用してセレク
トされたアプリケーション（ＩＣ）にアクセスできるよ
うにするためである。
【０２３３】図３０に別の実施例として双方向シリアル
入出力（ＳＩＯ）データワイヤおよびＴＣＫクロックワ
イヤからなる２線バックプレーン接続を介してＰＳＢＭ
とインターフェイスするＲＣＡＳＰの主ポートを示す。
一つのＲＣＡＳＰと関連するボード３７しか示されてい
ないが、通常バックプレーンは多数のボードを含みその
各々が図６に示すものと同様なＰＳＢＭに接続されたＲ
ＣＡＳＰを有している。図３０に示すＰＳＢＭは図２１
のＰＳＢＭと同様であるが、ＴＤＯおよびＴＤＩ信号が
共通ワイヤを共有し、ＴＭＳ信号は削除される。また、
図３０のＰＳＢＭは本発明のセレクトおよび肯定応答プ
ロトコルをサポートするだけであって１１４９．１プロ
トコルはサポートしない。
【０２３４】２線主ポートインターフェイスに適応され
たＲＣＡＳＰ 図３１に適応型ＲＣＡＳＰ回路の詳細図を示す。ＲＣＡ
ＳＰが２線主インターフェイスとインターフェイスする
ように適応させるのに必要な変更として、（１）．図２
９に示すＰＴＤＩおよびＰＴＤＯ信号を結合してＰＳＩ
Ｏと呼ばれる一つの双方向信号とする、（２）．ＰＳＢ
Ｍからは１１４９．１プロトコルが受信されないためＰ
ＴＭＢ入力信号を除去する、（３）．２線インターフェ
イスでは主従ポート間の１１４９．１接続が不可能であ
るためＭＸ１、ＭＸ２、ＭＸ３およびＭＸ４を除去す
る、（４）．ＲＳＢＭからスレーブコントロール回路へ
ＲＴＭＳ信号を入力してＲＳＢＭが従ポートを介してＩ
Ｃをアクセスしている時をスレーブコントロール回路が
モニターできるようにすることが含まれる。
【０２３５】これらのアーキテクチュアの変更の他に、
図３１の適応型ＲＣＡＳＰ回路は主従ポートを接続もし
くは切断するための前記コマンドやＰＳＢＭ接続状態ビ
ットを必要としない。適応型ＲＣＡＳＰの他のコマン
ド、機能およびプロトコルは全て非適応型ＲＣＡＳＰに
ついて前記したものと同じである。
【０２３６】セレクトプロトコル中に、前記ＲＣＡＳＰ
がＰＴＤＩ信号のセレクトプロトコルを受信したように
適応型ＲＣＡＳＰはＰＳＩＯのＰＳＢＭからセレクトプ
ロトコルを受信する。セレクトプロトコルの完了後、前
記ＲＣＡＳＰがＰＴＤＯ信号の肯定応答プロトコルを出
力するようにＰＳＩＯ信号のＰＳＢＭへ肯定応答プロト
コルを出力する。したがって、本発明のセレクトおよび
肯定応答プロトコルを修正することなくＲＣＡＳＰは２
線シリアルバスバックプレーン環境に存在して作動する
ことができる。
【０２３７】本明細書ではＲＣＡＳＰ回路を１１４９．
１標準シリアルバスを使用したシステムに応用して使用
する場合について説明している。ＲＣＡＳＰは他の既存
もしくは新たに定義されるシリアルバスで使用すること
もできる。本発明のＲＣＡＳＰ回路によりＩ／Ｏポート
およびセレクトおよび肯定応答プロトコルを使用して主
ＳＢＭがメモリに対してデータを入出力できるようにす
る方法が提供される。また本発明によりシステムレベル
分布テストアーキテクチュアも提供される。
【０２３８】ここに詳記するものと替る実施例におい
て、ＲＣＡＳＰ回路は印刷回路板上に組み立てられるパ
ッケージＩＣ、マルチチップモジュール基板上に組み立
てられる非パッケージダイ、集積回路内の小回路、もし
くはマルチチップモジュール半導体基板に埋め込まれる
回路として存在することができる。
【０２３９】階層アドレス可能シャドーポートおよびプ
ロトコル 本発明のＡＳＰコンセプトを拡張することによりシステ
ムのルート環境を多レベルシステムのシステム内の任意
の環境レベルおよびネストレベルからなるネットワーク
まで階層接続する手段が提供される。さらに、接続が行
われると、階層ＡＳＰ（ＨＡＳＰ）回路によりＳＢＭお
よび１１４９．１シリアルバスプロトコルを介してルー
ト環境から接続された環境へ通信する手段が提供され
る。
【０２４０】本開示の残りを通じて“環境”および“ア
プリケーション”という言葉を使用する。“環境”とい
う言葉はシステムアーキテクチュア内の物理的レベルを
示すのに使用される。“ルート環境”は最低レベル環境
であり、ＳＢＭが常駐するところである。ルート環境よ
りも物理的に一つ上のレベルは環境レベル１と呼ばれ、
２つ上のレベルは環境レベル２と呼ばれ、以下同様であ
る。“アプリケーション”という言葉は本発明を使用し
てターゲットとＳＢＭを接続した時にＳＢＭによりアク
セスすることができる環境内のターゲットを示すのに使
用される。
【０２４１】ＡＳＰおよびＲＣＡＳＰ回路および前記プ
ロトコルをＨＡＳＰを介してＳＢＭに接続することがで
きるが、説明を簡単にするために本開示ではＡＳＰだけ
を使用する。
【０２４２】図３２に一つのレベル環境で使用される階
層ＡＳＰもしくはＨＡＳＰを示し、バックプレーンルー
ト環境内のＳＢＭはバックプレーン１１４９．１シリア
ルバスを介してレベル１環境内のボードレベルＡＳＰ１
−ｎ：１に接続されている。各ボードレベルＡＳＰはさ
らにボードレベル１１４９．１シリアルバスを介してボ
ード（アプリケーション）のＳＣＡＮ ＩＣにさらに接
続されている。図３２のＡＳＰに与えたネーミング規定
は“ＡＳＰｙ：ｚ”であり、“ｙ”はＡＳＰのアドレス
を示し“ｚ”はＡＳＰが存在する環境レベルを示す。以
後、ＡＳＰおよびＨＡＳＰ共にこのネーミング規定に従
う。簡単にするために、ＴＤＯおよびＴＤＩ型バス信号
各のみを示し、ＴＭＳおよびＴＣＫ信号線のみを示す。
【０２４３】ボード（１〜ｎ）の一つのアプリケーショ
ン（ＩＣ）がＳＢＭによりシリアルにアクセスされる前
に、バックプレーンルート環境とボードレベル１環境間
の接続を行わなければならない。図３２に示す例では、
環境１は各々がＡＳＰ１〜ｎを付随するボード１〜ｎに
より構成される。各ボードのアドレスは各ＡＳＰに与え
られる１，２‥ｎ番号法により示される。環境１のＡＳ
Ｐはその主ポート（ＰＴＤＩ，ＰＩＭＳ，ＰＴＣＫ，Ｐ
ＴＤＯ）がルート環境のＳＢＭに接続され、その従ポー
ト（ＳＴＤＩ，ＳＴＭＳ，ＳＴＣＫ，ＳＴＤＯ）がアプ
リケーション（ＩＣ）に接続されるようにされる。ま
た、ＡＳＰの環境番号（１）がインターフェイス信号
名、すなわちＰＤＴＩ１、ＰＤＴＯ１、ＳＴＤＯ１、Ｓ
ＴＤＯ１に含まれる。
【０２４４】環境１のアプリケーションをルート環境の
ＳＢＭに接続するために、ＳＢＭは前記ＡＳＰプロトコ
ルで定義されたＩ、Ｓ、Ａ信号およびフレーミング法を
使用して全ＡＳＰへセレクトプロトコル（ＴＤＯ〜ＰＴ
ＤＩ１）を出力する。図示する例では、セレクトプロト
コル内に送られる選定アドレスはアドレス２（Ａ２）で
ありセレクトプロトコルの始め（Ｂ）と終り（Ｅ）が示
される。２のアドレスを有するセレクトプロトコルの受
信に応答して、ＡＳＰ２は２のアドレス（Ａ２）を有す
る肯定応答プロトコル（ＰＴＤＯ１〜ＴＤＩ）をＳＢＭ
へ出力し、次にボード２のアプリケーション（ＩＣ）を
１１４９．１シリアルバスを介してＳＢＭまで接続す
る。セレクトプロトコルにより、肯定応答プロトコルの
始め（Ｂ）と終り（Ｅ）が示される。
【０２４５】２つだけの環境、ボードおよびバックプレ
ーン間で接続が行われるためこの接続プロセスは１本の
マスターバックプレーンバス上のＡＳＰ回路に関して前
記したものと同じである。また接続プロセスが行われる
のは１１４９．１シリアルバスがディセーブル状態であ
る期間、すなわち図の第１および第２のＸ間の期間であ
ることが判る。
【０２４６】この接続方式のアナロジーも図３２に示
し、このアナロジーによりコンピュータ内のルートディ
レクトリから第１レベルディレクトリをセレクトしてフ
ァイルのアクセスを得る操作がシステム内のルート環境
からの第１レベル環境をセレクトしてアプリケーション
へのアクセスを得る操作と比較される。
【０２４７】コンピュータハードディスク内の階層ディ
レクトリ内のファイルであるかのようにハードウェアシ
ステム環境内のアプリケーションを階層的にセレクトお
よびアクセスするＨＡＳＰ回路ケーパビリティにより、
このような環境において従来のシリアルバスネットワー
クに付随するアクセス上の制約を克服する方法が提供さ
れる。
【０２４８】
【ＨＡＳＰを使用した２レベルアクセス】図３３の２レ
ベル環境では、サブシステムルート環境内のＳＢＭはサ
ブシステム１１４９．１シリアルバスを介してレベル１
環境内のバックプレーンレベルＨＡＳＰ１〜ｎに接続さ
れる。各バックプレーンレベルＨＡＳＰ１〜ｎはさらに
バックプレーン１１４９．１シリアルバスを介して一連
のボードレベルＡＳＰ１〜ｎに接続される。各ボードレ
ベルＡＳＰ１〜ｎはさらにボードレベル１１４９．１シ
リアルバスを介してアプリケーション（ＩＣ）に接続さ
れる。前記接続を行うＨＡＳＰおよびＡＳＰ間の接続し
か示されていないが、全ＨＡＳＰが高レベル環境に接続
される。
【０２４９】ＨＡＳＰ１〜ｎ：１はその主ポート（ＰＴ
ＤＩ，ＰＴＭＳ，ＰＴＣＫ，ＰＴＤＯ）が低レベル環境
に接続され、その従ポート（ＳＴＤＩ、ＳＴＭＳ、ＳＴ
ＣＫ、ＳＴＤＯ）が高レベル環境に接続されるようにさ
れる。例えば、バックプレーンレベル１環境内のＨＡＳ
Ｐ１〜ｎはその主ポートを介してルート環境（低レベル
環境）のＳＢＭに接続され、その従ポートを介してボー
ドレベル２環境（高レベル環境）のＡＳＰ１〜ｎ：２に
接続されている。また、各ＨＡＳＰ／ＡＳＰポートの環
境レベル番号が信号名に含まれている。例えば、環境１
のＨＡＳＰ１〜ｎの主従信号名は番号“１”で終る、す
なわちＰＴＤＩ１、ＰＴＤＯ１、ＳＴＤＯ１、ＳＴＤＯ
１。
【０２５０】ボード（１〜ｎ）の一つのアプリケーショ
ン（ＳＣＡＮ ＩＣ）がＳＢＭによりシリアルにアクセ
スされる前に、システムルート環境、バックプレーンレ
ベル１環境、およびボードレベル２環境間で階層接続を
行わなければならない。環境２は各々がＡＳＰを有する
ボード１〜ｎにより構成される。各ボードＡＳＰのアド
レスは各ＡＳＰに与えられる１、２‥ｎ番号方式により
示される。環境１は各々がＨＡＳＰを有するバックプレ
ーン１〜ｎにより構成される。各バックプレーンＨＡＳ
Ｐのアドレスは各ＨＡＳＰに与えられる１、２‥ｎ番号
方式により示される。
【０２５１】環境１（ＨＡＳＰ１：１）のバックプレー
ン１内の環境２（ＡＳＰ２：２）のボード２を図３２の
ルート環境内のＳＢＭと接続するために、ＳＢＭは前に
定義したＩ、Ｓ、Ａ信号およびフレーミング法を使用し
て階層セレクトプロトコル（ＴＤＯ〜ＰＴＤＩ１）を出
力する。第１および第２のＩ信号間で多数の第１および
第２のＳ信号を送信できる点において、このセレクトプ
ロトコルは最初の発明のセレクトプロトコルとは異って
いる。これにより、１セレクトプロトコルシーケンス中
に多数のアドレス（Ａ）をフレーミングして送信するこ
とができる。階層セレクトプロトコルシーケンスで送信
される最初にフレームされるアドレス（Ａ１）はＨＡＳ
Ｐ１：１、すなわち環境１のＨＡＳＰ１をセレクトする
のに使用される。階層セレクトプロトコルシーケンスで
送信される第２のフレームされたアドレス（Ａ２）はＡ
ＳＰ２：２、すなわち環境２のＡＳＰ２、をセレクトす
るのに使用される。ＳＢＭからの階層セレクトプロトコ
ル出力は第２のＩ信号の送信時、最初の発明の非階層セ
レクトプロトコルがまさに終止する時に終止する。
【０２５２】ＨＡＳＰ１：１はＳＢＭからそのアドレス
フレーム（ＳＡ１Ｓ）を受信すると、アドレスフレーム
にどの信号が続くかを調べる。アドレスフレームにＩ信
号が続く場合には、ＨＡＳＰ１：１はセレクトプロトコ
ルが完了したことを認識してその肯定応答プロトコルを
開始する。アドレスフレームにＳ信号が続く場合には、
ＨＡＳＰ１：１はセレクトプロトコルが階層構造であり
新しいアドレスフレームが送信中であることを認識す
る。アドレスフレームにＤ信号が続く場合には、ＨＡＳ
Ｐ１：１はセレクトプロトコルが階層構造でありメッセ
ージフレーム（第２の発明のＲＣＡＳＰメッセージフレ
ームの説明参照）内の新しいデータフィールドが送信中
であることを認識する。階層セレクトプロトコルが送信
中であることを認識すると、ＨＡＳＰは受信する任意他
のアドレスフレームやデータフィールドには応答せず、
したがって現在の階層セレクトプロトコル内で送信され
る後続アドレスフレームもしくはデータフィールドによ
りディセレクトもしくはリセットされることがない。ま
た、セレクトプロトコルが階層構造であることをセレク
トされたＨＡＳＰが認識すると、内部フラグビットが設
定されてセレクトプロトコルに続く肯定応答プロトコル
中の動作が修正される。階層肯定応答プロトコルについ
ては後記する。
【０２５３】ＳＢＭからＲＣＡＳＰへ一つ以上のＨＡＳ
Ｐを介してセレクトプロトコルメッセージフレームが階
層的に送信されている時は、ＨＡＳＰはメッセージフレ
ーム内でフィールドを分離するＤ−Ｓ−Ｄ信号シーケン
スを認識する。ＨＡＳＰはメッセージフレーム内のデー
タフィールドをアドレスフレームと同様に処理し、それ
らをＳＢＭからＲＣＡＳＰへ中継する。
【０２５４】第２のアドレスフレーム（ＳＡ２Ｓ）の開
始に応答して、ＨＡＳＰ１：１によりそのＳＴＤＯ１出
力がイネーブルされてセレクトプロトコル操作を開始
し、この場合ＡＳＰ２：２である次高位レベル環境のＡ
ＳＰ／ＨＡＳＰへ第２のアドレスフレーム（ＳＡ２Ｓ）
が転送される。ＨＡＳＰ１：１は第１の信号を出力する
ことによりセレクトプロトコルを開始し、次にアドレス
フレーム（ＳＡ２Ｓ）を転送し、次に第２のＩ信号を出
力することによりセレクトプロトコルを終止する。２レ
ベル階層セレクトプロトコルシーケンスの始め（Ｂ）と
終り（Ｅ）を図３３に示す。ＳＢＭから出力される階層
セレクトプロトコル出力と環境１のＨＡＳＰ２からの階
層セレクトプロトコルとの間には１信号待ち時間があ
る。この待ち時間はＨＡＳＰ２が実施してそのアドレス
フレーム入力（ＳＡ２Ｓ）にどの信号（ＳもしくはＩ）
が続くかを決定する判断ステップにより生じる。階層セ
レクトプロトコルによりアクセスされる各付加環境レベ
ルに対して１信号待ち時間が導入される。
【０２５５】ＳＢＭが階層セレクトプロトコルの送信を
完了すると、そのＴＤＯ出力にＴ信号が出力されＨＡＳ
Ｐ１：１のＰＴＤＯ１出力からの肯定応答プロトコルの
開始に対してそのＴＤＩ入力の監視が開始される。同様
に、ＨＡＳＰ１：１によるＳＢＭからＡＳＰ２：２への
階層セレクトプロトコルの中継が完了すると、そのＳＴ
ＤＯ１出力にＴ信号が出力されＡＳＰ２：２のＰＴＤＯ
２出力からの肯定応答プロトコルの開始に対してそのＳ
ＴＤＩ１入力の監視が開始される。
【０２５６】ＨＡＳＰ１：１からのセレクトプロトコル
送信においてＡＳＰ２：２がそのアドレスフレーム（Ｓ
Ａ２Ｓ）受信した後で、ＨＡＳＰ１：１へのその肯定応
答プロトコル出力が開始される。第１のＩ信号を送信し
て肯定応答プロトコルを開始した後で、ＡＳＰ２：２は
そのアドレスフレームシーケンス（ＳＡ２Ｓ）をそのＰ
ＴＤＯ２出力からＨＡＳＰ１：１のＳＴＤＩ１入力へ出
力する。ＡＳＰ２：２からのアドレスフレーム入力の第
１のＳ信号に応答して、ＨＡＳＰ１：１によりそのＰＴ
ＤＯ１出力がイネーブルされ第１のＩ信号を出力するこ
とによりＡＳＰ２：２からＳＢＭのＴＤＩ入力への肯定
応答プロトコルの中継が開始される。ＡＳＰ２：２はＨ
ＡＳＰ１：１のＳＴＤＩ１入力へそのアドレスフレーム
を送信すると、ＨＡＳＰ１：１のＳＴＤＩ１入力へ第２
のＩ信号を出力することによりその肯定応答を終止さ
せ、次に環境１からの１１４９．１シリアルバスを環境
２のボード２上のアプリケーションに接続する。
【０２５７】ＡＳＰ２：２からの第２のＩ信号入力に応
答して、ＨＡＳＰ１：１はＳＢＭのＴＤＩ入力へそれ自
体のアドレスフレーム（ＳＡＩＳ）を出力することによ
り肯定応答プロトコルシーケンスを継続する。ＨＡＳＰ
１：１はＳＢＭのＴＤＩ入力へそのアドレスフレームを
送信すると、ＳＢＭのＴＤＩ入力へ第２のＩ信号を出力
することにより階層肯定応答プロトコルを終止し、次に
ルート環境からの１１４９．１シリアルバスを環境１の
バックプレーン１１４９．１シリアルバスに接続する。
第２のＩ信号を受信すると、ＳＢＭは階層肯定応答プロ
トコル送信が完了したことを決定し受信アドレスを調べ
て正しい階層接続がなされたことを確認する。セレクト
プロトコルと共に、階層肯定応答プロトコルの始め
（Ｂ）と終り（Ｅ）を図３３に示す。
【０２５８】１つ以上のＨＡＳＰを介してＲＣＡＳＰか
らＳＢＭへ肯定応答プロトコルメッセージフレームが階
層的に送信されていると、ＨＡＳＰはメッセージフレー
ム内のフィールドど分離するＤ−Ｓ−Ｄ信号シーケンス
を認識する。ＨＡＳＰはアドレスフレームと同様にメッ
セージフレーム内のデータフィールドを処理してＲＣＡ
ＳＰからＳＢＭへ中継する。
【０２５９】ＳＢＭからの階層セレクトプロトコル出力
とＳＢＭが受信する階層肯定応答プロトコルとの間には
形式上の対称性がある。プロトコルの唯一の違いは階層
セレクトプロトコルでは、最低環境レベルアドレスフレ
ームが最初に送信され階層肯定応答プロトコルでは最高
環境レベルアドレスフレームが最初に送信される。
【０２６０】階層肯定応答プロトコルにおけるアドレス
フレームの順序付けが階層肯定応答プロトコル方式を機
能させるキーとなる。アクセスされた最高環境レベルで
階層肯定応答プロトコルを開始させれば、低環境レベル
のＨＡＳＰはそのＳＴＤＩ入力を監視して階層肯定応答
プロトコルの開始時を決定するだけでよい。上位肯定応
答プロトコルは第１および第２のＩ信号によりフレーム
されているため、低レベルＨＡＳＰは上位肯定応答プロ
トコル送信の完了時を簡単に決定してＳＢＭへ中継され
る階層肯定応答プロトコル内にそれ自体のアドレスフレ
ーム肯定応答表示を挿入することができる。したがっ
て、階層肯定応答プロトコルの操作は簡単な構造とされ
使用する環境レベル番号とは無関係となる。
【０２６１】各環境レベルにおける接続は肯定応答プロ
トコルの送出順で行われるため、ＨＡＳＰ回路およびプ
ロトコルにより可能とされる階層接続プロセスは前記Ａ
ＳＰプロトコルとは幾分異なる。例えば、図３３におい
てＡＳＰ２：２はその肯定応答プロトコルを送信した後
で接続され、次にＨＡＳＰ１：１はそのアドレスフレー
ムを含み階層肯定応答プロトコルシーケンスを終止させ
た後で接続される。しかしながら、階層肯定応答プロト
コルの終りに全環境が接続されルート環境内のＳＢＭを
介したシリアルアクセスが準備完了となるため、同じ結
果が得られる。また、１１４９．１シリアルバスがディ
セーブル状態である期間、すなわち図の第１および第２
のＸ間の期間中に階層接続プロセスが行われることが判
る。
【０２６２】本接続方式のアナロジーを図３３に示し、
コンピュータ内のルートディレクトリからの第２レベル
ディレクトリをセレクトしてファイルへのアクセスを得
る操作がシステム内のルート環境から第２レベル環境を
セレクトしてアプリケーションへのアクセスを得る操作
と比較される。
【０２６３】ＨＡＳＰを使用する３レベルアクセス 図３４の３レベル環境において、システムルート環境内
のＳＢＭは環境１内のサブシステムレベルＨＡＳＰへ接
続される。サブシステムレベルＨＡＳＰ１−ｎ：１は環
境２のバックプレーンレベルＨＡＳＰ１−ｎ：２に接続
される。バックプレーンレベルＨＡＳＰ１−ｎ：２は環
境３のボードレベルＡＳＰ１−ｎ：３に接続される。各
ＡＳＰは各ボード１−ｎ上のアプリケーション（ＳＣＡ
Ｎ ＩＣ）に接続される。前記接続を行うＨＡＳＰおよ
びＡＳＰ間の接続しか示されていないが、全ＨＡＳＰが
高レベル環境に接続される。システムレベルＳＢＭによ
りアプリケーションがアクセスされる前に、システムレ
ベルルート環境、サブシステムレベル１環境、バックプ
レーンレベル２環境、およびボードレベル３環境間の階
層接続を行わなければならない。
【０２６４】ＡＳＰｎ：３を付随するアプリケーション
を図３のルート環境におけるＳＢＭと接続するために、
ＳＢＭは階層セレクトプロトコル（ＴＤＯ〜ＰＴＤＩ
１）を出力してさまざまな環境レベル間の接続を行う。
階層セレクトプロトコル内の最初のフレームアドレス
（Ａ１）によりサブシステム環境１におけるＨＡＳＰ
１：１がセレクトされる。第２のフレームアドレス（Ａ
２）によりバックプレーン環境２内のＨＡＳＰ２：２が
セレクトされる。第３のフレームアドレス（Ａｎ）によ
り環境３のボード“ｎ”のＡＳＰｎ：３がセレクトされ
る。第２のＩ信号を送信することによりＳＢＭからの階
層セレクトプロトコル出力が終止する。
【０２６５】ＨＡＳＰ２：２のセレクトプロトコル出力
からそのアドレスフレーム（ＳＡｎＳ）を受信した後
で、ＡＳＰｎ：３はＨＡＳＰ２：２へ肯定応答プロトコ
ルを返送する。ＡＳＰｎ：３からの肯定応答プロトコル
の受信に応答して、ＨＡＳＰ２：２はＨＡＳＰ１：１へ
肯定応答プロトコルを送信し、それにはＡＳＰｎ：３
（ＳＡｎＳ）から送られるアドレスフレームが含まれそ
れにはそれ自体のアドレスフレーム（ＳＡ２Ｓ）が続い
ている。ＨＡＳＰ２：２からの肯定応答プロトコルの受
信に応答して、ＨＡＳＰ１：１はルート環境内のＳＢＭ
へ肯定応答プロトコルを送信しそれにはＡＳＰｎ：３
（ＳＡｎＳ）およびＨＡＳＰ２：２（ＳＡ２Ｓ）から送
出されるアドレスフレームが含まれそれ自体のアドレス
フレーム（ＳＡ１Ｓ）が続いている。
【０２６６】各デバイスがその肯定応答プロトコルの送
信を完了すると、その主従ポートが一緒に接続されて１
１４９．１シリアルバスを介したアクセスが可能とな
る。ＳＢＭはＨＡＳＰ１：１からの完全な階層肯定応答
プロトコル出力を受信すると、正確な階層接続がなされ
たかどうかを検証する。検証プロセスの後で、ＳＢＭは
ＨＡＳＰ１：１、ＨＡＳＰ２：２、およびＡＳＰｎ：３
間の接続を介して環境３内のボード“ｎ”上のアプリケ
ーションにシリアルにアクセスする。
【０２６７】理解を助けるために、この接続方式のアナ
ロジーを図３４に示し、コンピュータ内のルートディレ
クトリから第３レベルディレクトリをセレクトしてファ
イルへのアクセスを得る操作がシステム内のルート環境
から第３レベル環境をセレクトしてアプリケーションへ
のアクセスを得る操作を比較される。
【０２６８】ＨＡＳＰを使用した第Ｍレベルアクセス 前の例は１、２および３レベルシステム環境にアクセス
するＨＡＳＰ発明を示すものであるが、階層セレクトプ
ロトコルで送信されるアドレスフレーム数を単に増加す
るだけで、本発明を使用してシステム内の任意の環境レ
ベル（Ｍ）にアクセスすることができる。マスターデバ
イス（ＳＢＭ）を任意の環境レベルにおけるスレーブデ
バイス（ＡＳＰ）に階層接続する第３の発明の能力によ
り、所望のターゲットアプリケーションを精密にアクセ
スすることができる極めてフレクシブルな接続方法が提
供される。ターゲットアプリケーションはシステム、サ
ブシステム、バックプレーン、ボード、マルチチップモ
ジュール、ＩＣ、ＩＣ内の小回路、ＩＣ内の小回路内の
回路等とすることができる。
【０２６９】例えば、図３５の階層セレクトおよび肯定
応答プロトコルは中間環境レベル１、２、３‥ｍ−２、
ｍ−１を介して環境レベル“ｍ”内のアプリケーション
をルート環境（ＲＥ）内のＳＢＭに接続する発明を示
す。階層セレクトおよび肯定応答プロトコル内の各アド
レスフレームはシーケンス“Ｓｍ：ａＳ”により示さ
れ、最初のＳはアドレスフレームを開始させるセレクト
信号であり、“ｍ”はアドレスが配置される環境レベル
を単に示すために含まれる１〜Ｍの数であり、“ａ”は
環境レベル（ｍ）に対して送受信されるアドレスフレー
ムを表わす１〜ｎの数であり、第２のＳはアドレスフレ
ームを停止させるセレクト信号である。
【０２７０】図３５において、ルート環境（ＲＥ）のＳ
ＢＭは環境１（Ｅ１）のＨＡＳＰａへ階層セレクトプロ
トコルを出力する。階層セレクトプロトコルは各環境レ
ベル１−Ｍに対するアドレスフレーム（ａ）からなって
いる。環境１のＨＡＳＰａはＳＢＭからセレクトプロト
コルを受信し、そのアドレスフレーム（Ｓ１：ａＳ）を
削除し、残りのアドレスフレームを環境２（Ｅ２）のＨ
ＡＳＰａへ転送する。環境２のＨＡＳＰａは環境１のＨ
ＡＳＰａからセレクトプロトコルを受信し、そのアドレ
スフレーム（Ｓ２：ａＳ）を削除し、残りのアドレスフ
レームを環境３のＨＡＳＰａへ転送する。環境３のＨＡ
ＳＰａは環境２のＨＡＳＰａからセレクトプロトコルを
受信し、そのアドレスフレーム（Ｓ３：ａＳ）を削除
し、残りのアドレスフレームを次高位環境レベルのＨＡ
ＳＰａへ転送する。このプロセスは環境ｍ−１のＨＡＳ
Ｐａが環境ｍ−２のＨＡＳＰａからセレクトプロトコル
を受信し、そのアドレスフレーム（Ｓｍ−１：ａＳ）を
削除し、最終アドレスフレーム（Ｓｍ：ａＳ）を環境ｍ
のＡＳＰａへ転送するまで続けられる。
【０２７１】ＡＳＰの替りにＲＣＡＳＰに対して階層接
続が行われると、階層セレクトプロトコル内のＳＢＭか
らの最終フレーム出力は図４のアドレスフレーム（Ｓ
ｍ：ａＳ）の替りにメッセージフレームとなる。メッセ
ージフレームはアドレスフレーム等の第２のＳ信号を有
し、メッセージフレーム内にはＳ信号により分離される
フィールドがさらに存在する。メッセージフレームにつ
いて図２６について詳細説明を行っている。
【０２７２】図３５の階層セレクトプロトコルに応答し
て、環境ｍのＡＳＰは環境ｍ−１のＨＡＳＰａへ階層肯
定応答プロトコルを出力する。階層肯定応答プロトコル
は第１および第２の信号（Ｓｍ：ａＳ）によりフレーム
されたＡＳＰａのアドレスからなっている。環境ｍ−１
のＨＡＳＰａは環境ｍのＡＳＰａから肯定応答プロトコ
ルを受信し、そのアドレスフレーム（Ｓｍ−１：ａＳ）
を挿入し、環境ｍ−２のＨＡＳＰａへ肯定応答プロトコ
ルを転送する。環境ｍ−２のＨＡＳＰａは環境ｍ−１の
ＨＡＳＰａから肯定応答プロトコルを受信し、そのアド
レスフレーム（Ｓｍ−２：ａＳ）を挿入し、次下位環境
レベルへ肯定応答プロトコルを転送する。
【０２７３】その後、環境３のＨＡＳＰａは次高位環境
から肯定応答プロトコルを受信し、そのアドレスフレー
ム（Ｓ３：ａＳ）を挿入し、環境２のＨＡＳＰａへ肯定
応答プロトコルを転送する。環境２のＨＡＳＰａは環境
３のＨＡＳＰａから肯定応答プロトコルを受信し、その
アドレスフレーム（Ｓ２：ａＳ）を挿入し、環境１のＨ
ＡＳＰａへ肯定応答プロトコルを転送する。環境１のＨ
ＡＳＰａは環境２のＨＡＳＰａから肯定応答プロトコル
を受信し、そのアドレスフレーム（Ｓ１：ａＳ）を挿入
し、ルート環境（ＲＥ）内のＳＢＭへ肯定応答プロトコ
ルを転送する。ＳＢＭが環境１のＨＡＳＰａから第２の
Ｉ信号を受信すると、階層肯定応答プロトコルが完了す
る。
【０２７４】ＡＳの替りにＲＣＡＳＰに対して階層接続
がなされている時は、階層肯定応答プロトコル内のＳＢ
Ｍへの第１のフレーム入力は図３５に示すアドレスフレ
ーム（Ｓｍ：ａＳ）の替りにメッセージフレームとな
る。メッセージフレームはアドレスフレームのような第
２ののＳ信号を有しているが、メッセージフレームの内
側にはＳ信号により分離されるフィールドがさらに存在
している。
【０２７５】各ＨＡＳＰから階層肯定応答プロトコルが
出力された後で、デバイスの主従ポート間の接続を行っ
てルート環境のＳＢＭが環境ｍ内のセレクトされたＡＳ
Ｐに接続されたターゲットアプリケーションに階層アク
セスできるようにする接続が形成される。
【０２７６】一般的に、階層セレクトプロトコル中に影
響を及ぼすプロトコルは第１および第２のＩ信号により
画定される１セレクトプロトコルフレーム内でＳＢＭが
一連のアドレスフレームを出力するものである。このよ
うな連続環境レベルにおいて、セレクトされるＨＡＳＰ
はそのアドレスフレームを階層セレクトプロトコルから
減じるすなわち削除して他方のアドレスフレームを次高
位環境へ転送する。各環境レベルにおいて最高レベル環
境のセレクトされたＨＡＳＰへ最終アドレスフレームが
送信されるまでこのアドレスフレーム削除プロセスは続
けられる。最高レベルＨＡＳＰがセレクトされた後で、
階層セレクトプロトコルは第２のＩ信号により終止す
る。
【０２７７】一般的に、階層肯定応答プロトコル中に影
響を及ぼすプロセスは階層セレクトプロトコルの逆であ
る。階層肯定応答プロトコルは第１および第２のＩ信号
により画定される１肯定応答プロトコルフレーム内にそ
のアドレスフレームを出力する最高レベル環境内のセレ
クトされたＨＡＳＰにより開始される。最高環境内のＨ
ＡＳＰから肯定応答プロトコル出力に応答して、低レベ
ル環境のＨＡＳＰが肯定応答プロトコルおよびアドレス
フレームを介してルート環境のＳＢＭへ通される。各連
続低環境レベルにおいて、次下位環境レベルへ上位アド
レスフレームが送信された後で、その環境に対するアド
レスフレームが階層肯定応答プロトコルへ付加すなわち
挿入される。全ＨＡＳＰからの全アドレスフレームがル
ート環境のＳＢＭへ送信されるまでこのアドレスフレー
ム挿入プロセスは続けられる。最下位ＨＡＳＰのアドレ
スフレームがＳＢＭへ送信された後で、第２のＩ信号に
より階層肯定応答プロトコルが終止される。
【０２７８】システム内の階層リセットＨＡＳＰ 何らかの理由により、ＳＢＭが階層セレクトプロトコル
に応答して階層肯定応答プロトコルを受信できない場合
には、（ＡＳＰについて前記したように）多数のリセッ
トアドレスフレームからなる階層セレクトプロトコルを
発生してシステム内の全ＨＡＳＰ／ＡＳＰデバイスをグ
ローバスにリセットすることができる。また、階層セレ
クトプロトコルを使用してセレクトされた環境内もしく
は環境上に存在するＨＡＳＰ／ＡＳＰデバイスだけをロ
ーカルリセットすることもできる。ローカルリセットを
行う場合には、ＳＢＭは実際のアドレスフレームを出力
した後でリセットアドレスフレームを出力してリセット
すべき環境内のＨＡＳＰ／ＡＳＰデバイスだけにリセッ
トアクションを指令することができる。システム内の全
ＨＡＳＰ／ＡＳＰデバイスをグローバルにリセットし環
境“ｍ”のＡＳＰだけをローカルにリセットする例を図
３６の階層セレクトプロトコルに示す。
【０２７９】図３６の各環境レベル（１−ｍ）のアドレ
スフレームにおける“ｒ”はリセットアドレスを示す。
各環境レベル（１−ｍ）のアドレスフレームにおける
“ａ”は実アドレスを示す。各環境レベルにおける全Ｈ
ＡＳＰ／ＡＳＰが終止もしくは次高位環境レベルへ送信
すなわち中継された後の階層セレクトプロトコル内のリ
セットアドレス“ｒ”に応答する。
【０２８０】グローバルコマンドおよびローカルコマン
ドは前記ローカルおよびグローバルリセッティングとほ
とんど同様に行うことができる。本発明のＡＳＰ回路に
グローバルコマンドを使用することに関して前記したよ
うに、システム内のＲＣＡＳＰおよびＡＳＰ回路により
同時に実行されるグローバルコマンドのサポートはこの
ために使用される一つ以上のアドレスを逆にして行うこ
とができる。グローバルリセットコマンドにより、コマ
ンドを受信するデバイスは肯定応答メッセージを送出し
ないようにしなければならず、さもないとバスクラッシ
ュ状況を呈することになる。
【０２８１】ＳＢＭおよびＨＡＳＰ接続および回路説明 図３７にＳＢＭ、ＨＡＳＰおよびＡＳＰ間の接続を示
す。ルート環境のＳＢＭはバックプレーン環境１のＨＡ
ＳＰ１（ＨＡＳＰ１／Ｅ１）に接続されている。ＨＡＳ
Ｐ１／Ｅ１はボード環境２のＡＳＰ１（ＡＳＰ１／Ｅ
２）に接続されている。ＡＳＰ１／Ｅ２はボード１上の
アプリケーション（ＩＣ）に接続されている。ＳＢＭと
ＡＳＰ１／Ｅ２間には任意数のＨＡＳＰを接続すること
ができるが、簡単にするために１本だけを示す。また、
環境１には一つのＨＡＳＰだけを示し環境２には一つの
ＡＳＰだけが示されているが、いずれの環境でも任意数
のデバイスが存在し得る。
【０２８２】ＳＢＭはセレクトプロトコルをＨＡＳＰ１
／Ｅ１へ出力する送信機回路ＸＭＴと、ＰＴＤＯ１〜Ｔ
ＤＩのＨＡＳＰ１／Ｅ１からの肯定応答プロトコルを受
信する受信機回路ＲＣＲと、送受信機回路の動作を調整
するマスターコントロール回路ＭＣＣを有している。Ｓ
ＢＭの送信機回路はセレクトプロトコルの出力に使用さ
れない場合には、ＨＡＳＰ１／Ｅ１およびＡＳＰ１／Ｅ
２を介して、１１４９．１走査動作中にｂｏａｒｄ１の
ＩＣへシリアルデータを出力するのに使用できる。同様
に、ＳＢＭの受信機は肯定応答プロトコルの受信に使用
されない場合には、１１４９．１走査動作中にＨＡＳＰ
１／Ｅ１およびＡＳＰ１／Ｅ２を介してｂｏａｒｄ１の
ＩＣからシリアルデータを受信するのに使用することが
できる。ＳＢＭの送受信機回路はマスターコントロール
回路ＭＣＣにより制御されて１１４９．１シリアルバス
プロトコルもしくは本発明のプロトコルを送受信する。
【０２８３】ＨＡＳＰ／ＡＳＰデバイスはＳＢＭからセ
レクトプロトコルを受信する受信機回路ＲＣＲ、ＳＢＭ
へ肯定応答プロトコルを出力する送信機回路ＸＭＴ、お
よび送受信機回路の動作を調整するスレーブコントロー
ル回路ＳＣＣを有している。送受信機回路はセレクトお
よび肯定応答プロトコルに使用されずかつＨＡＳＰ／Ａ
ＳＰがセレクトされている場合には、１１４９．１走査
動作中にＰＴＤＩからＳＴＤＯへかつＳＴＤＩからＰＴ
ＤＯへシリアルデータを転送することができる。
【０２８４】ボード１のＩＣの走査アクセスが必要な場
合には、ＳＢＭのマスターコントロール回路により送信
機はＳＢＭのＴＤＯ出力からＨＡＳＰ１／Ｅ１の受信機
のＰＴＤＩ１入力へ階層セレクトプロトコルを出力す
る。セレクトプロトコルに応答して、ＨＡＳＰ１／Ｅ１
の受信機はそのアドレスフレームをストリップオフしセ
レクトプロトコルをそのＳＴＤＯ１出力からＡＳＰ１／
Ｅ２の受信機のＰＴＤＩ２入力へ送信する。セレクトプ
ロトコルが終止した後で、ＡＳＰ１／Ｅ２のスレーブコ
ントロール回路により送信機回路はそのアドレスフレー
ムを含む階層肯定応答プロトコルをＡＳＰ１／Ｅ２のＰ
ＴＤＯ２出力からＨＡＳＰ１／Ｅ１の送信機のＳＴＤＩ
１入力へ出力し、次にその主従ポートを一緒に接続す
る。
【０２８５】肯定応答プロトコルに応答して、ＨＡＳＰ
１／Ｅ１の送信機はそのＰＴＤＯ１出力からＳＢＭのＴ
ＤＩ入力へ肯定応答プロトコルを通す時にそのアドレス
フレームを肯定応答プロトコルへ挿入し、次にその主従
ポートを一緒に接続する。階層肯定応答プロトコルの受
信後、ＳＢＭのマスターコントロール回路により送受信
機回路は１１４９．１走査動作を実施しＨＡＳＰ１／Ｅ
１およびＡＳＰ１／Ｅ２を介してボード１のＩＣへシリ
アルにアクセスする。
【０２８６】主従ポート間の同期転送 図３８にレベル間で階層メッセージを転送する同期回路
を示す。本発明のＡＳＰ実施例とＨＡＳＰ実施例との非
常に重要な違いは主従バス信号を接続するのに使用する
方法である。ＡＳＰプロトコルではＡＳＰにより１環境
レベル接続しか行われないため、簡単な電子スイッチや
マルチプレクサを使用して主従バス信号を接続すること
ができる。しかしながらＨＡＳＰを使用して任意数の環
境レベルを接続できるため、図３８に示すＤ−フリップ
フロップ（ＤＦＦ）のようなクロックれた記憶素子を使
用して主従ＨＡＳＰポート間の信号転送を同期化する方
法を提供することが非常に重要となる。
【０２８７】最初の発明のＡＳＰのように、簡単な電子
スイッチによりＨＡＳＰの主従バス信号接続がなされる
と、階層接続された多数のＨＡＳＰの累積遅延により本
発明がシリアルアクセスできる環境レベル数が制限され
る。しかしながら、図３８に示すＤＦＦを介して同期化
されたＨＡＳＰの主従接続では、より多くのＨＡＳＰが
階層接続に含まれるため遅延は累積せず、したがってＨ
ＡＳＰを使用して階層接続できる環境レベル数は制限さ
れない。
【０２８８】セレクトおよび肯定応答プロトコルに従っ
て、ＳＢＭとアプリケーションとの間で図３７にＨＡＳ
ＰおよびＡＳＰに対して行った接続を図３８に示す。Ｈ
ＡＳＰ１／Ｅ１はＤＦＦを介してＰＴＤＩ１入力をＳＴ
ＤＯ１出力に接続し、ＤＦＦを介してＰＴＭＳ１入力を
ＳＴＭＳ１出力に接続し、ＤＦＦを介してＳＴＤＩ１入
力をＰＴＤＯ１出力に接続し、ＰＴＣＫ１入力をＳＴＣ
Ｋ１出力に直接接続する。ＤＦＦは全てＳＢＭからのＴ
ＣＫ入力によりクロックされる。ＡＳＰ１／Ｅ２はＳＴ
ＤＩ２入力とＳＴＤＯ２出力、ＰＴＭＳ２入力とＳＴＭ
Ｓ２出力、ＳＴＤＩ２入力とＰＴＤＯ２出力、およびＰ
ＴＣＫ２入力とＳＴＣＫ２出力間の直接接続を行う。Ｈ
ＡＳＰは同期化接続法を使用するため、ＳＢＭおよびＡ
ＳＰ１／Ｅ２間に任意数のＨＡＳＰを配置してシステム
内の任意の階層環境レベルと接続を行うことができる。
【０２８９】ＳＢＭ送信機回路動作 ＳＢＭの送信機回路の動作状態図を図３９に示す。ＳＢ
Ｍはその送信機回路を使用して本発明の階層セレクトプ
ロトコルを送信し１１４９．１シリアルバス動作中にシ
リアルデータを送信する。状態図において、１１４９．
１バスがアクティブである時に送信機回路は強制的にＴ
ｒａｎｓｍｉｔｔｅｒ Ｄｉｓａｂｌｅｄ状態とされ
る。この状態により、１１４９．１バスの動作中に、送
信機が誤って階層セレクトプロトコルを出力することの
ないよう保証される。１１４９．１バスがアイドルであ
れば、送信機回路はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ
状態へ入る。階層セレクトプロトコルを出力する必要が
ない場合には、１１４９．１バスが再びアクティブとな
るまで送信機回路はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ
状態にとどまり、この場合送信機回路はＴｒａｎｓｍｉ
ｔｔｅｒ Ｄｉｓａｂｌｅｄ状態へ戻る。
【０２９０】Ｔｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ状態で
階層セレクトプロトコルを出力する必要がある場合に
は、送信機回路はＳｅｎｄ １ｓｔ Ｉｄｌｅ Ｓｉｇ
ｎａｌ状態に入り第１のＩ信号を出力して階層セレクト
プロトコルを開始させ、次にＳｅｎｄ １ｓｔ Ｓｅｌ
ｅｃｔ Ｓｉｇｎａｌ状態に入り第１のＳ信号を出力し
てアドレスフレームを開始し、次にＳｅｎｄ Ａｄｄｒ
ｅｓｓ Ｆｒａｍｅ状態に入ってアドレスを示す一連の
Ｄ信号を出力し、次にＳｅｎｄ ２ｎｄ Ｓｅｌｅｃｔ
Ｓｉｇｎａｌ状態に入り第２のＳ信号を出力してアド
レスフレームを停止させる。別のアドレスフレームを送
信する場合には、送信機回路はＳｅｎｄ２ｎｄ Ｓｅｌ
ｅｃｔ Ｓｉｇｎａｌ状態からＳｅｎｄ １ｓｔ Ｓｅ
ｌｅｃｔＳｉｇｎａｌ状態へ遷移して別のアドレスフレ
ームを開始させる。別のアドレスフレームを送信しない
場合には、送信機回路はＳｅｎｄ ２ｎｄ Ｓｅｌｅｃ
ｔ Ｓｉｇｎａｌ状態からＳｅｎｄ ２ｎｄ Ｉｄｌｅ
Ｓｉｇｎａｌ状態へ遷移して階層セレクトプロトコル
を停止させる。Ｓｅｎｄ ２ｎｄ Ｉｄｌｅ Ｓｉｇｎ
ａｌ状態から、送信機はＴｒａｎｓｍｉｔｔｅｒ Ｉｄ
ｌｅ状態へ戻る。１１４９．１バスが再びアクティブと
なるたびに送信機はＴｒａｎｓｍｉｔｔｅｒ Ｄｉｓａ
ｂｌｅｄ状態へ戻る。
【０２９１】フィールド間で休止が必要な場合には、休
止が完了するまで送信機はＳｅｎｄＦｉｒｓｔ Ｓｅｌ
ｅｃｔ Ｓｉｇｎａｌ状態にとどまってＳ信号を送信す
ることができる。
【０２９２】ＳＢＭがＡＳＰのアドレスフレームの替り
にＲＣＡＳＰへメッセージフレームを送出する場合に
は、Ｓｅｎｄ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態へメッ
セージフレームが送られる。Ｓｅｎｄ Ａｄｄｒｅｓｓ
Ｆｒａｍｅ状態はアドレスもしくはメッセージフレー
ムの送出に使用することができる。
【０２９３】ＳＢＭ受信機回路動作 ＳＢＭの受信機回路の動作状態図を図４０に示す。ＳＢ
Ｍはその受信機回路を使用して階層肯定応答プロトコル
を受信し１１４９．１シリアルバス動作中にシルアルデ
ータを受信する。状態図において、１１４９．１バスが
アクティブである時に受信機回路は強制的にＲｅｃｅｉ
ｖｅｒ Ｄｉｓａｂｌｅｄ状態とされる。この状態によ
り、１１４９．１バスの動作中に、受信機が誤ってイネ
ーブルされて偽入力状態を受信することがないように保
証される。１１４９．１バスがアイドルであれば、受信
機回路はＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ入る。１１
４９．１バスが再びアクティブとなると、受信機回路は
Ｒｅｃｅｉｖｅｒ Ｄｉｓａｂｌｅｄ状態へ戻る。Ｒｅ
ｃｅｉｖｅｒ Ｉｄｌｅ状態において、受信機回路はＩ
もしくはＳ信号の発生を問い合せる。Ｉ信号に応答し
て、受信機はＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態にとどま
る。Ｓ信号に応答して、受信機は第１のＳ信号の発生を
マスターコントロール回路（ＭＣＣ）へ知らせＳｔａｒ
ｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態へ遷移してアドレ
スフレーム入力動作を開始する。
【０２９４】Ｓｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態へ遷移すると、受信機回路はＩ、Ｓ、もしくはＤ信
号の発生を問い合せる。ＩもしくはＳ信号入力に応答し
て、受信機回路はＳｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａ
ｍｅ状態からＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ遷移し
偽の第１のＳ信号が受信されていることをマスターコン
トロール回路に知らせる。この遷移パスにより、
（１）．エラー入力に応答して受信機がＳｔａｒｔ Ａ
ｄｄｒｅｓｓ Ｆｒａｍｅ状態に遷移した場合に受信機
回路をＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ戻す方法、お
よび（２）．肯定応答プロトコルが実際には開始されて
いないことをマスターコントロール回路に知らせリセッ
トを行って第１のＳ信号表示の次の発生を探索開始する
方法が提供される。Ｄ信号入力に応答して、受信機回路
はＳｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態からＩ
ｎｐｕｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態へ遷移し送
信されたアドレスを受信開始する。受信機はＩｎｐｕｔ
Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態にとどまりＤ信号が
入力されている間アドレスを受信し続ける。Ｓ信号に応
答して、受信機回路はアドレスの入力を停止し、第２の
Ｓ信号の発生をマスターコントロール回路に知らせ、Ｉ
ｎｐｕｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態からＳｔｏ
ｐ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態へ遷移する。
【０２９５】ＳＢＭがＡＳＰからのアドレスフレームの
替りにＲＣＡＳＰからのメッセージフレームを受信して
いる場合には、メッセージフレームはＩｎｐｕｔ Ａｄ
ｄｒｅｓｓ Ｆｒａｍｅ状態に受信される。Ｉｎｐｕｔ
Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態を使用してアドレス
もしくはメッセージフレームを受信することができる。
【０２９６】Ｓ信号入力にもう一つのＳ信号が続く場合
には、ＳＢＭの受信機はＳｔｏｐＡｄｄｒｅｓｓ Ｆｒ
ａｍｅ状態で休止する。Ｓ信号入力にＤ信号が続く場合
には、ＳＢＭの受信機はＳｔｏｐ Ａｄｄｒｅｓｓ Ｆ
ｒａｍｅ状態からＩｎｐｕｔ Ａｄｄｒｅｓｓ Ｆｒａ
ｍｅ状態へ遷移してメッセージフレーム内にさらにデー
タフィールドを受信する。Ｓ信号入力にＩ信号が続く場
合には、ＳＢＭの受信機はＳｔｏｐ Ａｄｄｒｅｓｓ
Ｆｒａｍｅ状態からＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ
遷移して階層肯定応答プロトコルの入力を終止する。Ｓ
ＢＭの受信機がＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態に入る
と、ＳＢＭのマスターコントロール回路はＨＡＳＰアド
レスフレーム入力を予期ＨＡＳＰアドレスと整合させて
正しいＨＡＳＰがセレクトされているかどうかを調べ
る。アドレスフレーム入力が予期アドレスと整合する場
合には、ＳＢＭのマスターコントロール回路は１１４
９．１シリアルバスプロトコルを使用してセレクトされ
た階層アプリケーションにシリアルアクセスすることが
できる。アドレスフレームが予期アドレスと整合しない
場合には、ＳＢＭのマスターコントロール回路はアプリ
ケーションのシリアルアクセスを行おうとせず失敗を報
告する。
【０２９７】ＳＢＭマスターコントロール回路動作 ＳＢＭのマスターコントロール回路の動作状態図を図４
１に示す。マスターコントロール回路はＳＢＭの送受信
機回路の動作を調整する。マスターコントロール回路は
１１４９．１シリアルバスプロトコルもしくは本発明の
階層セレクトおよび肯定応答プロトコルを使用してＳＢ
Ｍの送受信機回路をイネーブルしてＨＡＳＰもしくはＡ
ＳＰデバイスと通信することができる。最初に、マスタ
ーコントロール回路は本発明の階層セレクトおよび肯定
応答プロトコルを使用してデバイスと通信しシリアルア
クセスするアプリケーションをセレクトする。アプリケ
ーションがセレクトされた後で、マスターコントロール
回路は１１４９．１シリアルバスプロトコルを使用して
アプリケーションをシリアルにアクセスする。
【０２９８】状態図に示すように、アプリケーションが
アクセスされない場合にはマスターコントロール回路は
Ｍａｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄ
ｌｅ状態にある。ＨＡＳＰ／ＡＳＰ接続が予めセレクト
されているアプリケーションへアクセスしたい場合に
は、マスターコントロール回路はＭａｓｔｅｒ Ｃｏｎ
ｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態からＳｃａｎ
Ａｐｐｌｉｃａｔｉｏｎ状態へ遷移し１１４９．１プ
ロトコルを使用してアプリケーションにシリアルアクセ
スすることができる。しかしながら、ＨＡＳＰ／ＡＳＰ
接続が予めなされていないアプリケーションにアクセス
する場合には、マスターコントロール回路はＳｃａｎ
Ａｐｐｌｉｃａｔｉｏｎ状態に入る前に接続をセレクト
しなければならない。アプリケーションをセレクトする
ために、マスターコントロール回路はＭａｓｔｅｒ Ｃ
ｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態からＴｒ
ａｎｓｍｉｔ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃ
ｔ Ｐｒｏｔｏｃａｌ状態へ遷移する。Ｔｒａｎｓｍｉ
ｔ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃｔ Ｐｒｏ
ｔｏｃａｌ状態では、マスターコントロール回路はＳＢ
Ｍの送信機回路にアプリケーションにアクセスするのに
必要なＨＡＳＰのアドレスフレームをロードし、次に送
信機回路が階層セレクトプロトコルを送信してアプリケ
ーションをセレクトできるようにする。
【０２９９】送信機回路が階層セレクトプロトコルを送
出できるようにした後で、マスターコントロール回路は
Ｔｒａｎｓｍｉｔ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌ
ｅｃｔ Ｐｒｏｔｏｃａｌ状態からＲｅｃｅｉｖｅ Ｈ
ｉｅｒａｒｃｈｉｃａｌ Ａｃｋｎｏｗｌｅｄｇｅ Ｐ
ｒｏｔｏｃａｌ状態へ遷移する。Ｒｅｃｅｉｖｅ Ｈｉ
ｅｒａｒｃｈｉｃａｌ Ａｃｋｎｏｗｌｅｄｇｅ Ｐｒ
ｏｔｏｃａｌ状態では、マスターコントロール回路によ
りＳＢＭの受信機回路はセレクトされたＨＡＳＰ／ＡＳ
Ｐデバイスから階層肯定応答プロトコルを受信できるよ
うにされる。階層肯定応答プロトコルの受信後、マスタ
ーコントロール回路はＲｅｃｅｉｖｅＨｉｅｒａｒｃｈ
ｉｃａｌ Ａｃｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ
状態からＥｘｐｅｃｔｅｄ Ａｄｄｒｅｓｓ Ｒｅｃｅ
ｉｖｅｄ？状態へ遷移してアドレスフレームが正しく受
信されたことを検証する。不正アドレスが受信される
と、マスターコントロール回路はセレクト動作を中断し
てＥｘｐｅｃｔｅｄ Ａｄｄｒｅｓｓ Ｒｅｃｅｉｖｅ
ｄ？状態からＲｅｐｏｒｔ Ａｄｄｒｅｓｓ／Ｔｉｍｅ
Ｏｕｔ Ｅｒｒｏｒ状態へ遷移する。Ｒｅｐｏｒｔ
Ａｄｄｒｅｓｓ／Ｔｉｍｅ Ｏｕｔ Ｅｒｒｏｒ状態で
は、マスターコントロール回路はアドレス失敗を報告し
ＳＢＭの送受信機回路をアドレス状態とする。
【０３００】ＳＢＭがＲＣＡＳＰからメッセージフレー
ムを受信している場合には、前記したように、Ｅｘｐｅ
ｃｔｅｄ Ａｄｄｒｅｓｓ Ｒｅｃｅｉｖｅｄ状態にお
いてメッセージフレーム内のフィールドもチェックされ
る。
【０３０１】正しいアドレスが受信されておれば、マス
ターコントロール回路はＥｘｐｅｃｔｅｄ Ａｄｄｒｅ
ｓｓ Ｒｅｃｅｉｖｅｄ？状態からＭａｓｔｅｒ Ｃｏ
ｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態へ遷移して
後にセレクトされたアプリケーションにアクセスする
か、もしくは１１４９．１バスプロトコルを使用してＳ
ｃａｎ Ａｐｐｌｉｃａｔｉｏｎ状態へ遷移して即座に
アプリケーションへアクセスする。いずれの場合にも、
マスターコントロール回路がＳｃａｎ Ａｐｐｌｉｃａ
ｔｉｏｎ状態に入ると、１１４９．１シリアルバスプロ
トコルを使用してアプリケーションとの通信に使用でき
る所にＳＢＭの送受信機回路が構成される。アプリケー
ションをシリアルアクセスした後で、マスターコントロ
ール回路はＳｃａｎ Ａｐｐｌｉｃａｔｉｏｎ状態から
Ｍａｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄ
ｌｅ状態へ遷移し、そこでＳＢＭの送受信機回路はディ
セーブルされ同じもしくは別のアプリケーションのシリ
アルアクセスが必要となるまでその状態にとどまる。
【０３０２】所定量の時間後に階層肯定応答プロトコル
が受信されない場合には、マスターコントロール回路は
Ｒｅｃｅｉｖｅｒ Ｈｉｅｒａｒｃｈｉｃａｌ Ａｃｋ
ｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ状態からＴｒａｎ
ｓｍｉｔ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃｔ
Ｐｒｏｔｏｃａｌ状態へＴｉｍｅ Ｏｕｔ Ｅｒｒｏｒ
に応答して遷移してリセットアドレスを有する階層セレ
クトプロトコルを前記したようにシステムのＨＡＳＰへ
送信することができる。リセットアドレスフレームの送
信後、マスターコントロール回路はＴｒａｎｓｍｉｔ
Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃｔ Ｐｒｏｔｏ
ｃａｌ状態からＲｅｐｏｒｔ Ａｄｄｒｅｓｓ／Ｔｉｍ
ｅ Ｏｕｔ Ｅｒｒｏｒ状態へ遷移してタイムアウト失
敗を報告し、ＳＢＭの送受信機回路をアイドル状態と
し、次にＭａｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉ
ｔ Ｉｄｌｅ状態へ遷移する。
【０３０３】
【ＨＡＳＰ受信機回路動作】ＨＡＳＰ受信機回路の動作
状態図を図４２に示す。ＨＡＳＰはその受信機回路を使
用して階層セレクトプロトコルを受信し１１４９．１シ
リアルバス動作中にシリアルデータを転送する。状態図
において、受信機回路は１１４９．１バスがアクティブ
である時に強制的にＲｅｃｅｉｖｅｒ Ｄｉｓａｂｌｅ
ｄ状態とされる。この状態により、１１４９．１バスの
動作中に受信機が誤って偽入力状態を受信することがな
いよう保証される。１１４９．１バスがアドレスである
時に、受信機回路はＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ
入る。１１４９．１バスが再びアクティブとなると、受
信機回路はＲｅｃｅｉｖｅｒ Ｄｉｓａｂｌｅｄ状態へ
戻る。Ｒｅｃｅｉｖｅｒ Ｉｄｌｅ状態では、受信機回
路はＩもしくはＳ信号の発生を問い合せる。Ｉ信号に応
答して、受信機はＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態にと
どまる。Ｓ信号に応答して、受信機は第１のＳ信号の発
生をスレーブコントロール回路（ＳＣＣ）に知らせ、階
層セレクト（ＨＳＰ）フラグをリセットし、Ｓｔａｒｔ
Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態に遷移してアドレス
フレーム入力動作を開始する。
【０３０４】Ｓｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態に遷移すると、受信機回路はＩ、ＳもしくはＤ信号
の発生を問い合せる。ＩもしくはＳ信号入力に応答し
て、受信機回路はＳｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａ
ｍｅ状態からＲｅｃｅｉｖｅｒＩｄｌｅ状態へ戻り偽の
第１Ｓ信号が受信されていることをスレーブコントロー
ル回路へ知らせる。この遷移パスにより、（１）．エラ
ー入力に応答して受信機がＳｔａｒｔ Ａｄｄｒｅｓｓ
Ｆｒａｍｅ状態へ遷移した時に受信機回路をＲｅｃｅ
ｉｖｅｒ Ｉｄｌｅ状態へ戻す方法、および（２）．セ
レクトプロトコルが実際には開始されていないことをス
レーブコントロール回路に知らせてリセットし第１のＳ
信号表示の次の発生を探索開始する方法が提供される。
Ｄ信号入力に応答して、受信機回路はＳｔａｒｔ Ａｄ
ｄｒｅｓｓ Ｆｒａｍｅ状態からＩｎｐｕｔ Ａｄｄｒ
ｅｓｓ Ｆｒａｍｅ状態へ遷移し最初に送信されるアド
レスフレームを受信開始する。受信機はＩｎｐｕｔ Ａ
ｄｄｒｅｓｓ Ｆｒａｍｅ状態にとどまりＤ信号の入力
中にアドレスフレームを受信し続ける。第２のＳ信号に
応答して、受信機回路はアドレスフレームの入力を停止
し、第２のＳ信号の発生をＨＡＳＰのスレーブコントロ
ール回路に知らせ、Ｉｎｐｕｔ Ａｄｄｒｅｓｓ Ｆｒ
ａｍｅ状態からＳｔｏｐ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態へ遷移する。
【０３０５】ＨＡＳＰのスレーブコントロール回路が第
２のＳ信号の発生を示す信号を受信すると、受信された
アドレスフレームが予期ＨＡＳＰアドレスに対して整合
されてそれがセレクトされているかどうか調べられる。
アドレスフレームが予期アドレスと整合すれば、ＨＡＳ
Ｐのスレーブコントロール回路により受信機回路は階層
セレクトプロトコルの残りをＳＴＤＯ出力に出力する。
アドレスフレームが予期アドレスと整合しない場合に
は、スレーブコントロール回路はＨＡＳＰを切断して受
信機がＳＴＤＯ出力に階層セレクトプロトコルの残りを
出力できないようにする。
【０３０６】第２のＳ信号の発生後に次にシナリオの一
つが生じる。（１）．最初のアドレスフレームが整合せ
ずかつ第２のＳ信号入力に別のＳ信号が続く場合、ＨＡ
ＳＰの受信機はＳｔｏｐ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態からＳｔａｒｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅへ遷
移して別のアドレスフレーム入力動作を開始する。これ
は階層セレクトプロトコルが完了するまでに受信機が実
行するダミー動作である。（２）．最初のアドレスフレ
ームが整合しかつ第２のＳ信号入力に別のＳ信号が続く
場合には、ＨＡＳＰの受信機はＳｔｏｐ Ａｄｄｒｅｓ
ｓ Ｆｒａｍｅ状態においてＤ信号を待機するＳｔａｒ
ｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ状態に休止しＳＴＤＯ
出力の次のアドレスフレームを次高位環境レベルへ出力
開始する。（３）．最初のアドレスフレームが整合しか
つ第２のＳ信号入力にＤ信号が続く場合には、ＨＡＳＰ
の受信機はＨＳＰフラグを設定してＳｔｏｐ Ａｄｄｒ
ｅｓｓ Ｆｒａｍｅ状態からＩｎｐｕｔ Ａｄｄｒｅｓ
ｓ Ｆｒａｍｅ状態へ遷移しＳＴＤＯ出力のメッセージ
フレームのフィールドを次高位環境レベルへ出力する。
（４）．第２のＳ信号入力にＩ信号が続く場合には、Ｈ
ＡＳＰの受信機はＳｔｏｐ Ａｄｄｒｅｓｓ Ｆｒａｍ
ｅ状態からＲｅｃｅｉｖｅｒ Ｉｄｌｅ状態へ遷移して
階層セレクトプロトコルを終止する。
【０３０７】Ｉｎｐｕｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態を使用してアドレスフレームもしくはメッセージフ
レームのフィールドを中継することができる。また、Ａ
ＳＰではなくＲＣＡＳＰにより階層接続が終止すると、
セレクトプロトコル中に最高位ＨＡＳＰを介してＲＣＡ
ＳＰへ中継される最終フレームはアドレスフレームでは
なくメッセージフレームとなる。
【０３０８】ＨＡＳＰ送信機回路動作 ＨＡＳＰの送信機回路の動作状態図を図４３に示す。Ｈ
ＡＳＰはその送信機回路を使用して階層肯定プロトコル
を送信し１１４９．１シリアルバス動作中にシリアルデ
ータを転送する。状態図において、１１４９．１バスが
アクティブである時に送信機回路は強制的にＴｒａｎｓ
ｍｉｔｔｅｒ Ｄｉｓａｂｌｅｄ状態とされる。この状
態により１１４９．１バスの動作中に送信機が誤って階
層セレクトプロトコルを出力することがないよう保証さ
れる。１１４９．１バスがアイドルであれば、送信機回
路はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ状態に入る。Ｔ
ｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ状態では、３つのシナ
リオが生じる。
【０３０９】（１）．肯定応答プロトコルを出力する必
要がなければ、１１４９．１バスが再びアクティブとな
るまで送信機回路はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ
状態にとどまり、この場合送信機回路はＴｒａｎｓｍｉ
ｔｔｅｒ Ｄｉｓａｂｌｅｄ状態に戻る。
【０３１０】（２）．前のセレクトプロトコルが階層構
造でなければ（ＨＳＰフラグがリセットされる、４．２
節参照）、送信機回路はＳｅｎｄ １ｓｔ Ｉ信号状態
（ａ）に入り、最初のＩ信号を出力して肯定応答プロト
コルを開始し、次にＳｅｎｄ１ｓｔ Ｓ Ｓｉｇｎａｌ
状態（ａ）に入り、最初のＳ信号を出力してアドレスフ
レームを開始し、次にＳｅｎｄ Ａｄｄｒｅｓｓ Ｆｒ
ａｍｅ状態（ａ）に入り、ＨＡＳＰアドレスを示す一連
のＤ信号を出力し、次にＳｅｎｄ ２ｎｄＳ Ｓｉｇｎ
ａｌ状態（ａ）に入り、第２のＳ信号を出力してアドレ
スフレームを停止させる。送信機回路はＳｅｎｄ ２ｎ
ｄ Ｓ Ｓｉｇｎａｌ状態（ａ）からＳｅｎｄ ２ｎｄ
Ｉ Ｓｉｇｎａｌ状態へ遷移して肯定応答プロトコル
を停止させる。Ｓｅｎｄ ２ｎｄ Ｉ Ｓｉｇｎａｌ状
態から、送信機回路はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌ
ｅ状態へ戻る。１１４９．１バスが再びアクティブとな
ると常に送信機はＴｒａｎｓｍｉｔｔｅｒ Ｄｉｓａｂ
ｌｅｄ状態へ戻る。
【０３１１】（３）．前のセレクトプロトコルが階層構
造であった場合（ＨＳＰフラグが設定される、４．２参
照）、送信機回路はＰｏｌｌ Ｆｏｒ １ｓｔ Ｓ Ｓ
ｉｇｎａｌ状態に入り肯定応答プロトコルを開始させる
ＳＴＤＩ入力を監視する。Ｉ信号がＳＴＤＩ入力に入力
されている間送信機回路はＰｏｌｌ Ｆｏｒ １ｓｔＳ
Ｓｉｇｎａｌ状態にとどまる。１１４９．１バスがア
クティブとなるかもしくはタイムアウトエラーが発生す
ると、送信機はＴｒａｎｓｍｉｔｔｅｒ Ｉｄｌｅ状態
へ遷移する。ＳＴＤＩ入力にＳ信号が受信されると、送
信機回路はＳｅｎｄ １ｓｔ Ｓｉｇｎａｌ（ｂ）に入
りＰＴＤＯに最初のＩ信号を出力して肯定応答プロトコ
ルを開始させ、次にＳｅｎｄ １ｓｔ Ｓ Ｓｉｇｎａ
ｌ状態（ｂ）に入り最初のＳ信号を出力してＡＳＰから
の受信アドレスフレームもしくはＲＣＡＳＰからのメッ
セージフレームを中継開始し、次にＲｅｌａｙ Ａｄｄ
ｒｅｓｓ Ｆｒａｍｅ状態に入ってＳＴＤＩ入力に受信
する一連のＤ信号をＰＴＤＯ出力へ中継する。ＳＴＤＩ
入力に第２のＳ信号が受信されると、送信機回路はＳｅ
ｎｄ ２ｎｄ Ｓ Ｓｉｇｎａｌ状態（ｂ）に入りＰＴ
ＤＯ出力に第２のＳ信号を出力してアドレスもしくはメ
ッセージフレームの中継を停止する。第２のＳ信号の受
信後に次にシナリオの一つが発生する。
【０３１２】（１）．ＳＴＤＩ入力に受信される次の信
号がＤ信号であれば、メッセージフレームフィールドが
受信されており送信機はＲｅｌａｙ Ａｄｄｒｅｓｓ
Ｆｒａｍｅ状態（ｂ）へ再入しメッセージフレームフィ
ールドの中継プロセスを継続する。（２）．ＳＴＤＩ入
力に受信される次の信号がＳ信号であれば、最初のフレ
ームタイプ（アドレスもしくはメッセージタイプ）が中
継されており別のアドレスフレームが受信されている。
次のアドレスフレームを中継するために、送信機はＳｅ
ｎｄ １ｓｔ Ｓ Ｓｉｇｎａｌ状態に入り次のアドレ
スフレームを中継開始する。さらにＳ信号が入力される
と送信機はＳｅｎｄ １ｓｔ Ｓｉｇｎａｌ状態で休止
する。（３）．ＳＴＤＩ入力に受信される次の信号が第
２のＩ信号であれば、送信機はＳｅｎｄ １ｓｔ Ｓ
Ｓｉｇｎａｌ状態（ａ）に入り１ｓｔ Ｓ Ｓｉｇｎａ
ｌを出力してそれ自体のアドレスフレームを開始し、次
にＳｅｎｄ Ａｄｄｒｅｓｓ Ｆｒａｍｅに入ってその
アドレスフレームを出力し、次にＳｅｎｄ ２ｎｄ Ｓ
Ｓｉｇｎａｌ状態（ａ）に入って第２のＳ信号を出力
しそのアドレスフレーム出力を停止する。送信機はＳｅ
ｎｄ ２ｎｄ ＳＳｉｇｎａｌ状態（ａ）からＳｅｎｄ
２ｎｄ Ｉ Ｓｉｇｎａｌ状態へ遷移し階層肯定応答
プロトコルを停止する。Ｓｅｎｄ ２ｎｄ Ｉ Ｓｉｇ
ｎａｌ状態から、送信機回路はＴｒａｎｓｍｉｔｔｅｒ
Ｉｄｌｅ状態へ戻る。１１４９．１バスが再びアクテ
ィブとなると常に送信機はＴｒａｎｓｍｉｔｔｅｒ Ｄ
ｉｓａｂｌｅｄ状態へ戻る。
【０３１３】Ｒｅｌａｙ Ａｄｄｒｅｓｓ Ｆｒａｍｅ
状態を使用してアドレスフレームもしくはフレーム内の
フィールドを中継することができる。また、ＡＳＰでは
なくＲＣＡＳＰにより階層接続が終止する場合、肯定応
答プロトコル中に最低位ＨＡＳＰを介してＳＢＭへ戻さ
れる最初のフレームはアドレスフレームではなくメッセ
ージフレームとなる。
【０３１４】ＨＡＳＰスレーブコントロール回路動作 ＨＡＳＰのスレーブコントロール回路の動作状態図を図
４４に示す。スレーブコントロール回路はＨＡＳＰの送
受信機回路の動作を調整する。スレーブコントロール回
路によりＨＡＳＰの送受信機回路は本発明の階層セレク
トおよび肯定応答プロトコルを使用してＳＢＭと通信す
ることができる。ＳＢＭによりＨＡＳＰがセレクトされ
た後で、スレーブコントロール回路により送受信機回路
は１１４９．１走査動作中にＨＡＳＰにシリアルデータ
入出力を通すことができる。
【０３１５】状態図において、ＳＢＭからＨＡＳＰへ階
層セレクトプロトコルが送出されていない場合には、ス
レーブコントロール回路はＳｌａｖｅ Ｃｏｎｔｒｏｌ
Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態にある。階層セレクト
プロトコルの開始がＨＡＳＰ受信機回路により受信され
ると、スレーブコントロール回路はＳｌａｖｅ Ｃｏｎ
ｔｒｏｌ Ｃｉｒｃｕｉｔ Ｉｄｌｅ状態からＲｅｃｅ
ｉｖｅ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃｔ Ｐ
ｒｏｔｏｃａｌ状態へ遷移する。階層セレクトプロトコ
ルの最初のアドレスフレームの受信後、スレーブコント
ロール回路はＲｅｃｅｉｖｅ Ｓｅｌｅｃｔ Ｐｒｏｔ
ｏｃａｌ状態からＦｉｒｓｔ Ａｄｄｒｅｓｓ Ｆｒａ
ｍｅ Ｍａｔｃｈ？状態へ遷移する。Ｆｉｒｓｔ Ａｄ
ｄｒｅｓｓ Ｆｒａｍｅ Ｍａｔｃｈ？状態において、
スレーブコントロール回路は受信機回路から最初のアド
レスフレームを読み取りＨＡＳＰのアドレスと比較す
る。アドレスがＨＡＳＰのアドレスと一致しなければ、
スレーブコントロール回路はＦｉｒｓｔ Ａｄｄｒｅｓ
ｓ Ｆｒａｍｅ Ｍａｔｃｈ？状態からＤｉｓｃｏｎｎ
ｅｃｔ Ｂｕｓｅｓ状態へ遷移しＨＡＳＰ内側のバック
プレーンバス信号に予め接続された任意のボードを切断
する。Ｄｉｓｃｏｎｎｅｃｔ Ｂｕｓｅｓ状態からスレ
ーブコントロール回路はＳｌａｖｅ Ｃｏｎｔｒｏｌ
ＣｉｒｃｕｉｔＩｄｌｅ状態へ遷移して別のセレクトプ
ロトコルシーケンスの開始を待つ。
【０３１６】最初のアドレスフレームがＨＡＳＰのアド
レスと一致すれば、スレーブコントロール回路はＦｉｒ
ｓｔ Ａｄｄｒｅｓｓ Ｆｒａｍｅ Ｍａｔｃｈ？状態
からＲｅｌａｙ Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅ
ｃｔ Ｐｒｏｔｏｃａｌ状態へ遷移する。Ｒｅｌａｙ
Ｈｉｅｒａｒｃｈｉｃａｌ Ｓｅｌｅｃｔ Ｐｒｏｔｏ
ｃａｌ状態において、スレーブコントロール回路により
受信機回路のＳＴＤＯ出力は任意の付加アドレスフレー
ムを高位ＨＡＳＰもしくはＡＳＰへ中継することができ
る。階層セレクトプロトコルが完了すると、スレーブコ
ントロール回路はＲｅｌａｙ Ｈｉｅｒａｒｃｈｉｃａ
ｌ Ａｃｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ状態へ
遷移する。Ｒｅｌａｙ Ｈｉｅｒａｒｃｈｉｃａｌ Ａ
ｃｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ状態では、ス
レーブコントロール回路により送信機回路はＳＢＭへ肯
定応答プロトコルを送信することができる。階層セレク
トプロトコルがＨＡＳＰのアドレスフレームしか含んで
いない場合（すなわち、セレクトプロトコルが階層構造
でなければ）、ＨＳＰフラグがリセットされて送信機回
路がイネーブルされるとすぐにＨＡＳＰにより肯定応答
プロトコルが開始される。しかしながら、ＨＡＳＰを介
して高位ＨＡＳＰ／ＡＳＰへ付加アドレスフレームが中
継されていると（すなわち、セレクトプロトコルが階層
構造である）、受信機回路について前記したように受信
機のＳＴＤＩ入力に最初のＳ信号が受信された時にＨＳ
Ｐフラグが設定されて肯定応答プロトコルが開始され
る。
【０３１７】肯定応答プロトコルが送出された後で、ス
レーブコントロール回路はＨＡＳＰの送信機をディセー
ブルしてＲｅｌａｙ Ｈｉｅｒａｒｃｈｉｃａｌ Ａｃ
ｋｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ状態からＣｏｎ
ｎｅｃｔ Ｂｕｓｅｓ状態へ遷移する。Ｃｏｎｎｅｃｔ
Ｂｕｓｅｓ状態では、スレーブコントロール回路は１
１４９．１シリアルバスプロトコルを使用してコントロ
ールを出力し主従ポートを接続してＳＢＭがアプリケー
ションにシリアルアクセスできるようにする。バスの接
続後、スレーブコントロール回路はＣｏｎｎｅｃｔ Ｂ
ｕｓｅｓ状態からＳｌａｖｅ Ｃｏｎｔｒｏｌ Ｃｉｒ
ｃｕｉｔ Ｉｄｌｅ状態へ遷移してＳＢＭからの別の階
層セレクトプロトコル入力を待つ。
【０３１８】所定の時間後に階層肯定応答プロトコルが
受信されない場合には、ＨＡＳＰの送信機回路は肯定応
答プロトコルを終止して前記したようにスレーブコント
ロール回路へタイムアウトエラー信号を入力する。タイ
ムアウトエラー信号に応答して、スレーブコントロール
回路はＲｅｌａｙ Ｈｉｅｒａｒｃｈｉｃａｌ Ａｃｋ
ｎｏｗｌｅｄｇｅ Ｐｒｏｔｏｃａｌ状態からＳｌａｖ
ｅ ＣｏｎｔｒｏｌＣｉｒｃｕｉｔ Ｉｄｌｅ状態へ遷
移してＳＢＭからの別の階層セレクトプロトコル入力を
待つ。
【０３１９】ＨＡＳＰ回路の詳細 ＨＡＳＰの一実施例を図４５に示す。ＨＡＳＰは主１１
４９．１シリアルバス信号（ＰＴＤＩ，ＰＴＭＳ，ＰＴ
ＣＫ，ＰＴＣＫ）、従１１４９．１シリアルバス信号
（ＳＴＤＯ，ＳＴＭＳ，ＳＴＣＫ，ＳＴＤＯ）、に対す
る入出力およびＨＡＳＰアドレスに対する入力を有して
いる。ＨＡＳＰは受信機（ＲＣＲ）、送信機（ＸＭ
Ｔ）、スレーブコントロール回路、マルチプレクサ１−
３、フリップフロップ１−７、パワーアップリセット回
路（ＰＲＳＴ）、およびリセットアドレス回路（ＲＳＴ
Ａ）により構成される。
【０３２０】ＨＡＳＰ受信機回路 図４５の受信機回路ＲＣＲはＳＢＭからの階層セレクト
プロトコル入力を調整するコントローラ、およびＳＢＭ
からのシリアルアドレスを受信してスレーブコントロー
ル回路へアドレスを並列出力するシリアル入力／パラレ
ル出力（ＳＩＰＯ）レジスタからなっている。ＰＴＤＩ
信号がＳＩＰＯレジスタへ入力されてセレクトプロトコ
ル中にシリアルアドレスを供給し、かつセレクトプロト
コル中に受信機の動作を調整するコントローラへ入力さ
れる。ＳＩＰＯからのパラレルアドレス出力はアドレス
入力（ＡＩ）バスを介してスレーブコントロール回路へ
入力される。受信機のコントローラからの状態出力はス
レーブコントロール回路へ入力されてセレクトプロトコ
ルの開始時、アドレスの読取準備完了時、セレクトプロ
トコルが階層構造であるか非階層構造であるか、および
セレクトプロトコルの完了時を示す。
【０３２１】受信機のコントローラは最初が“Ｉ次がＳ
次がＤ”である信号シーケンスがＰＴＤＩに生じる時を
決定し、セレクトプロトコルの開始および最初のアドレ
スフレーム入力の開始を表示する。この入力シーケンス
に応答して、コントローラによりＳＩＰＯはＰＴＤＩの
シリアルアドレス入力を受信できるようにされる。コン
トローラは最初が“Ｄ次がＳ”である信号シーケンスが
ＰＩＤＩに発生する時を決定し、最初のアドレスフレー
ムの終りを示す。この入力シーケンスに応答して、コン
トローラはスレーブコントロール回路に状態を送ってＳ
ＩＰＯ内のアドレスフレームがＡＩバスを介してスレー
ブコントロール回路へ並列入力できるようにする。セレ
クトプロトコルが階層構造でなければ、“Ｄ次にＳ”信
号シーケンスにＩ信号が続いてセレクトプロトコルを終
止する。セレクトプロトコルが階層構造であれば、“Ｄ
次にＳ”信号シーケンスに別のＳ信号が続いて、アドレ
スもしくはメッセージフレームとすることができる、次
のフレームの送信が開始される。
【０３２２】受信機回路はＰＴＤＩ入力およびスレーブ
コントロール回路からのコントロール入力を受信する。
受信機はスレーブコントロール回路へアドレスおよび状
態情報を出力する。ＰＴＤＩ入力はフリップフロップ、
マルチプレクサ３（ＭＸ３）、および３−ステート出力
バッファ（３ＳＢ）を介してＳＴＤＯ出力に接続されて
いる。ＭＸ３のセレクションコントロールおよび３ＳＢ
のイネーブルコントロールはスレーブコントロール回路
から到来する。セレクトプロトコルおよび１１４９．１
走査動作中に３ＳＢはデータを出力できるようにされ
る。ディセーブルされると、３ＳＢからのＳＴＤＯ出力
がバッファ内のプルアップ抵抗器により論理１レベルへ
引き上げられる。受信機回路からの状態出力によりスレ
ーブコントロール回路はセレクトプロトコルの開始時、
最初のアドレスフレームの読取り完了時、セレクトプロ
トコルが階層構造であるか（ＨＳＰフラグセット）非階
層構造であるか（ＨＳＰフラグリセット）、およびセレ
クトプロトコルの完了時を示される。スレーブコントロ
ール回路から受信機へのコントロール入力により受信機
はセレクトプロトコル動作が可能となる。
【０３２３】階層セレクトプロトコル中に、ＭＸ３はフ
リップフロップＦＦ２、ＦＦ３を通過するＰＴＤＩ入力
をセレクトする。フリップフロップＦＦ２、ＦＦ３はＰ
ＴＣＫによりクロックされ階層セレクトプロトコル中に
ＰＴＤＩ入力からＳＴＤＯ出力へ中継されるＳ、Ｄおよ
びＩ信号ビット対の記憶装置を提供する。フリップフロ
ップＦＦ２、ＦＦ３は階層セレクトプロトコルの開始を
示すＰＴＤＩ入力に受信される第２以降のフレーム（ア
ドレスもしくはメッセージ）の最初のＳ信号の記憶装置
を提供する点において階層セレクトプロトコルにおいて
重要な役割りを果す。第２のフレーム（アドレスもしく
はメッセージ）の最初のＳ信号が受信されると、受信機
はＳ信号の発生を検証し、次にＦＦ３からＭＸ３への出
力をセレクトするコントロールを出力して３ＳＢをイネ
ーブルする。フリップフロップＦＦ２、ＦＦ３がなけれ
ば、Ｓ信号は記憶されてＳＴＤＯ出力に出力することは
できず、したがって階層肯定応答プロトコル方式は前記
したようには作動しない。
【０３２４】フリップフロップＦＦ２、ＦＦ３は階層セ
レクトプロトコル中にＰＴＤＩ入力に受信される各フレ
ームの第２のＳ信号に続くＳ、ＤもしくはＩ信号を受信
して応答する受信機に時間遅延を与える点でも重要であ
る。第２のＳ信号にＳ信号が続く場合には、階層セレク
トプロトコル中に一つ以上のフレームがさらにＨＡＳＰ
を介して中継される。第２のＳ信号にＤ信号が続く場合
には、階層セレクトプロトコル中にＨＡＳＰを介して
（第２の発明で述べた）メッセージフレーム内のフィー
ルドが中継される。第２のＳ信号にＩ信号が続く場合に
は、階層セレクトプロトコルは完全でありＨＡＳＰを介
してさらにフレーム（アドレスもしくはメッセージ）が
中継されることはない。したがって、フリップフロップ
ＦＦ２、ＦＦ３による時間遅延により受信機には第２の
Ｓ信号に続く信号を評価してどのアクションをとるべき
かを決定する時間が与えられる。
【０３２５】フリップフロップ２および３を介してＰＴ
ＤＩ入力からＳＴＤＯ出力へ階層セレクトプロトコルの
最終フレーム（アドレスもしくはメッセージ）が中継さ
れた後で、第２のＩ信号の送信により階層セレクトプロ
トコルが終止される。１１４９．１走査動作中に、ＭＸ
３はＦＦ１を通過するＰＴＤＩ入力をセレクトする。Ｆ
Ｆ１はＰＴＣＫによりクロックされて、図３８について
前記したように、階層走査アクセスに必要な同期を与え
る。
【０３２６】ＨＡＳＰ送信機回路 図４５の送信機回路ＸＭＴはＡＳＰからの肯定応答プロ
トコル出力を調整するコントローラ、およびスレーブコ
ントロール回路からパラレルＡＳＰアドレスを受信して
ＳＢＭへシリアルにアドレスを出力するパラレル入力／
シリアル出力（ＰＩＳＯ）レジスタからなっている。Ｐ
ＩＳＯレジスタはアドレス出力（ＡＯ）バスを介してス
レーブコントロール回路からパラレルデータを受信し、
肯定応答プロトコル出力（ＡＰＯ）信号を介してＭＸ１
へシリアルにアドレスを出力する。コントローラは、コ
ントロールバスおよびＳＴＤＩ入力を介してスレーブコ
ントロール回路からコントロール入力を受信する。コン
トローラは状態バスを介してスレーブコントロール回路
へ状態を出力する。コントロールバス上のコントロール
入力により肯定応答プロトコル中に行われるパラレル／
シリアル変換プロセスが調整される。送信機のコントロ
ーラからの状態出力によりスレーブコントロール回路は
肯定応答プロトコル中の送信機状態、すなわち肯定応答
プロトコルが進行中か完了したか、を知らされる。
【０３２７】ＭＸ１はスレーブコントロール回路からの
セレクションコントロール入力およびＳＴＤＩおよびＡ
ＰＯ信号を受信し、３−ステート出力バッファ（３Ｓ
Ｂ）を介してＰＴＤＯ出力へセレクトされた入力（ＳＴ
ＤＩもしくはＡＰＯ）を出力する。ＭＸ１は３入力を有
し、ＡＰＯ信号受信用、フリップフロップ５および６を
通過した後のＳＴＤＩ受信用、およびＦＦ７を通過した
後のＳＴＤＩ信号受信用である。３−ステートバッファ
３ＳＢはスレーブコントロール回路からのコントロール
入力によりイネーブルもしくはディセーブル（３−ステ
ート）される。肯定応答プロトコルおよび１１４９．１
走査動作中に３ＳＢはデータを出力できるようにされ
る。ディセーブルされると、バッファ内のプルアップ抵
抗器により３ＳＢからのＰＴＤＯ出力は論理１レベルへ
引き上げられる。
【０３２８】階層肯定応答プロトコル中に、ＭＸ１はフ
リップフロップ５および６を通過するＳＴＤＩ入力をセ
レクトする。フリップフロップ５および６はＰＴＣＫに
よりクロックされ、階層肯定応答プロトコル中にＰＴＤ
Ｉ入力からＳＴＤＩ出力へ中継されるＳおよびＤ信号ビ
ット対の記憶装置を提供する。フリップフロップ５およ
び６はＳＴＤＩ入力に受信され階層肯定応答プロトコル
の開始を示す最初のＳ信号の記憶装置を提供する。最初
のＳ信号が受信されると、送信機はＳ信号の発生を検証
し、次にＦＦ６からＭＸ１への出力をセレクトするコン
トロール出力して３ＳＢをイネーブルする。フリップフ
ロップ５および６がなければ、Ｓ信号が記憶されてＰＴ
ＤＯ出力に出力されることはなく、したがって階層肯定
応答プロトコル方式は前記したようには作用しない。
【０３２９】フリップフロップ５および６また階層肯定
応答プロトコル送信中にＳＴＤＩ入力に受信される各フ
レーム（アドレスもしくはメッセージ）の第２のＳ信号
に続くＳ、ＤもしくはＩ信号を受信して応答するための
時間遅延を送信機に与える。第２のＳ信号にＳ信号が続
く場合には、送信機のコントローラは別のフレームが受
信されていることを知りＳ信号および関連するフレーム
はＭＸ１およびフリップフロップ５および６を介してＰ
ＴＤＯへ出力することができる。第２のＳ信号にＤ信号
が続く場合には、送信機のコントローラは階層肯定応答
プロトコル中に（第２の発明で説明したように）メッセ
ージフレーム内のフィールドがＨＡＳＰを介して中継さ
れていることを知る。第２のＳ信号にＩ信号が続く場合
には、送信機のコントローラは上位階層肯定応答プロト
コルの送信が完了したことを知る。
【０３３０】ＳＴＤＩ上のＩ信号入力に応答して、送信
機のコントローラはスレーブコントロール回路に状態を
送ってＭＸ１に送信機のＰＩＳＯレジスタからのＡＰＯ
出力をセレクトさせる。このアクションにより送信機は
ＳＢＭへ送られる階層肯定応答プロトコルにＨＡＳＰア
ドレスフレームを挿入し、次にＰＴＤＯに第２のＩ信号
を出力することにより肯定応答プロトコルを終止させ
る。したがって、フリップフロップ５および６による時
間遅延により、各受信フレームの第２のＳ信号に続いて
ＳＴＤＩに受信される信号を評価してどのアクションを
取るべきかを決定する時間が送信機に与えられる。フリ
ップフロップ５、６が無ければ、送信機はＳＴＤＩ入力
の第２のＩ信号に応答してＭＸ１を切り替えて階層肯定
応答プロトコルを終了させる前にＨＡＳＰアドレスフレ
ームを出力する時間が得られない。
【０３３１】階層肯定応答プロトコルの最終フレームを
ＳＴＤＩ入力からＰＴＤＯ出力へ中継した後で、フリッ
プフロップ５、６を介して、ＭＸ１は送信機からのＡＰ
Ｏ出力をセレクトしてＨＡＳＰのアドレスフレームを送
出し次に階層肯定応答プロトコルを終止する。１１４
９．１走査動作中に、ＭＸ１はＦＦ７を通過するＳＴＤ
Ｉ入力をセレクトする。ＦＦ７はＰＴＣＫにクロックさ
れて、図３８について前記したように、階層走査アクセ
スに必要な同期を与える。スレーブコントロール回路か
らのコントロール入力によるディセーブルされると、バ
ッファ内のプルアップ抵抗器によりバッファ３ＳＢのＰ
ＴＤＯ出力は論理１レベルへ引き上げられる。送信機回
路の状態出力により階層肯定応答プロトコルの開始時、
最終階層アドレスフレームの中継時、階層肯定応答プロ
トコル中にタイムアウトエラーが発生したかどうかがス
レーブコントロールユニットに示される。スレーブコン
トロール回路から送信機へのコントロール入力により送
信機は肯定応答動作が可能となりＨＳＰフラグを入力し
て肯定応答プロトコルが階層タイプであるか非階層タイ
プであるかを示すことができる。
【０３３２】ＨＡＳＰスレーブコントロール回路 スレーブコントロール回路はセレクトプロトコル中に整
合するアドレス入力に応答してＨＡＳＰ送信機回路、受
信機回路、およびマルチプレクサの動作を調整するコン
トローラである。スレーブコントロール回路は主ポート
からのＰＴＭＳおよびＰＴＣＫ信号、受信機からのアド
レス出力（ＡＯ）および状態、送信機からの状態バス、
外部ＨＡＳＰアドレス信号、パワーアップリセット回路
（ＰＲＳＴ）からのリセット信号、およびリセットアド
レス回路（ＲＳＴＡ）からのリセットアドレス信号を受
信する。スレーブコントロールは受信機回路、送信機回
路、バッファ３ＳＢ、およびマルチプレクサ１−３へコ
ントロールを出力する。
【０３３３】スレーブコントロール回路は主ポートから
のＰＴＣＫ入力によりクロックされる。主ポートからの
ＰＴＭＳ入力は１１４９．１バスがビジィー、アイドル
もしくはリセットされている時をスレーブコントロール
回路に示す。送受信機回路からの状態入力によりスレー
ブコントロール回路は送受信機回路状態を知らされる。
受信機からのＡＩバスはセレクトプロトコル中に受信さ
れるアドレスをスレーブコントロール回路へ入力するの
に使用される。ＰＲＳＴ回路からのリセット入力により
パワーアップ時にスレーブコントロール回路がリセット
される。ＲＳＴＡからのリセットアドレス入力によりス
レーブコントロール回路をリセットアドレス入力を介し
てセレクトプロトコル動作からリセットすることができ
る。
【０３３４】スレーブコントロール回路のコントロール
出力により受信機、送信機、およびＭＸ１、ＭＸ２、Ｍ
Ｘ３の動作が制御される。スレーブコントロール回路の
ＡＯバス出力は肯定応答プロトコル中に送信機へＡＳＰ
パラレルアドレスを入力するのに使用される。
【０３３５】セレクトプロトコル中に、スレーブコント
ロール回路はＡＩバスを介して受信機からパラレルアド
レスを受信する。受信機からの状態バスによりスレーブ
コントロール回路は、セレクトプロトコルの開始時、ア
ドレス入力の読取準備完了時、セレクトプロトコルが階
層構造であるかどうか、およびセレクトプロトコルの完
了時を知らされる。アドレス入力から、スレーブコント
ロール回路はＨＡＳＰがセレクトプロトコル中にセレク
トされているかどうかを決定する。受信アドレスがＨＡ
ＳＰアドレスと一致すれば、ＨＡＳＰはセレクトプロト
コルの完了後階層もしくは非階層肯定応答プロトコルを
出力して応答し、次にその主従ポートを接続する。
【０３３６】ＭＸ２はセレクトプロトコル、ＦＦ４を介
したＰＴＭＳ信号、論理０および１入力を受信する。Ｍ
Ｘ２はセレクトされた入力（ＰＴＭＳ、論理０、もしく
は論理１）をＳＴＭＳ出力へ出力する。１１４９．１走
査動作中に、ＭＸ２はＦＦ４を通過するＰＴＭＳ入力を
セレクトする。ＦＦ４はＰＴＣＫによりクロックされて
前記したように階層走査アクセスに必要な同期を与え
る。
【０３３７】ＨＡＳＰのリセット 最初にＨＡＳＰに電力が印加されると、パワーアップリ
セット（ＰＲＳＴ）回路からの入力によりスレーブコン
トロール回路がリセットされる。リセットされると、ス
レーブコントロール回路はコントロールを出力して送受
信機回路をアイドル状態にリセットし、ＳＴＤＯおよび
ＰＴＤＯ出力をその３ＳＢを介して論理１とし、ＳＴＭ
ＳにＭＸ２から論理１を出力させ、ＳＴＣＫにＰＴＣＫ
クロックを出力させる。内部パワーアップリセット（Ｐ
ＲＳＴ）回路を示したが、外部リセット入力信号を使用
してスレーブコントロール回路へリセット信号を入力す
る等の他の手段によりリセットを行うこともできる。
【０３３８】ＨＡＳＰ内のリセットアドレス（ＲＳＴ
Ａ）と一致するアドレスをセレクトプロトコルへ入力す
ることによりＨＡＳＰをリセットすることもできる。リ
セットアドレスは固定アドレスでありスレーブコントロ
ール回路へ入力されて、階層セレクトプロトコルが完了
した後で受信機回路からのアドレスフレームと整合され
ＨＡＳＰを介して中継される。アドレスフレームがリセ
ットアドレスと一致すれば、パワーアップリセットで説
明したようにＨＡＳＰは同じ状態にリセットされる。固
定リセットアドレスは全ＨＡＳＰに対して同じとしてリ
セットアドレスフレームを含む階層セレクトプロトコル
の送信により全ＨＡＳＰのグローバルリセットが行われ
るようにする。リセットアドレスフレームはＨＡＳＰを
リセットするのに使用されるため、ユニークなものとし
ＨＡＳＰアドレスとして再使用してはならない。
【０３３９】図３５に示すように、ＨＡＳＰアドレスの
ナンバリングは通常アドレス１から始まってアドレス
“ａ”まで進むため、ＨＡＳＰリセットアドレスの好ま
しい値はゼロである。階層セレクトプロトコル中に行わ
れるリセットアクションについては前記した。階層セレ
クトプロトコル中にリセットアドレスが送信される時は
いつでもＨＡＳＰからＳＢＭへ階層肯定応答プロトコル
は送信されない。システム内の各環境レベルにおける多
数のＨＡＳＰのＰＴＤＯ出力間で生じる論理状態の競合
を回避するためには肯定応答プロトコルを解消する必要
がある。
【０３４０】１１４９．１バスがＲＥＳＥＴ状態にある
時のＨＡＳＰの選定 ルート環境のＳＢＭにより１１４９．１シリアルバスが
ＲＥＳＥＴ状態とされると（図２）、ＰＴＭＳ信号は論
理１状態となり、ＰＴＣＫ信号はアクティブとなり、Ｐ
ＴＤＩおよびＰＴＤＯ信号はハイ論理状態へディセーブ
ルされる。ＲＥＳＥＴ状態中にＳＢＭが階層セレクトプ
ロトコルをシステム内のＨＡＳＰへ入力すると、整合ア
ドレスを有するＨＡＳＰがセレクトされ階層肯定応答プ
ロトコルを使用してＳＢＭへ応答する。
【０３４１】階層肯定応答プロトコルの送信後、スレー
ブコントロール回路により主従バスが接続される。接続
プロセス中に、ＳＴＤＯバッファ３ＳＢはマルチプレク
サＭＸ３およびＦＦ１を介してＰＴＤＩ信号を出力でき
るようにされ、ＰＴＤＯバッファ３ＳＢはマルチプレク
サＭＸ１およびＦＦ７を介してＳＴＤＩ信号を出力でき
るようにされ、ＳＴＭＳはマルチプレクサＭＸ２および
ＦＦ４を介してＰＴＭＳ信号を出力する。予め（１）．
リセットされているか、（２）．ディセレクトされてＲ
ＥＳＥＴ状態のままとされているか、あるいは（３）．
ディセレクトされＩＤＬＥ状態のままとされているＨＡ
ＳＰが１１４９．１バスがＲＥＳＥＴ状態にある時にセ
レクトされる場合にＳＴＭＳ出力に生じることは次の３
つのシナリオにより記述される。
【０３４２】（１）．予めリセットされた後で、ＨＡＳ
Ｐがセレクトされると（１１４９．１バスがＲＥＳＥＴ
状態にある時）、ＭＸ２はＳＴＭＳに論理１入力を出力
することからＳＴＭＳにＦＦ４からの現在のＰＴＭＳ信
号を出力することに切り離れられる。１１４９．１バス
がＲＥＳＥＴ状態にある時はＰＴＭＳは論理１であるた
め、接続プロセス中はＦＦ４が論理１を出力するためＳ
ＴＭＳは論理１のままとされる。
【０３４３】（２）．１１４９．１バスがＲＥＳＥＴ状
態である時に（１１４９．１バスＲＥＳＥＴ状態におい
てＰＴＭＳが論理１レベル）予めディセレクトした後で
ＨＡＳＰがセレクトされると（１１４９．１バスはＲＥ
ＳＥＴ状態）、ＭＸ２は前のＰＴＭＳ状態（ＭＸ２への
論理１入力）をＳＴＭＳに出力することからＦＦ４から
の現在のＰＴＭＳ状態をＳＴＭＳへ出力することに切り
替えられる。１１４９．１バスがＲＥＳＥＴ状態である
時にはＰＴＭＳが論理１であるため、接続プロセス中は
ＦＦ４が論理１を出力するのでＳＴＭＳ出力は論理１に
とどまる。
【０３４４】（３）．１１４９．１バスがＩＤＬＥ状態
である時に（１１４９．１バスＩＤＬＥ状態においてＰ
ＴＭＳは論理０レベル）予めディセレクトされた後でＨ
ＡＳＰがセレクトされると（１１４９．１バスはＲＥＳ
ＥＴ状態）、ＭＸ２は前のＰＴＭＳ状態（ＭＸ２への論
理０）をＳＴＭＳへ出力することからＦＦ４からの現在
のＰＴＭＳをＳＴＭＳへ出力することに切り替えられ
る。１１４９．１バスがＲＥＳＥＴ状態である時はＰＴ
ＭＳが論理１であるため、ＳＴＭＳ出力は接続プロセス
中にＦＦ４が論理１を出力するため論理０を出力するこ
とから論理１を出力することへ変る。
【０３４５】１１４９．１バスがＲＥＳＥＴ状態である
時のＨＡＳＰのディセレクト ＳＢＭにより１１４９．１バスがＲＥＳＥＴ状態とされ
ると（図２）、ＰＴＭ信号は論理１状態となり、ＰＴＣ
Ｋ信号がアクティブとなり、ＰＴＤＩおよびＰＴＤＯ信
号はハイ論理状態へディセーブルされる。ＲＥＳＥＴ状
態中に、ＳＢＭが階層セレクトプロトコルを出力してシ
ステム内のＨＡＳＰをセレクトすると、新しいＨＡＳＰ
がセレクトされて１１４９．１バスに接続されるため予
めセレクトされた任意のＨＡＳＰがディセレクトされて
切断される。切断プロセス中にＳＴＤＯおよびＰＴＤＯ
出力はそれらのバッファ３ＳＢを介して論理１へディセ
ーブルされ、ＭＸ２はＦＦ４を介してＰＴＭＳ入力（１
１４９．１バスがＲＥＳＥＴ状態である時はＰＴＭＳは
ハイ）からＳＴＭＳへハイ論理レベルを出力することか
ら、ＭＸ２への論理１入力をＳＴＭＳへ出力することへ
切り替えられる。ＭＸ２により強制的に論理１入力をセ
レクトしてＳＴＫＭＳ出力へ出力すれば、ＨＡＳＰがデ
ィセレクトされた後でＨＡＳＰの従バスに接続された１
１４９．１シリアルバスアプリケーションはＲＥＳＥＴ
状態にとどまる。したがって、ＡＳＰ等のＨＡＳＰプロ
トコルによりＨＡＳＰがディセレクトされた後でＨＡＳ
Ｐの従バスに接続された１１４９．１シリアルバスをＲ
ＥＳＥＴ状態に維持する方法が提供される。
【０３４６】１１４９．１バスがＩＤＬＥ状態にある時
のＨＡＳＰの選定 ＳＢＭにより１１４９．１シリアルバスがＩＤＬＥ状態
とされると（図２参照）、ＰＴＭＳ信号は論理０状態と
なり、ＰＴＣＫ信号がアクティブとなり、ＰＴＤＩおよ
びＰＴＤＯ信号はハイ論理状態へディセーブルされる。
ＩＤＬＥ状態中に、ＳＢＭが階層セレクトプロトコルを
システム内のＨＡＳＰへ入力すると、整合アドレスを有
するＨＡＳＰがセレクトされ階層肯定応答プロトコルを
使用してＳＢＭに応答する。
【０３４７】階層肯定応答プロトコルの送信後、スレー
ブコントロール回路によりＨＡＳＰの主従バスが一緒に
接続される。接続プロセス中に、ＳＴＤＯ３ＳＢはＭＸ
３およびＦＦ１を介してＰＴＤＩ信号を出力できるよう
にされ、ＳＴＭＳはＭＸ２およびＦＦ４を介してＰＴＭ
Ｓを出力する。次の３つのシナリオは１１４９．１バス
がＩＤＬＥ状態である時に予め、（１）．リセットされ
ているか、（２）．ディセレクトされてＲＥＳＥＴ状態
のままとされているか、もしくは（３）．ディセレクト
されてＩＤＬＥ状態のままとされているＨＡＳＰがセレ
クトされる場合にＳＴＭＳ出力に生じることを記述して
いる。
【０３４８】（１）．予めリセットされた後でＨＡＳＰ
がセレクトされると（１１４９．１バスはＩＤＬＥ状
態）、ＭＸ２はＳＴＭＳに論理１入力を出力することか
らＦＦ４からの現在のＰＴＭＳ状態をＳＴＭＳへ出力す
ることに切り替る。１１４９．１バスがＩＤＬＥ状態で
ある時はＰＴＭＳは論理０であるため、ＳＴＭＳ出力は
接続プロセス中にＦＦ４が論理０を出力するため論理１
の出力から論理０の出力へ変る。
【０３４９】（２）．１１４９．１バスがＲＥＳＥＴ状
態である時に（ＲＥＳＥＴ状態においてＰＴＭＳは論理
１レベル）予めディセレクトされた後でＨＡＳＰがセレ
クトされると（１１４９．１バスはＩＤＬＥ状態）、Ｍ
Ｘ２は前のＰＴＭＳ状態（ＭＸ２への論理１入力）をＳ
ＴＭＳへ出力することからＦＦ４からの現在のＰＴＭＳ
をＳＴＭＳへ出力することに切り替る。１１４９．１バ
スがＩＤＬＥ状態である時にＰＴＭＳは論理０であるた
め、ＳＴＭＳ出力は接続プロセス中にＦＦ４が論理０を
出力するため論理１の出力から論理０の出力へ変る。
【０３５０】（３）．１１４９．１バスがＩＤＬＥ状態
である時に（ＩＤＬＥ状態ではＰＴＭＳは論理０レベ
ル）予めディセレクトされた後でＨＡＳＰがセレクトさ
れると（１１４９．１バスはＩＤＬＥ状態）、ＭＸ２は
前のＰＴＭＳ状態（ＭＸ２への論理０入力）をＳＴＭＳ
へ出力することからＦＦ４からの現在のＰＴＭＳをＳＴ
ＭＳへ出力することに切り替る。１１４９．１バスがＩ
ＤＬＥ状態にある時はＰＴＭＳは論理０であるため、接
続プロセス中にＦＦ４が論理０を出力するためＳＴＭＳ
出力は論理０にとどまる。
【０３５１】１１４９．１バスがＩＤＬＥ状態にある時
のＨＡＳＰディセレクト ＳＢＭにより１１４９．１バスがＩＤＬＥ状態とされる
と（図２の最初の発明）、ＰＴＭＳ信号は論理０の状態
となり、ＰＴＣＫ信号がアクティブとなり、ＰＴＤＩお
よびＰＴＤＯ信号はハイ論理状態へディセーブルされ
る。ＩＤＬＥ状態中に、ＳＢＭはセレクトプロトコルを
入力してシステム内のＨＡＳＰをセレクトし、新しいＨ
ＡＳＰがセレクトされて１１４９．１バスに接続される
ため予めセレクトされた任意のＨＡＳＰがディセレクト
されて１１４９．１バスから切断される。切断プロセス
中に、ＳＴＤＯおよびＰＴＤＯ出力はそれらの３ＳＢを
介して論理１状態へディセーブルされ、ＭＸ２はＦＦ４
を介したＰＴＭＳ入力からの論理レベル（１１４９．１
バスがＩＤＬＥ状態である時はＰＴＭＳはロー）をＳＴ
ＭＳへ出力することからＭＸ２への論理０入力をＳＴＭ
Ｓへ出力することに切り替えられる。ＭＸ２により論理
０入力を強制的にセレクトしてＳＴＭＳ出力へ出力すれ
ば、従バスに接続された１１４９．１シリアルバスアプ
リケーションはＨＡＳＰがディセレクトされた後でＩＤ
ＬＥ状態にとどまる。したがって、最初の発明と同様に
第３の発明によりＨＡＳＰの従バスに接続された１１４
９．１シリアルバスをディセレクトされた後でＩＤＬＥ
状態に維持する方法が提供される。
【０３５２】ＨＡＳＰの２線通信インターフェイスへの
適応 図３０に関する前記説明は主ポートにおいて２線インタ
ーフェイスに適応されているＲＣＡＳＰ回路に関するも
のである。ＲＣＡＳＰの説明ではバックプレーンレベル
においてそれとＰＳＢＭとの間に２線インターフェイス
が存在することがあったが、２線インターフェイスはシ
ステム内の任意の階層レベルへ拡張することができる。
ＲＣＡＳＰとＰＳＢＭとの間に２線通信インターフェイ
スを提供するために、ＨＡＳＰ回路を２線だけを使用し
て作動するようにすることができる。２線インターフェ
イスを使用すれば、ＰＳＢＭはシステム内の任意レベル
でＲＣＡＳＰと通信を行い階層セレクトおよび肯定応答
プロトコルを介してデータ、コマンド、および状態情報
を送受信することができる。
【０３５３】前記したように、本発明のセレクトおよび
肯定応答プロトコルは共に共通ワイヤ接続で作動するこ
とができる。これはプロトコルが同時にアクティブとな
ることがないために可能となる。
【０３５４】図４６に、ＨＡＳＰ１−ｎを使用して階層
接続されたＲＣＡＳＰおよびＰＳＢＭの例を示す。各Ｈ
ＡＳＰ１−ｎは双方向シリアル入出力（ＳＩＯ）データ
信号およびＴＣＫ信号からなる２線インターフェイスを
有している。ＨＡＳＰの主ポートに接続されたＳＩＯお
よびＴＣＫ信号はＰＳＩＯおよびＰＴＣＫ信号と呼ばれ
る。ＨＡＳＰの従ポートに接続されたＳＩＯおよびＴＣ
Ｋ信号はＳＳＩＯおよびＳＴＣＫ信号と呼ばれる。ＰＳ
ＢＭからＲＣＡＳＰを階層アクセスする方法は４線イン
ターフェイスＨＡＳＰ回路を使用して前記したものと全
く同じである。異なる点はＴＭＳ信号が削除され、ＴＤ
ＯおよびＴＤＩ信号は結合してＳＩＯと呼ばれる双方向
信号とされ、ＰＳＢＭとＲＣＡＳＰ間で転送できるのは
セレクトおよび肯定応答プロトコルだけであることであ
る。セレクトプロトコルおよび肯定応答プロトコルは共
にＳＩＯ信号線を介して送信される。
【０３５５】ＲＣＡＳＰにアクセスするために、ＰＳＢ
ＭからＲＣＡＳＰへ階層セレクトプロトコルが送信され
る。階層セレクトプロトコルはＰＳＢＭのＳＩＯ出力か
らＨＡＳＰ１のＰＳＩＯ入力へ送信され、次にＨＡＳＰ
１のＳＳＩＯからＨＡＳＰ２のＰＳＩＯ入力へ通され、
次に同様にＨＡＳＰｎのＰＳＩＯ入力へ通されＨＡＳＰ
ｎのＳＳＩＯ出力を介してＲＣＡＳＰのＰＳＩＯ入力へ
入力される。ＰＳＢＭからＲＣＡＳＰへのセレクトプロ
トコル入力は第２の発明で説明したようにＲＣＡＳＰを
実行できるというコマンドを有するメッセージフレーム
を含んでいる。
【０３５６】階層セレクトプロトコルが送信された後
で、ＲＣＡＳＰはＨＡＳＰを介してＰＳＢＭへ階層肯定
応答プロトコルを送信して返答する。階層肯定応答プロ
トコルはＲＣＡＳＰのＰＳＩＯ出力からＨＡＳＰｎのＳ
ＳＩＯ入力へ送信され、次に中間ＨＡＳＰを介してＨＡ
ＳＰ２のＳＳＩＯ入力へ入力され、次にＨＡＳＰ２のＰ
ＳＩＯ出力からＨＡＳＰ１のＳＳＩＯ入力へ入力され、
次にＨＡＳＰ１のＰＳＩＯ出力からＰＳＢＭのＳＩＯ入
力へ入力される。ＲＣＡＳＰからＰＳＢＭへの肯定応答
プロトコル入力は、第２の発明で説明したように、発生
コマンドの結果を有するメッセージフレームを含んでい
る。
【０３５７】ＰＳＢＭからのＴＣＫ出力はＨＡＳＰの各
レベルへ通されるかもしくは図１５に点線で示すように
各ＨＡＳＰへ直接入力できるように接続することができ
る。
【０３５８】図４７に２線インターフェイスをサポート
するように変えられたＨＡＳＰ回路の例を示す。ＨＡＳ
Ｐを２線インターフェイスに適応させるのに必要な変更
には、（１）ＰＴＭＳおよびＳＴＭＳ信号を除去する、
（２）ＳＴＤＩおよびＳＴＤＯ信号を結合してＳＳＩＯ
信号とする、（３）ＰＴＤＩおよびＰＴＤＯ信号を結合
してＰＳＩＯ信号とし、フリップフロップＦＦ１、ＦＦ
４およびＦＦ７を除去する。および（４）ＭＸ２を除去
する、ことが含まれる。適応型ＨＡＳＰの受信機、送信
機およびスレーブコントロール回路の動作は４線ＨＡＳ
Ｐについて説明した階層セレクトおよび肯定応答プロト
コル中の動作と全く同じである。唯一の違いはプロトコ
ルは共に同じワイヤ上を転送されることである。
【０３５９】自己接続ケーブルネットワーク ＨＡＳＰの使用は特定コントローラ（ＳＢＭ）をシステ
ム内のアプリケーションに接続するのに使用する階層接
続方法に焦点を合せたが、ＨＡＳＰはシステム外部で使
用して自己接続ケーブルリングネットワークを提供する
こともできる。自己接続手段という用語はコントローラ
とケーブル上のターゲットアプリケーション間の接続を
行うプロセスがＨＡＳＰの階層セレクトおよび肯定応答
プロトコルを介して行われることを意味する。
【０３６０】図４８においてコントローラ（ＣＴＬ）は
従来技術のようにケーブリングインターコネクト１−ｎ
を介してアプリケーション１−ｎ（ＡＰＰ１−ｎ）に接
続されている。このケーブリング技術は今日コントロー
ラと多くのアプリケーションとの間で行われる接続方法
の代表的なものである。多くのエリアにおいてこの方法
は非常に効率的というものではない。重量に敏感な環境
では、ケーブル本数の多い方法は重すぎる。スペースに
敏感な環境では、ケーブルの経路指定に必要なエリアは
大きすぎてしまうことがある。故障に敏感な環境では、
各主ケーブルのバックアップとして冗長ケーブルを付加
すると従来の２つの問題点−重量およびスペース感度が
増幅されることがある。これらの感度はアビオニクスお
よび宇宙応用でよく知られている。
【０３６１】図４９においてコントローラ（ＣＴＬ）は
本発明のＨＡＳＰ回路を使用して一つのケーブルインタ
ーコネクトを介してアプリケーション１−ｎ（ＡＰＰ１
−ｎ）に接続されている。単ケーブルインターコネクト
法はコントローラと各アプリケーション間のケーブリン
グインターフェイスにおけるＨＡＳＰ回路およびプロト
コルを使用して可能とされる。本開示に説明されている
ように、コントローラは単にセレクトおよび肯定応答プ
ロトコルを使用して接続を行うことにより任意のアプリ
ケーションに接続することができる。接続がなされる
と、コントローラは選択されたタイプのバス（シリアル
もしくはパラレルフォーマット）を使用してセレクトさ
れたアプリケーションと通信することができる。
【０３６２】このケーブリング技術により図４８の多ケ
ーブル環境について述べた問題が克服される。コントロ
ーラを任意数のアプリケーションと接続するのに体のケ
ーブルしか必要としないため、重量およびスペースの問
題が緩和される。コントローラと全アプリケーション間
に二重冗長接続法を提供するのに１本のケーブルを付加
するだけでよいため、フォールトトレラント環境へ改良
するほうが楽である。ＨＡＳＰ回路およびプロトコルに
基づいた図４９に示す方法により電子システムの多くの
エリア、特にアビロニクスおよび宇宙応用に使用される
電子システム、において重要な利点が得られる。
【０３６３】特定シリアルバス、ＩＥＥＥ１１４９．
１、と組み合せて使用する本発明のＨＡＳＰ回路につい
て説明を行ってきたが、他の既存あるいは新たに定義さ
れるシリアルバスで使用してスレーブデバイス（ＩＣ、
ボード、サブバス等）をＳＢＭまで階層接続する方法を
提供することができる。例えば、代表的なシリアルバス
は次の信号タイプで構成される。シリアルバスの正規動
作を調整するコントロール信号（ＴＭＳ等）。シリアル
バスを介してデバイスを通るシリアルデータ流のタイミ
ングをとる（ＴＣＫ等の）クロック信号。スレーブデバ
イスへデータを入力する（ＴＤＩ等の）シリアルデータ
入力信号。スレーブデバイスからデータを出力する（Ｔ
ＤＯ等の）シリアルデータ出力信号。シリアルバスの正
規動作は（ＴＭＳ等の）コントロール信号により調整さ
れるため、ＨＡＳＰに対して開発されたプロトコルによ
りこの信号を使用してスレーブデバイスをセレクトもし
くはディセレクトすることが回避される。ＨＡＳＰのプ
ロトコルが特定シリアルバスのコントロール信号から独
立するように設計すれば、本発明を既存のシリアルバス
に包含させるのにシリアルバスの正規動作モードを修正
する必要がない。したがって、本発明の性質は一般的な
ものとなり、無数のシリアルバスタイプに使用すること
ができる。
【０３６４】ＨＡＳＰ回路は（１）．印刷回路板等の環
境に組み立てられるパッケージＩＣ、（２）．マルチチ
ップモジュール基板上に組み立てられる非パッケージダ
イ、（３）．ＩＣ内の小回路、もしくは（４）．マルチ
チップモジュール半導体基板内の埋込み回路として存在
することができる。
【０３６５】電子組立体の任意レベルでＨＡＳＰ回路を
使用してＳＢＭと無数のスレーブアプリケーションとの
間に階層アクセス可能な接続を行うことがお判りと思
う。例えば、ＨＡＳＰはＳＢＭと多数のシステム（１−
ｎ）間の階層接続を行い、さらに多数のサブシステム
（１−ｎ）に接続することができ、さらに多数のバック
プレーン（１−ｎ）に接続することができ、さらに多数
のボード（１−ｎ）に接続することができ、さらに多数
のマルチチップモジュール（１−ｎ）に接続することが
でき、さらに多数のＩＣ（１−ｎ）に接続することがで
き、さらに各ＩＣ内の多数の小回路に接続することがで
きる回路およびプロトコルとみなすことができる。
【０３６６】また、ＨＡＳＰ回路およびプロトコルは２
線通信インターフェイスとして使用できることもお判り
願いたい。
【０３６７】また、ＨＡＳＰ回路およびプロトコルをケ
ーブル環境で使用して既存のケーブル接続法よりも著し
い利点を得ることができる。
【０３６８】いくつかの実施例について詳細説明を行っ
てきた。記載されたものとは異なる実施例であっても特
許請求の範囲内に入るものは本発明の範囲に入るものと
する。
【０３６９】実施例について本発明を説明してきたが、
本説明は制約的意味合いを有するものではない。同業者
ならば明細書を読めば本発明の別の実施例だけでなく、
実施例のさまざまな修正や組合せを考えられることと思
う。特許請求の範囲にはこのような修正や実施例が全て
含まれるものとする。
【０３７０】
【関連出願】本出願は米国特許出願第ＴＩ−１８０６８
号“リモート、Ｉ／Ｏ、コントロールおよび割込みポー
トを有するアドレス可能シャドーポートおよびプロトコ
ル”および米国特許出願第ＴＩ−１８０６９号“シリア
ルバスネットワーク用アドレス可能シャドーポートおよ
びプロトコル”の関連出願である。
【０３７１】以上の説明に関して更に以下の項を開示す
る。 （１）．マスターデバイスおよびスレーブデバイスに関
連する通信バス信号を接続もしくは切断するように作動
する回路において、該回路は、前記マスターデバイスに
関連する通信バス信号が接続される主ポートと、前記ス
レーブデバイスに関連する通信バス信号が接続される従
ポートと、コントロール信号に応答して前記主従ポート
に接続された関連する通信バスを接続もしくは切断する
接続手段と、前記コントロール信号を発生するプロトコ
ルに応答するコントロール回路であって前記プロトコル
によりアイドルサイクル中に前記通信バス上に前記コン
トロール信号が発生されるコントロール回路、を具備す
る回路。
【０３７２】（２）．第（１）項記載の回路において前
記通信バスはシリアル通信バスを含む回路。
【０３７３】（３）．第（２）項記載の回路において前
記通信バスはパラレル通信バスを含む回路。
【０３７４】（４）．マスターデバイスおよびスレーブ
デバイスに関連する通信バス信号を接続する方法におい
て、該方法は以下のステップ、すなわち、前記マスター
デバイスに関連する通信バス信号が接続される主ポート
を設け、前記スレーブデバイスに関連する通信バスが接
続される従ポートを設け、コントロール信号に応答して
前記主従ポートに接続された関連する通信バス信号を接
続もしくは切断する接続手段を設け、プロトコルに応答
してアイドルサイクル中に前記通信バス上に前記コント
ロール信号を発生するコントロール回路を設け、前記プ
ロトコルを前記通信バス上で作動させる、ことを含む方
法。
【０３７５】（５）．第（４）項記載の方法において、
前記通信バスはシリアル通信バスを含む方法。
【０３７６】（６）．第（４）項記載の方法において、
前記通信バスはパラレル通信バスを含む方法。
【０３７７】（７）．第（４）項記載の方法において、
前記通信バスはシステムバックプレーン上のシリアルテ
ストバスを含む方法。
【０３７８】（８）．第（４）項記載の方法において、
前記通信バス上で前記プロトコルを作動させる前記ステ
ップは前記通信バスのアイドルサイクル中に前記通信バ
ス上で通信させるスレーブデバイスをセレクトおよびデ
ィセレクトできるシャドープロトコルを作動させること
を含む方法。
【０３７９】（９）．第（４）項記載の方法において、
前記通信バスに接続された従ポートを提供する前記ステ
ップは前記通信バス上に常駐し前記プロトコルに応答す
るアドレス可能なシャドーポートを提供するステップを
含む方法。
【０３８０】（１０）．階層接続システムにおいて、該
システムは、データ転送をコントロールするマスターデ
バイスと、前記マスターデバイスに接続されてそこへデ
ータを転送する第１レベルのバス経路と、各々が前記第
１レベルバス経路および関連する第２レベルバス経路に
並列接続されている複数の第１レベル回路と、各々が前
記第２レベルバス経路および関連する第３レベルバス経
路に並列接続されている複数の第２レベル回路と、各々
が前記第３レベルバス経路および関連する次レベルバス
経路に並列接続されている複数の第３レベル回路を具備
し、前記第１、第２、第３および次の回路の各々が、前
記バス経路の信号が接続される第１のポートと、前記ス
レーブデバイスの信号が接続される第２のポートと、コ
ントロール信号に応答して前記第１および第２ポートに
接続された関連信号を接続もしくは切断するように作動
する接続手段と、前記マスターデバイスからのプロトコ
ル入力に応答して前記コントロール信号を発生するコン
トロール回路を具備する階層接続システム。
【０３８１】（１１）．第（１０）項記載の階層接続シ
ステムにおいて、前記プロトコルはアイドルサイクル中
に前記第１、第２および第３のバス経路上に前記コント
ロール信号を発生するように作動する階層接続システ
ム。
【０３８２】（１２）．システムの階層接続を提供する
方法において、該方法は次のステップ、すなわち、デー
タ転送をコントロールするマスターデバイスを設け、前
記マスターデバイスに接続されてそこへデータを転送す
る第１レベルバス経路を設け、各々が前記第１レベルバ
ス経路および関連する第２レベルバス経路に並列接続さ
れている複数の第１レベル回路を設け、各々が前記第２
レベルバス経路および関連する第３レベルバス経路に並
列接続されている複数の第２レベル回路を設け、各々が
前記第３レベルバス経路および関連する次レベルバス経
路に並列接続されている複数の第３レベル回路を設ける
ことからなり、前記第１、第２、第３および次の回路の
各々が、前記バス経路が接続される第１ポートと、スレ
ーブデバイスが接続される第２ポートと、コントロール
信号に応答して前記第１および第２ポートに接続された
関連信号を接続および切断するように作動する接続手段
と、前記マスターデバイスからのプロトコル入力に応答
して前記コントロール信号を発生するコントロール回路
を具備し、前記マスターデバイスからの前記プロトコル
を使用して前記第１、第２および第３レベル回路を作動
させ、前記第１、第２および第３レベルバス経路を使用
して前記第１、第２および第３レベル回路の中の任意所
望の回路を選択的に接続して通信を行う、システムの階
層接続方法。
【０３８３】（１３）．階層接続システムにおいて、該
システムは、マスターデバイスが接続された最上位デー
タバス経路と、各々が関連する次上位データバス経路に
接続されかつ前記最上位データバス経路に接続されてい
る複数のスレーブデバイスと、各次上位データバス経路
に接続され各々が低位データバス経路にさらに接続され
ている複数のスレーブデバイスを具備し、前記最上位、
次上位および下位データバスに接続された前記各スレー
ブデバイスは、関連する高位データバス経路に接続され
た第１ポートと、関連する下位データバス経路に接続さ
れた第２ポートと、コントロール信号に応答して前記ス
レーブデバイスに関連する前記下位データバスを前記ス
レーブデバイスに関連する前記高位データバス経路に選
択的に接続するように作動する接続回路と、前記マスタ
ーデバイスにより作動されるプロトコルに応答して前記
コントロール信号を発生するように作動するコントロー
ル回路を具備し、前記マスターデバイスにより作動する
プロトコルに応答して前記スレーブデバイスの中の任意
所望のデバイス間に接続を形成するように作動し、前記
接続はアイドルサイクル中に前記データバス経路上に形
成される階層接続システム。
【０３８４】（１４）．第（１３）項記載の階層接続シ
ステムにおいて、データバス経路のレベル数は任意のレ
ベル数へ拡張される階層接続システム。
【０３８５】（１５）．第（１４）項記載の階層接続シ
ステムにおいて、前記各下位データ経路は前記下位デー
タバス経路を介してデータを選択的に送受信することが
できる複数のデバイスに接続されている階層接続システ
ム。
【０３８６】（１６）．システム環境に改善されたシリ
アルテストバスケーパビリティを提供する回路におい
て、該回路は、１つ以上のボードに対するシリアルテス
トバスおよびスロットを有するシステムバックプレーン
と、各々が複数の集積回路に接続されたローカルシリア
ルテストバスを有しかつ各々が前記システムバックプレ
ーンシリアルテストバスに接続されたアドレス可能なシ
ャドーポートを有し前記各ボードがユニークなシステム
アドレスを有している前記システムバックプレーン上に
常駐する複数個のボードと、前記システムバックプレー
ンに接続され前記システムバックプレーンシリアルテス
トバスを使用してシリアルスレーブデバイスと通信しさ
らにシャドーボードを使用して前記セレクトされたボー
ド上にアドレス可能なシャドーポートをアドレスするこ
とにより前記複数のボードの中の任意の１個をシリアル
スレーブデバイスとしてセレクトするように作動するシ
リアルバスマスターを具備し、アイドル期間中に前記シ
ステムバックプレーンシリアルテストバス上で前記シャ
ドープロトコルを使用して前記シャドープロトコルが前
記システムバックプレーンシリアルテストバス上の通信
間で作動できるようにする回路。
【０３８７】（１７）．第（１６）項記載の回路におい
て、前記シャドープロトコルは前記ボードの一つをセレ
クトして前記システムバックプレーンシリアルテストバ
ス上で通信を行い、前記セレクトされたボードをディセ
レクトして通信システムバックプレーンシリアルテスト
バス上で通信を行い、さらに前記システムバックプレー
ンシリアルテストバスのアイドルサイクル中に前記ボー
ドの第２のボードをセレクトして前記システムバックプ
レーンシリアルテストバス上で通信を行うように作動す
る回路。
【０３８８】（１８）．多ボードシステム環境において
シリアルテストバスの動作を改善する回路において、該
回路は、シリアルテストバスを有するシステムバックプ
レーンと、前記システムシリアルテストバスに接続され
た主シリアルバスマスター回路と、各々が前記システム
シリアルテストバスに接続されたアドレス可能なシャド
ーポート回路を有するユニークなアドレスを有し各々が
リモートシリアルバスマスター回路に接続されたローカ
ルシリアルテストバスを有し前記リモートシリアルバス
マスター回路は前記アドレス可能なシャドーポート回路
に接続されている複数のボードを具備し、前記主バスマ
スターは前記複数のボードの一つ上の前記リモートシリ
アルバスマスターの一つをセレクトしてシャドープロト
コルおよび前記ボード上のアドレス可能なシャドーポー
ト回路を使用して前記システムバックプレーンシリアル
テストバス上で通信を行うように作動できる回路。
【０３８９】（１９）．第（１８）項記載の回路におい
て、前記各ボードはさらに前記リモートシリアルバスマ
スターに接続されたローカルシリアルテストバスを具備
し、前記各リモートシリアルバスマスターは前記ローカ
ルシリアルテストバスに接続されたスレーブデバイスを
アドレスするように作動する回路。
【０３９０】（２０）．第（１９）項記載の回路におい
て、前記各リモートシリアルバスマスターは関連するロ
ーカルシリアルテストバスに接続されたデバイスと自律
的に通信するように作動し、各リモートバスマスターは
さらに前記自律動作の結果状態を記憶して後に前記主シ
リアルバスマスターが検索するように作動する回路。
【０３９１】（２１）．多ボードシステム環境における
シリアルテストバスの動作を改善する方法において、該
方法は以下のステップ、すなわち、システムシリアルテ
ストバスを有するシステムバックプレーンを設け、前記
システムシリアルテストバス上のデバイスをアドレスす
ることができる主シリアルバスマスターを設け、各々が
前記システムシリアルテストバスに接続されたアドレス
可能なシャドーポート回路を有し各アドレス可能なシャ
ドーポート回路が前記システムシリアルテストバス上に
ユニークなアドレスを有している複数のボードを設け、
各々が前記ローカルシリアルテストバスに接続されさら
に関連するアドレス可能なシャドーポート回路に接続さ
れているリモートシリアルテストバスを有する前記複数
のボードの各々にローカルシリアルテストバスを設け、
前記主シリアルバスマスター、前記アドレス可能なシャ
ドーポート回路および前記リモートシリアルバスマスタ
ーを作動させて主シリアルバスマスターが前記ボードの
任意の１個をセレクトしてアイドルサイクル中に前記シ
ステムシリアルテストバスにシャドープロトコルを送信
することにより前記システムシリアルテストバス上で通
信を行う、ことを含む方法。
【０３９２】（２２）．第（２１）項記載の方法におい
て、各々が前記ローカルシリアルテストバスに接続され
さらに関連するアドレス可能なシャドーポート回路に接
続されたリモートシリアルテストバスを有する前記複数
のボードの各々にローカルシリアルテストバスを設ける
ステップは、さらに前記ローカルシリアルテストバスに
接続されたデバイスと自律通信するように作動するリモ
ートシリアルバスマスターを設けることを含み、さらに
前記通信の状態と結果を記憶して後に前記主バスマスタ
ーが検索するように作動することができる方法。
【０３９３】（２３）．シリアルバスケーパビリティを
バックプレーン環境へ効果的に拡張するプロトコルおよ
び関連するアドレス可能なシャドーポート回路が開示さ
れる。プロトコルは既存のシリアルバス方式と共存し完
全にコンパチブルに設計されている。回路およびプロト
コルは任意１個のボード（ＢＯＡＲＤ１−ＢＯＡＲＤ
Ｎ）をシステムバックプレーンバスを介してシリアルア
スマスター（ＳＢＭ）に接続するように作動し、プロト
コルはシステムバックプレーンバス上の正規動作と干渉
することなくボードをセレクトするように作動する。プ
ロトコルおよび回路は階層構成システムに拡張され、主
シリアルバスマスター（ＳＢＭ）デバイスが階層の任意
レベルに位置する任意のデバイスに選択的にアクセスし
て通信するようにされる。階層構成ネットワークで多数
のリモートシリアルバスマスターを使用する実施例も開
示され、各リモートシリアルバスマスターは本発明のプ
ロトコルおよび回路を使用して主シリアルバスマスター
に接続され、主シリアルバスマスターの制御の元でリモ
ートシリアルバスマスターデバイスにより自律テストを
実施することができる。
【図面の簡単な説明】
【図１】１１４９．１バス標準を使用した代表的なバッ
クプレーンとボードの接続を示す図。
【図２】１１４９．１バスの動作中の遷移状態を示す状
態図。
【図３】バックプレーン環境に使用する１１４９．１標
準バスの代表的な従来技術リング構成を示す図。
【図４】バックプレーン環境における１１４９．１バス
の代表的な従来技術スター構成を示す図。
【図５】１１４９．１標準バスを使用し本発明のアドレ
ス可能シャドーポートを組み込んだバックプレーン環境
におけるシリアルバスマスターと１個のボード間の接続
の実施例を示す図。
【図６】本発明のプロトコルおよびハードウェアを使用
して１１４９．１シリアルバスによりシリアルバスマス
ターに接続された多数のボードを有するシステムバック
プレーンを示す図。
【図７】本発明のアドレス可能なシャドーポート回路を
実現するのに必要な回路のブロックレベル図。
【図８】本発明のプロトコルのＩＤＬＥビット対の転送
タイミングを示す図。
【図９】本発明のプロトコルのＳＥＬＥＣＴビット対の
転送タイミングを示す図。
【図１０】本発明のプロトコルの論理１データビット対
の転送タイミングを示す図。
【図１１】本発明のプロトコルの論理０データビット対
の転送タイミングを示す図。
【図１２】シャドープロトコルのセレクトおよび肯定応
答トランザクション中に本発明のシリアルバスマスター
とアドレス可能シャドーポート間に生じるトランザクシ
ョンを示す図。
【図１３】本発明のプロトコルを使用してアドレス可能
なシャドーポートとシリアルバスマスター間のセレクト
および肯定応答トランザクション中に生じるシリアルバ
ス線上の信号遷移を示す図。
【図１４】プロトコルのトランザクション中に遷移する
シリアルバスマスター内に常駐する送信機回路と本発明
のアドレス可能なシャドーポートの状態を示す状態図。
【図１５】プロトコルのトランザクション中にシリアル
バスマスター内に常駐する受信機回路と本発明のアドレ
ス可能なシャドーポートが遷移する状態を示す状態図。
【図１６】本発明のプロトコルのトランザクション中に
シリアルバスマスター回路のマスターコントロール回路
が遷移する状態の状態図。
【図１７】本発明のプロトコルのトランザクション中に
アドレス可能なシャドーポート回路のスレーブコントロ
ール回路が遷移する状態を示す状態図。
【図１８】本発明のアドレス可能なシャドーポート回路
の一実施例に必要な小回路を示す図。
【図１９】多数の従ポートを有する集積回路が各々がシ
リアルバスに接続された一つの主ポートに接続されてい
る独立にアドレス可能ないくつかのシャドーポートを含
んでいる別の実施例を示す図。
【図２０】本発明を組み込み本発明のアドレス可能なシ
ャドーポートと、シリアルバックプレーンに接続された
主ポートと、複数の特定用途論理回路ブロックに接続さ
れた内部シリアルバスを含む集積回路を示す図。
【図２１】シリアルレベルシリアルバスによりシリアル
バスマスターに接続され本発明のリモートシリアルバス
マスターおよびリモートコントロール可能なシャドーポ
ートを組み込んだシステムバックプレーン上に配置され
た代表的な回路板を示す図。
【図２２】本発明のリモートシリアルバスマスター回路
の一実施例を示す図。
【図２３】本発明の主シリアルバスマスターの実施例を
示す図。
【図２４】簡単なセレクトメッセージの例および本発明
のプロトコルを使用した拡張セレクトメッセージを含む
本発明のセレクトプロトコルを示す図。
【図２５】簡単な肯定応答メッセージおよび本発明のプ
ロトコルを使用して格闘された肯定応答メッセージを含
む本発明の肯定応答プロトコルを示す図。
【図２６】本発明の主シリアルバスマスターとリモート
シリアルバスマスター間で簡単なコマンド転送を行う本
発明のセレクトおよび肯定応答プロトコルを示す図。
【図２７】本発明のライトコマンドセレクトおよび肯定
応答プロトコルを示す図。
【図２８】本発明のリードコマンドセレクトおよび肯定
応答プロトコルを示す図。
【図２９】本発明のリモートコントロール可能でアドレ
ス可能なシャドーポート回路のブロック回路図。
【図３０】２線バックプレーンシリアルバスに採用され
るＲＣＡＳＰ回路を有するボートに必要な回路のブロッ
ク図。
【図３１】２線バックプレーンシリアルバスに採用され
２線主ポートを有するＲＣＡＳＰ回路のブロック図。
【図３２】本発明の１レベルバス接続およびＨＡＳＰプ
ロトコル方式のブロック図。
【図３３】本発明の２レベルバス接続およびＨＡＳＰ接
続プロトコル方式のブロック図。
【図３４】本発明の３レベルバス接続およびＨＡＳＰ接
続プロトコル方式のブロック図。
【図３５】第Ｍレベルシステムにおける本発明のセレク
トおよび肯定応答プロトコルメッセージ転送の例を示す
図。
【図３６】本発明のＨＡＳＰセレクトプロトコルを使用
した第Ｍレベルシステムにおけるローカルおよびグロー
バルリセットメッセージの例を示す図。
【図３７】２レベルシステムにおいて本発明を使用した
メッセージ転送の同期タイミングを示す図。
【図３８】２レベルシステムにおいて本発明のＨＡＳＰ
回路を有するＤ型Ｆ／Ｆを使用したメッセージ転送の同
期を示す図。
【図３９】本発明のＨＡＳＰ回路のＳＢＭ Ｔｒａｎｓ
ｍｉｔｔｅｒ回路の状態図。
【図４０】本発明のＨＡＳＰ回路のＳＢＭ受信機回路の
状態図。
【図４１】本発明のＳＢＭ Ｍａｓｔｅｒ Ｃｏｎｔｒ
ｏｌ回路の状態図。
【図４２】本発明のＨＡＳＰ受信機回路の状態図。
【図４３】本発明のＨＡＳＰ送信機回路の状態図。
【図４４】本発明のＨＡＳＰ Ｓｌａｖｅ Ｃｏｎｔｒ
ｏｌ Ｃｉｒｕｉｔの状態図。
【図４５】ＨＡＳＰ Ｃｉｒｃｕｉｔ実施例のブロック
図。
【図４６】本発明のＮレベルＨＡＳＰ回路を介した主シ
リアルバスマスターとＲＣＡＳＰ回路間の２線接続を示
す図。
【図４７】ＨＡＳＰの主従ポート間の２線通信に適応さ
れたＨＡＳＰ回路を示す図。
【図４８】代表的な多ケーブル環境接続アプリケーショ
ン回路のブロック図。
【図４９】図４６の同じアプリケーション回路を接続し
本発明のＨＡＳＰ回路を組み込んだ単ケーブル構成のブ
ロック図。
【符号の説明】
ＢＯＡＲＤ１−ＢＯＡＲＤＮ ボード ＳＢＭ シリアルバスマスター

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 マスターデバイスおよびスレーブデバイ
    スに関連する通信バス信号を接続もしくは切断するよう
    に作動する回路において、該回路は前記マスターデバイ
    スに関連する通信バス信号が接続される主ポートと、前
    記スレーブデバイスに関連する通信バス信号が接続され
    る従ポートと、コントロール信号に応答して前記主従ポ
    ートに接続された関連する通信バスを接続もしくは切断
    する接続手段と、前記コントロール信号を発生するプロ
    トコルに応答するコントロール回路であって前記プロト
    コルによりアイドルサイクル中に前記通信バス上に前記
    コントロール信号が発生されるコントロール回路、を具
    備する回路。
  2. 【請求項２】 マスターデバイスおよびスレーブデバイ
    スに関連する通信バス信号を接続する方法において、該
    方法は以下のステップ、すなわち、前記マスターデバイ
    スに関連する通信バス信号が接続される主ポートを設
    け、前記スレーブデバイスに関連する通信バス信号が接
    続される従ポートを設け、コントロール信号に応答して
    前記主従ポートに接続された関連する通信バス信号を接
    続もしくは切断する接続手段を設け、プロトコルに応答
    してアイドルサイクル中に前記通信バス上に前記コント
    ロール信号を発生するコントロール回路を設け、前記プ
    ロトコルを前記通信バス上で作動させる、ことを含む方
    法。
JP14523393A 1992-06-17 1993-06-16 階層接続方法、装置およびプロトコル Expired - Lifetime JP3444623B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US900708 1978-04-27
US90080592A 1992-06-17 1992-06-17
US90070892A 1992-06-17 1992-06-17
US90080692A 1992-06-17 1992-06-17
US900806 1992-06-17
US900805 1992-06-17

Publications (2)

Publication Number Publication Date
JPH0787161A true JPH0787161A (ja) 1995-03-31
JP3444623B2 JP3444623B2 (ja) 2003-09-08

Family

ID=27420586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14523393A Expired - Lifetime JP3444623B2 (ja) 1992-06-17 1993-06-16 階層接続方法、装置およびプロトコル

Country Status (3)

Country Link
EP (3) EP0855654B1 (ja)
JP (1) JP3444623B2 (ja)
DE (2) DE69333479T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422129B1 (ko) * 2000-06-12 2004-03-10 엘지전자 주식회사 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치
JP2005527918A (ja) * 2002-05-29 2005-09-15 フリースケール セミコンダクター インコーポレイテッド 単一のｔａｐ（テストアクセスポート）を介して複数のｔａｐにアクセスするための方法およびその装置
JP2006517295A (ja) * 2003-02-10 2006-07-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路の試験
JP2008092523A (ja) * 2006-10-05 2008-04-17 Nec Corp データ転送装置及びデータ処理方法
US11163513B2 (en) 2019-09-19 2021-11-02 Kyocera Document Solutions Inc. Image forming apparatus, data communication method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951703A (en) * 1993-06-28 1999-09-14 Tandem Computers Incorporated System and method for performing improved pseudo-random testing of systems having multi driver buses
FR2737782B1 (fr) * 1995-08-11 1997-10-31 Deroux Dauphin Patrice Systeme electronique testable
US5659552A (en) * 1995-10-17 1997-08-19 Lucent Technologies Inc. Method and apparatus for verifying test information on a backplane test bus
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
EP1632780A2 (en) * 1995-12-27 2006-03-08 Koken Co., Ltd. Monitoring control apparatus
EP0826974B1 (en) * 1996-08-30 2005-10-19 Texas Instruments Incorporated Device for testing integrated circuits
FR2776157A1 (fr) * 1998-03-16 1999-09-17 Castor Technologies Protocole et structure de bus local, et module d'interface mettant en oeuvre ce protocole
KR20010064761A (ko) * 1999-12-18 2001-07-11 서평원 유에이알티 인터페이스 장치 및 방법
KR100479508B1 (ko) * 2000-12-27 2005-03-25 엘지전자 주식회사 하나의 통신 포트를 이용한 다른 보드와 통신하기 위한통신 제어장치
CN100437134C (zh) * 2003-02-18 2008-11-26 Nxp股份有限公司 电子电路的测试
US7493433B2 (en) 2004-10-29 2009-02-17 International Business Machines Corporation System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory
CN102567156A (zh) * 2010-12-31 2012-07-11 鸿富锦精密工业（深圳）有限公司 服务器硬盘背板测试装置
CN103091626B (zh) * 2011-11-04 2015-07-15 深圳迈瑞生物医疗电子股份有限公司 Jtag测试链路及其超声诊断仪
US20170017558A1 (en) * 2015-07-17 2017-01-19 Qualcomm Incorporated Non-intrusive probe for double data rate interface
FR3042053B1 (fr) 2015-10-05 2018-03-23 Airbus Operations Systeme avionique d'un aeronef comportant des unites remplacables en ligne pouvant echanger des messages entre elles et dispositif de surveillance d'un tel systeme avionique
CN110907857B (zh) * 2019-12-10 2022-05-13 上海国微思尔芯技术股份有限公司 一种基于fpga的连接器自动检测方法
CN112612264A (zh) * 2020-12-22 2021-04-06 北京时代民芯科技有限公司 一种can总线控制器中串口自测试方法
CN116820867B (zh) * 2023-08-29 2023-12-15 腾讯科技（深圳）有限公司 一种芯片调试方法、装置及芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989001202A1 (en) * 1987-07-23 1989-02-09 Face Technologies, Inc. Communication processor for personal computer
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
EP0417905B1 (en) * 1989-08-09 1997-11-05 Texas Instruments Incorporated System scan path architecture
JP3118266B2 (ja) * 1990-03-06 2000-12-18 ゼロックス コーポレイション 同期セグメントバスとバス通信方法
US5659773A (en) * 1990-11-14 1997-08-19 International Business Machines Corporation Personal computer with input/output subsystem

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422129B1 (ko) * 2000-06-12 2004-03-10 엘지전자 주식회사 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치
JP2005527918A (ja) * 2002-05-29 2005-09-15 フリースケール セミコンダクター インコーポレイテッド 単一のｔａｐ（テストアクセスポート）を介して複数のｔａｐにアクセスするための方法およびその装置
JP2011069840A (ja) * 2002-05-29 2011-04-07 Freescale Semiconductor Inc 単一のｔａｐ（テストアクセスポート）を介して複数のｔａｐにアクセスするための方法、および集積回路
JP2006517295A (ja) * 2003-02-10 2006-07-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路の試験
JP2008092523A (ja) * 2006-10-05 2008-04-17 Nec Corp データ転送装置及びデータ処理方法
US11163513B2 (en) 2019-09-19 2021-11-02 Kyocera Document Solutions Inc. Image forming apparatus, data communication method

Also Published As

Publication number Publication date
EP0578386B1 (en) 1998-10-21
DE69321663T2 (de) 1999-05-06
DE69333479D1 (de) 2004-05-13
DE69333479T2 (de) 2005-03-24
EP0855654B1 (en) 2004-04-07
EP0855654A2 (en) 1998-07-29
EP0578386A2 (en) 1994-01-12
JP3444623B2 (ja) 2003-09-08
EP1434058A2 (en) 2004-06-30
EP1434058A3 (en) 2010-05-19
EP0855654A3 (en) 2000-10-04
EP0578386A3 (ja) 1994-03-09
DE69321663D1 (de) 1998-11-26

Similar Documents

Publication Publication Date Title
JP3444623B2 (ja) 階層接続方法、装置およびプロトコル
US6490641B2 (en) Addressable shadow port circuit
US5617420A (en) Hierarchical connection method, apparatus, and protocol
US5640521A (en) Addressable shadow port and protocol with remote I/O, contol and interrupt ports
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
US5054024A (en) System scan path architecture with remote bus controller
JPH05211540A (ja) モデム制御信号のためのマルチプレクス機構
US20050289267A1 (en) Linking addressable shadow port and protocol for serial bus networks
Whetsel A Proposed Method of Accessing 1149.1 in a Backplane Environment.
US6810454B2 (en) Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system
US6185651B1 (en) SCSI bus extender utilizing tagged queuing in a multi-initiator environment
US6665807B1 (en) Information processing apparatus
WO1996033464A1 (en) Processing unit to clock interface
EP0417905B1 (en) System scan path architecture
US6378019B1 (en) Method and system for interfacing a plurality of peripheral devices in a slave group interface device to a bus and a slave group interface device
US7478005B2 (en) Technique for testing interconnections between electronic components
CN216014148U (zh) 一种服务器和服务器背板
McHugh IEEE P1149. 5 standard module test and maintenance bus
CN115658584A (zh) 一种基于令牌环的spi背板总线通信方法
JPS59139426A (ja) バスインタ−フエ−ス
JPH06236348A (ja) データ伝送方式
JPH07219890A (ja) データ伝送方法
JP2001102457A (ja) 複数コントローラ内蔵のｌｓｉ及び同ｌｓｉを備えたｌｓｉ組み合わせシステム
JPS58116836A (ja) ノ−ド増設方式
JPH05136786A (ja) ローカルエリアネツトワークシステム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 10

EXPY Cancellation because of completion of term