DE69321663T2

DE69321663T2 - Hierarchisches Verbindungsverfahren, -gerät und -protokoll

Info

Publication number: DE69321663T2
Application number: DE1993621663
Authority: DE
Inventors: Lee D. Plano Tx 75023 Whetsel
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1992-06-17
Filing date: 1993-06-14
Publication date: 1999-05-06
Anticipated expiration: 2013-06-15
Also published as: JPH0787161A; EP1434058A3; EP0578386A2; EP0855654B1; JP3444623B2; DE69333479D1; DE69321663D1; EP0855654A2; EP1434058A2; DE69333479T2; EP0578386A3; EP0578386B1; EP0855654A3

Description

Diese Erfindung bezieht sich allgemein auf die Verwendung von Bussen, um zwischen Vorrichtungen zu kommunizieren, die Schaltkreise, Systeme, Platinen und Netze umfassen, und insbesondere auf serielle Rückwandbusse. Die Erfindung kann auf irgendeine Umgebung angewendet werden, in der ein serieller Kommunikationsbus verwendet wird oder verwendet werden kann, einschließlich Schaltungsplatinen, Rückwänden, integrierten Schaltungen und Systemen.

HINTERGRUND DER ERFINDUNG

Bei der Herstellung integrierter Schaltungen oder Schaltungsplatinen für Systeme wird die Verwendung eines seriellen Kommunikationsbusses zum Testen und zur Fehlerbeseitigung schnell zu einer Standardpraxis. Die Verwendung des seriellen Busses ermöglicht dem System, der Schaltungsplatine oder den integrierten Schaltungen, geprüft zu werden, und den Verbindungen, bestätigt zu werden, ohne daß eine eingreifende Hardware oder Prüfspitzen erforderlich sind. Dies ist insbesondere wichtig, da die Verpackung der Vorrichtungen höhere Dichten erreicht, sowie für mehrere integrierte Schaltungen, die auf einem einzelnen Modul untergebracht sind, oder für Systeme, in denen die Schaltung aus anderen Gründen nicht für einen physikalischen Zugriff zur Verfügung steht.
Die Industrie hat Normprotokolle für serielle Busse dieser Art entwickelt und fährt mit der Entwicklung fort. Die Normen sind erforderlich und wünschenswert, um sicherzustellen, daß Bauteile und Platinen, die von verschiedenen Anbietern erworben werden, auf einem gemeinsamen Bus mit einander kommunizieren können. Die Konzepte dieser Erfindung werden im allgemeinen auf einen beliebigen Typ von seriellem Bus angewendet. Um jedoch die Beschreibung der Erfindung zu verdeutlichen, wird sie als ein Merkmal beschrieben, das dem gut verstandenen und dokumentierten seriellen IEEE/ANSI-Norm-Bus hinzugefügt ist, der für das Prüfen von ICs auf Platinenebene entwickelt worden ist und der als IEEE/ANSI-Norm 1149.1 oder allgemeiner als die JTAG-Randabtast-Norm bezeichnet wird.
Die IEEE/ANSI-1149.1-Norm beschreibt einen seriellen 4-Draht- Bus, der verwendet werden kann, um serielle Daten zu mehreren ICs auf einer Platine zu übertragen und serielle Daten von diesen zu empfangen. Obwohl der serielle 1149.1-Bus ursprünglich entwickelt wurde, um auf ICs auf Platinenebene seriell zuzugreifen, kann er auch auf der Rückwandebene verwendet werden, um seriell auf ICs auf mehreren Platinen zuzugreifen.
Die 1149.1-Norm beschreibt einen seriellen 4-Draht-Bus, der verwendet werden kann, um serielle Daten zwischen einem seriellen Busmaster und einer Slave-Vorrichtung zu übertragen. Obwohl der 1149.1-Bus entwickelt wurde, um seriell auf ICs auf einer Platine zuzugreifen, kann er auf der Rückwandebene verwendet werden, um seriell auf Platinen in einer Rückwand zuzugreifen. Der 1149.1 besitzt zwei serielle Zugriffskonfigurationen, die bezeichnet sind mit "Ring" und "Stern", die auf der Rückwandebene verwendet werden können.
In einer Rückwand-1149.1-Ringkonfiguration empfangen alle Platinen in der Rückwand direkt die Steuerausgangssignale vom primären seriellen Busmaster (PSBM) und sind linear zwischen dem Datenausgang und dem Dateneingang des PSBMs verkettet. Während einer Abtastoperation gibt der PSBM Steuerabtastdaten durch alle Platinen in der Rückwand über seinen Testdatenausgang (TDO) und die Testdateneingangs-(TDI)-Busverbindungen aus. Das Problem, das der Ringkonfiguration zugeordnet ist, besteht darin, daß die Abtastoperation nur funktioniert, wenn alle Platinen in der Rückwand enthalten sind und betrieben werden können, um Daten von deren TDI-Eingang zu TDO-Ausgangssignalen abzutasten. Wenn eine der Platinen entfernt ist oder einen Fehler aufweist, kann der PSBM die Daten nicht über die Rückwand abtasten. Da die Ringkonfiguration keinen Zugriff auf die übrigen Platinen erlaubt, wenn eine entfernt ist oder gesperrt ist, erfüllt sie nicht vollständig die Anforderungen eines seriellen Busses für die Rückwand und große Systemapplikationen.
In einer Rückwand-1149.1-Sternkonfiguration empfangen alle Platinen in der Rückwand direkt den Testtakt (TCK) und die TDI-Signale vom PSBM und geben ein TDO-Signal an den PSBM aus. Ferner empfängt jede Platine ein eindeutiges Testmodusauswahl- (TMS)-Signal vom PSBM. In der Sternkonfiguration ist zu einem Zeitpunkt nur eine Platine freigegeben für einen seriellen Zugriff durch den PSBM. Wenn eine Platine freigegeben ist, ist das dieser Platine zugeordnete TMS-Signal aktiv, während alle anderen TMS-Signale inaktiv sind. Das Problem bei der Sternkonfiguration ist, daß jede Platine ein eigenes TMS-Signal benötigt. In einer Rückwand mit 100 Platinen muß der PSBM 100 einzeln steuerbare TMS-Signale besitzen, wobei die Rückwand Leitungen für jedes der 100 TMS-Signale besitzen muß. Aufgrund dieser Anforderungen werden Sternkonfigurationen typischer Weise für Rückwandanwendungen nicht in Betracht gezogen.
IRE Wescom Conference Record, November 1989, Bd. 33, S. 294- 299, beschreibt die Verwendung des seriellen 1149.1-Norm- Busses sowohl in Ring- als auch in Sternkonfigurationen.
Für die Verwendung in Systemrückwänden sind zwei serielle IEEE-Bus-Normen P1149.5 und P1394 in Entwicklung. Da diese Normen speziell für Rückwand-Anwendungen entwickelt werden, scheinen sie die bei der Verwendung des 1149.1-Norm-Busses als Rückwandbus bestehenden Probleme zu beseitigen. Die Protokolle dieser angekündigten Normen unterscheiden sich jedoch vom 1149.1-Protokoll, weshalb Verfahren definiert werden müssen, um zwischen diesen und 1149.1 zu übersetzen.
Die IEEE-P1149.5-Norm-Arbeitsgruppe definiert derzeit einen Modultest- und Wartungsbus, der in Systemrückwandumgebungen verwendet werden kann. P1149.5 ist ein einzelner Master/- Multislave-Bus, der definiert wird durch eine 5-Draht-Schnittstelle. Der P1149.5-Busmaster leitet eine Datenübertragungsoperation ein durch Senden eines Datenpakets an alle Slave- Vorrichtungen. Das Datenpaket umfaßt einen Adreß- und Befehlsabschnitt. Die Slave-Vorrichtung, die eine passende Adresse besitzt, wird freigegeben, um auf den Befehlsabschnitt des Datenpaketes zu antworten, wie im P1149.5-Norm-Vorschlag beschrieben ist.
Das Einbinden eines P1149.5-Busses in eine 1149.1-Bus-Umgebung fordert neue zusätzliche Systemhardware und Software sowie Entwickler mit detailliertem Verständnis für beide Bustypen. Bei der Einbindung von P1149.5 in eine 1149.1-Umgebung wird daher eine unnötige Komplikation zu einem ansonsten einfachen seriellen Zugriffsansatz hinzugefügt. Ein weiteres Problem ist, daß die Bandbreite der seriellen 1149.1-Datenübertragung durch den Prozeß und die Hardware für die Protokollumsetzung von 1149.5 nach 1149.1 ungünstig beeinflußt wird.
Die IEEE-P1394-Norm-Arbeitsgruppe definiert derzeit einen seriellen 2-Draht-Hochgeschwindigkeitsbus, der entweder in einer Kabelumgebung oder in einer Systemrückwandumgebung verwendet werden kann. Die P1394-Norm ist im Gegensatz zu P1149.5 kein Einzelmaster/Multislave-Bustyp. In der P1394 werden alle Vorrichtungen (Knoten), die mit dem Bus verbunden sind, mit dem gleichen Master-Rang betrachtet. Die Tatsache, daß die P1394 mit einer 2-Draht-Schnittstelle operieren kann, macht diesen Bus attraktiv in neueren 32-Bit-Rückwand-Normen, in denen nur zwei Drähte für die serielle Kommunikation reserviert sind. Es gibt jedoch Probleme bei der Verwendung von P1394 als einen Rückwandtestbus zum Zugreifen auf 1149.1- Platinenumgebungen.
Erstens, P1394 ist im Betrieb deutlich komplexer als P1149.1, so daß die Vorrichtungen, die zum Übersetzen zwischen P1394 und 1149.1 dienen, kostenaufwendig sein können. Zweitens, P1394 ist kein Vollzeit-Testbus, sondern ein serieller Universal-Kommunikationsbus, wobei sein Hauptzweck in einer Rückwandumgebung ist, als eine Reserveschnittstelle zu dienen, für den Fall, daß die parallele Schnittstelle zwischen den Platinen gesperrt wird. Während ein 1149.1-Testzugriff über P1394 erreicht werden kann, ist er nur während der Zeitscheiben verfügbar, während denen der Bus keine funktionalen Operationen behandelt. Ein solcher On-Line-1149.1-Testbuszugriff ist beschränkt und muß mit anderen Transaktionen koordiniert werden, die auf dem P1394-Bus stattfinden. Dies erfordert zusätzliche Hardware- und Softwarekomplexität.
Ein weiteres Verfahren zum Erreichen einer Rückwand-Zu-Platinenebene-Schnittstelle ist, daß in der Norm 1149.1 definierte Protokoll zu erweitern. Ein solcher Ansatz wurde beschrieben in einem Papier, das präsentiert wurde auf der International Test Conference 1991 von D. Bhavsar unter dem Titel "An Architecture for Extending the IEEE Standard 1149.1 Test Access Port to System Backplanes". Das Papier von Bhavsar beschreibt ein Verfahren zum Erweitern des Protokolls 1149.1, so daß es für einen Zugriff auf eine Schnittstellenschaltung verwendet werden kann, die sich zwischen den Rückwand- und Platinenebene-1149.1-Bussen befindet. Die Schnittstellenschaltung antwortet auf das über den Rückwandbus gesendete 1149.1-Protokoll, um eine Adresse zu laden. Wenn die Adresse mit der Adresse der Schnittstellenschaltung übereinstimmt, wird die Schnittstellenschaltung mit der Rückwand verbunden. Nachdem die Schnittstellenschaltung mit der Rückwand verbunden worden ist, wird das zusätzliche 1149.1-Protokoll in die Schnittstellenschaltung eingegeben, um die Rückwand- und Platinenebene-1149.1-Busse zu verbinden. Nach dieser Verbindungsprozedur kann der Platinenebenen-1149.1-Bus vom Rückwand-1149.1-Bus gesteuert werden. Der Ansatz von Bhavsar weist ebenfalls Probleme auf, die seine Effektivität als Universal-1149.1- Busschnittstelle von der Rückwand zur Platine beschränken.
Der Ansatz von Bhavsar erlaubt nicht das Auswählen einer Platine und das anschließende Auswählen einer weiteren Platine, ohne zuerst die Rückwand- und Platinenebenen-1149.1-Busse zurückzusetzen, indem diese in ihre Testlogikrücksetzzustände (TLRST) versetzt werden. Das Versetzen in den TLRST-Zustand bewirkt, daß die Testzustandseinstellung in den ICs einer vorher ausgewählten Platine aufgrund der Testrücksetzwirkung des 1149.1-Busses auf den Testzugriffsanschlüssen (TAPs) der ICs verlorengehen.
Ferner ist es häufig wünschenswert, Selbsttests in einer ausgewählten Gruppe von Rückwandplatinen auszuwählen und einzuleiten. Da jedoch der Ansatz von Bhavsar das Zurücksetzen des 1149.1-Busses jedesmal dann erfordert, wenn eine neue Platine ausgewählt wird, ist es unmöglich, zu einem Zeitpunkt mehr als eine Platine zu einem Selbsttest zu veranlassen, da das Zurücksetzen des Busses jeglichen vorher eingeleiteten Selbsttest abbricht.
Es besteht daher Bedarf an einer einfachen, effizienten und effektiven Einrichtung zum Unterstützen der Verwendung eines seriellen 1149.1-Norm-Busses in einer Multiplatinen-Rückwand- Umgebung.
Die Erfindung schafft ein System, mit einer Master-Vorrichtung und mehreren Slave-Vorrichtungen, die durch einen Kommunikationsbus verbunden sind;
wobei jede Slave-Vorrichtung eine adressierbare Port- Schaltung (Anschlußschaltung) enthält, die so betreibbar ist, daß sie den Kommunikationsbus mit einem Bus der Slave-Vorrichtung, der das gleiche Busprotokoll wie der Kommunikationsbus verwendet, verbindet oder den Kommunikationsbus von diesem Bus der Slave-Vorrichtung trennt;
wobei jede adressierbare Port-Schaltung enthält: einen primären Port (Primäranschluß), an den der Kommunikationsbus angeschlossen ist; einen sekundären Port (Sekundäranschluß), an den der Bus der Slave-Vorrichtung angeschlossen ist; eine Verbindungsvorrichtung, die an den primären Port und an den sekundären Port angeschlossen ist und so betreibbar ist, daß sie den Kommunikationsbus als Antwort auf ein Steuersignal mit dem Bus der Slave-Vorrichtung verbindet oder von diesem trennt; und eine Steuerschaltungsanordnung zum Erzeugen des Steuersignals als Antwort auf eine von der Master-Vorrichtung ausgegebene Wählsequenz (Auswahlsequenz);
wobei die Master-Vorrichtung dann, wenn der Kommunikationsbus nicht für die normale Kommunikation gemäß dem Busprotokoll verwendet wird, auf den Kommunikationsbus unter Verwendung eines vom normalen Kommunikationsprotokoll verschiedenen Protokolls eine Wählsequenz senden kann, um die logische Adresse einer als nächstes zu wählenden Slave-Vorrichtung zu spezifizieren; und
die Steuerschaltungsanordnung in jeder Slave- Vorrichtung so beschaffen ist, daß sie prüft, ob eine von der Master-Vorrichtung ausgegebene Adresse der logischen Adresse dieser Slave-Vorrichtung entspricht; wobei die Steuerschaltungsanordnung so beschaffen ist, daß sie, wenn diese Adresse nicht der logischen Adresse entspricht, an die Verbindungseinrichtung eine Nachricht sendet, um den Bus dieser Slave- Vorrichtung vom Kommunikationsbus zu trennen; und wobei die Schaltungsanordnung so beschaffen, daß sie dann, wenn diese Adresse der logischen Adresse entspricht, an die Verbindungseinrichtung eine Nachricht sendet, um den Bus dieser Slave- Vorrichtung mit dem Kommunikationsbus in der Weise zu verbinden, daß sie von dem System als ein einzelner Kommunikationsbus wahrgenommen werden.
Allgemein, und in einer Ausführungsform der Erfindung, wird ein Rückwandzugriffsansatz offenbart, der ein Verfahren zur Verwendung des 1149.1-Busses auf der Rückwandebene ohne die obenbeschriebenen Probleme schafft. Unter Verwendung dieses Ansatzes wird klar, daß ein homogener serieller Bus über einen Systementwurf hinweg verwendet werden kann, statt zwischen mehreren seriellen Bustypen zu übersetzen. Die Verwendung eines gemeinsamen seriellen Busses in Systementwürfen kann den Software- und Hardwareentwicklungsaufwand vereinfachen, da nur ein Verständnis eines Bustyps erforderlich ist.
In einer ersten Ausführungsform der Erfindung wird eine Schaltung, als adressierbarer Schattenanschluß (ASP) bezeichnet, und ein Protokoll, als ein Schattenprotokoll bezeichnet, beschrieben, die ein einfaches und effizientes Verfahren der direkten Verbindung der 1149.1-Rückwand- und Platinenbusse schaffen. Wenn der 1149.1-Rückwandbus sich entweder in seinem Lauftest/Leerlauf-(RT/IDLE)-Zustand oder in seinem Testlogikrücksetz-(TLRST)-Zustand befindet, kann die ASP-Schaltung über das Schattenprotokoll der Erfindung freigegeben werden, um einen seriellen 1149.1-Bus einer Zielplatine mit dem seriellen Rückwand-1149.1-Bus zu verbinden. Nachdem das hier beschriebene Schattenprotokoll verwendet worden ist, um die Zielplatinen- und Rückwandbusse miteinander zu verbinden, wird das Protokoll der Erfindung inaktiv und für die Operation des 1149.1-Busprotokolls transparent.
Die Verwendung der Erfindung führt zu mehreren Verbesserungen gegenüber der Verwendung der 1149.1-Norm in einer System- oder Rückwandumgebung oder den Erweiterungsansätzen des Standes der Technik hinsichtlich der Effizienz der Datenübertragungen, der Möglichkeit zum Entnehmen von Platinen oder zum Unterstützen von Rückwänden, in denen nicht alle Steckplätze belegt sind, der Möglichkeit zum Halten des 1149.1-Busses in einem Leerlaufzustand, wenn Platinen selektiert und deselektiert werden, sowie der vorteilhaften Verwendung des gut verstandenen seriellen 1149.1-Busses ohne den Bedarf an einer zusätzlichen Busentwicklung oder einer Übersetzerschaltung zum Erreichen dieser Verbesserungen.
Es wird eine weitere Ausführungsform offenbart, in der eine einzelne Platine mehrere 1149.1-Abtastpfade enthält, die jeweils mittels eines individuell adressierbaren Schattenanschlusses mit dem seriellen Rückwandbus verbunden werden können, für eine zusätzliche Flexibilität im Abtastpfad- und Prüfbarkeitsentwurf. Andere bevorzugte Ausführungsformen und Verbesserungen werden ebenfalls offenbart.
Weitere Ausführungsformen erweitern die ASP-Schaltung und das Protokoll, um dem seriellen lokalen Bus zu ermöglichen, wahlweise von einer entfernten seriellen Busmasterschaltung oder alternativ von einem primären seriellen Busmaster, der auf dem seriellen Rückwandbus angeordnet ist, gesteuert zu werden. Die ASP-Fähigkeiten werden erweitert, um die Eingabe und Ausgabe paralleler Daten in einen Speicher über den ASP und den primären seriellen Busmaster zu erlauben. Die ASP-Schaltung und das Protokoll werden ferner erweitert, um zu ermöglichen, daß Unterbrechungs-, Status- und Befehlsinformationen zwischen einem entfernten seriellen Busmaster und einem primären seriellen Busmaster übertragen werden, um höhere Befehle und Fernfunktionen zu unterstützen, die vom entfernten seriellen Busmaster autonom ausgeführt werden.
Die Erfindung wird dann auf hierarchisch organisierte Systeme angewendet, in denen mehrere Rückwandsysteme über Netze verknüpft sind, die in einer Multiebenenumgebung gekoppelt sind. Die ASP-Fähigkeiten werden erweitert, um dem primären seriellen Busmaster zu erlauben, irgendeine Platine innerhalb der Hierarchie direkt auszuwählen und Daten und Befehle zu dieser zu senden und von dieser zu empfangen.
Es wird eine zusätzliche Ausführungsform offenbart, in der die Schaltung und das Protokoll der Erfindung für eine Verwendung mit den vorgeschlagenen seriellen 2-Draht-Rückwandbussen angepaßt werden, die in der Industrie von einigen berücksichtigt werden. Es werden Modifikationen und Verbesserungen beschrieben, um die Erfindung mit einem solchen Bus kompatibel zu machen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

In den Zeichnungen zeigen:
Fig. 1 eine typische Rückwand-zu-Platine-Verbindung unter Verwendung der 1149.1-Bus-Norm;
Fig. 2 ein Zustandsdiagramm der Zustände der 1149.1-Bus- Übergänge während des Betriebes;
Fig. 3 eine typische Ringkonfiguration des Standes der Technik eines 1149.1-Norm-Busses, der in einer Rückwandumgebung verwendet wird;
Fig. 4 eine typische Sternkonfiguration des Standes der Technik eines 1149.1-Busses in einer Rückwandumgebung;
Fig. 5 eine Ausführungsform einer Verbindung zwischen einem seriellen Busmaster und einer einzelnen Platine in einer Rückwandumgebung unter Verwendung des 1149.1-Norm-Busses und unter Einfügen des adressierbaren Schattenanschlusses der Verbindung;
Fig. 6 eine Systemrückwand mit mehreren Platinen, die mit einem seriellen Busmaster über einen seriellen 1149.1-Bus unter Verwendung des Protokolls und der Hardware der Erfindung verbunden sind;
Fig. 7 ein Blockschaltbild der Schaltung, die erforderlich ist, um die adressierbare Schattenanschlußschaltung der Erfindung zu implementieren;
Fig. 8 den Zeitablauf einer Übertragung eines IDLE-Bit-Paares des Protokolls der Erfindung;
Fig. 9 den Zeitablauf einer Übertragung eines SELECT-Bit- Paares des Protokolls der Erfindung;
Fig. 10 den Zeitablauf einer Übertragung eines Logisch-1- Daten-Bit-Paares des Protokolls der Erfindung;
Fig. 11 den Zeitablauf einer Übertragung eines Logisch-0- Daten-Bit-Paares des Protokolls der Erfindung;
Fig. 12 die Transaktionen, die zwischen dem seriellen Busmaster und dem adressierbaren Schattenanschluß der Erfindung während der Auswahl- und Bestätigungstransaktionen des Schattenprotokolls stattfinden;
Fig. 13 die Signalübergänge auf den seriellen Busleitungen, die während der Auswahl- und Bestätigungstransaktionen zwischen dem adressierbaren Schattenanschluß und dem seriellen Busmaster unter Verwendung des Protokolls der Erfindung stattfinden;
Fig. 14 ein Zustandsdiagramm, das die Zustände der im seriellen Busmaster vorhandenen Senderschaltung und die Übergänge des adressierbaren Schattenanschlusses der Erfindung während der Transaktionen des Protokolls zeigt;
Fig. 15 ein Zustandsdiagramm, das die Zustände der im seriellen Busmaster enthaltenen Empfängerschaltung und die Übergänge des adressierbaren Schattenanschlusses der Erfindung während der Transaktionen des Protokolls zeigt;
Fig. 16 ein Zustandsdiagramm, das die Zustände der Mastersteuerschaltung der Übergänge der seriellen Busmasterschaltung während der Transaktionen des Protokolls der Erfindung zeigt;
Fig. 17 ein Zustandsdiagramm, das die Zustände der Slavesteuerschaltung der Übergänge der adressierbaren Schattenanschlußschaltung während der Transaktionen des Protokolls der Erfindung zeigt;
Fig. 18 die Teilschaltungen, die in einer bevorzugten Ausführungsform der adressierbaren Schattenanschlußschaltung der Erfindung benötigt werden;
Fig. 19 eine alternative Ausführungsform, in der eine integrierte Schaltung mit mehreren sekundären Anschlüssen mehrere unabhängig adressierbare Schattenanschlußschaltungen enthält, die jeweils mit einem einzelnen primären Anschluß verbunden sind, der mit dem seriellen Bus gekoppelt ist;
Fig. 20 eine integrierte Schaltung, die die Erfindung enthält und versehen ist mit dem adressierbaren Schattenanschluß der Erfindung, einem Primäranschluß, der mit dem seriellen Rückwandbus verbunden ist, sowie einem internen seriellen Bus, der mit mehreren anwendungsspezifischen logischen Schaltungsblöcken verbunden ist.
Entsprechende Bezugszeichen und Symbole in den unterschiedlichen Figuren beziehen sich auf entsprechende Teile, sofern nichts anderes angegeben ist.

GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

In dieser Beschreibung werden im folgenden die folgenden Abkürzungen verwendet:
SBM bezeichnet den seriellen Busmaster der Erfindung, eine Schaltung, die andere Platinen, die mit dem seriellen Bus verbunden sind, adressieren und auf diese zugreifen kann;
PSBM bezeichnet den primären seriellen Busmaster;
ASP bezeichnet die adressierbare Schattenanschlußhardware der Erfindung;
TAP bezeichnet einen Testzugriffsanschluß, die Standardhardwareschnittstelle der an den 1149.1-Bus angeschlossenen Vorrichtungen;
TMS bezeichnet die Testmodusauswahlleitung, die Steuerleitung des 1149.1-Busses;
TDO bezeichnet die Testdatenausgangsleitung, eine der Leitungen, auf denen der 1149.1-Bus serielle Daten überträgt;
TDI bezeichnet die Testdateneingangsleitung, eine der Leitungen, auf denen der 1149.1-Bus Daten überträgt;
TCK bezeichnet die Testtaktleitung, die gemeinsame Taktleitung, die von allen mit dem seriellen 1149.1-Bus verbundenen Vorrichtungen verwendet wird, um Übertragungen zwischen Vorrichtungen zu synchronisieren.
Ein serieller Busslave ist eine Schaltung oder eine Vorrichtung, die freigegeben werden kann und über das serielle Busnetz mit einem seriellen Busmaster kommunizieren kann. Ein serieller Busslave, wie er in dieser Beschreibung verwendet wird, bezieht sich auf irgendeinen wohldefinierten Logikblock oder eine Schaltung mit einer Eingangs- und Ausgangsschaltung, die so betrieben werden kann, daß sie eine Kommunikation auf einem seriellen Bus ermöglicht. Der Einfachheit halber behandelt diese Anwendung serielle Busslaves so, als ob sie gedruckte Schaltungsplatinen wären, die mehrere ICs umfassen und in eine Systemrückwand eingesteckt sind. Es ist jedoch klar, daß die Erfindungen in Anwendungen verwendet werden kann, die serielle Busslaves definieren als: (1) Teilschaltungen in einem IC, (2) ICs auf einem gemeinsamen Substrat (z. B. Multi- Chip-Module), (3) ICs auf einer gedruckten Schaltungsplatine, (3) in eine Systemrückwand eingesteckte Platinen, (4) Rückwände in einem Teilsystem, (5) Teilsysteme in einem System oder (6) Systeme, die mit anderen Systemen verbunden sind.
Ein serieller Busmaster ist eine Schaltung oder eine Vorrichtung, die die notwendigen Steuersignale ausgeben kann, um Kommunikationsverbindungen zu einem seriellen Busslave über das serielle Busnetz freizugeben. Im gesamten Rest dieser Beschreibung wird der serielle Busmaster mit SBM bezeichnet.
In Fig. 1 ist ein SBM 1 gezeigt, der über einen Verbinder 2 mit einer Beispielplatine 3 verbunden ist, der mit dem seriellen 1149.1-Norm-4-Draht-Bus verbunden ist, wie er vom Stand der Technik vorgesehen ist. Innerhalb der Platine 3 ist der serielle 4-Draht-Bus mit verschiedenen integrierten Schaltungen (ICs) IC1, IC2, ICn über eine serielle Standard-IC-Ebene- Schnittstellenschaltung verbunden, die als ein Testzugriffsanschluß (TAP) bezeichnet wird. Der TAP umfaßt eine Steuerschaltung, die auf den seriellen 4-Draht-Bus anspricht, um den seriellen Zugriff auf den IC freizugeben und zu sperren. Die TAP-Anschlußstifte, die verwendet werden, um die Verbindung zum seriellen Bus herzustellen, umfassen einen seriellen Testdateneingangsanschlußstift (TDI), einen seriellen Testdatenausgangsanschlußstift (TDO), einen Testtaktanschlußstift (TCK) und einen Testmodusauswahlanschlußstift (TMS). Der TDI- Anschlußstift des TAP ist ein unidirektionales Dateneingangssignal, das zum Schieben serieller Datenbitströme in den IC verwendet wird. Der TDO-Anschlußstift des TAP ist ein unidirektionales Datenaussignal, das zum Schieben serieller Datenbitströme aus dem IC verwendet wird. Der TCK-Anschlußstift des TAP ist ein unidirektionales Takteingangssignal, das zum Takten der seriellen Datenbitströme in und aus dem IC über die TDI- und TDO-Anschlußstifte verwendet wird. Der TMS-Anschlußstift des TAP ist ein unidirektionales Steuereingangssignal, das zum Freigeben des Schiebens der seriellen Datenbitströme in und aus dem IC verwendet wird.
Im Betrieb ist die Platine 3 in eine Rückwand eingesteckt, wobei der TAP jedes IC IC1, IC2 usw. parallel mit den TMS- und TCK-Signalen des seriellen Rückwandbusses vom SBM verbunden sind. Ferner ist jeder TAP der ICs über deren TDI- und TDO- Anschlußstiftverbindungen seriell verknüpft oder verkettet, um einen einzigen seriellen Datenpfad zwischen den TDI- Eingangssignalen und TDO-Ausgangssignalen der Rückwand zu bilden. Von der Rückwand kann der SBM TMS- und TCK-Signale in die Platine eingeben, um die TAPs der ICs zu veranlassen, Daten aus dem TDO-Ausgangssignal des SBM seriell über einen IC auf der Platine in die Platine zu schieben und von der Platine zurück in das TDI-Eingangssignal des SBM zu schieben.
Um die Beziehung zwischen der Erfindung und dem seriellen 1149.1-Norm-Bus zu verstehen, ist ein Überblick über die serielle 1149.1-Bus-Operation erforderlich. In Fig. 2 ist ein vereinfachtes Schaubild der Operation des seriellen 1149.1- Busses gezeigt. Wie in Fig. I gezeigt, gibt im Betrieb der SBM TMS- und TCK-Steuersignale an die Steuervorrichtungen der TAPs jedes IC auf der Platine aus, um die ICs zu veranlassen, schritthaltend mit den Zuständen des seriellen Busses der Fig. 2 zu arbeiten. Der TAP jedes IC operiert synchron mit dem TCK-Taktausgang des SBM und antwortet auf die TMS- Steuerausgabe vom SBM, um in die seriellen Buszustände der Fig. 2 versetzt zu werden und aus diesen heraus versetzt zu werden. Die seriellen Buszustände umfassen: RESET, IDLE, Select Data Scan (SELDS), Data Scan Sequence (DSS), Select Command Scan (SELCS) und Command Scan Sequence (CSS).
Wie in dem in Fig. 1 dargestellten Platinenbeispiel gezeigt, ist in den folgenden Absätzen eine Beschreibung jedes 1149.1- Buszustandes gegeben. Die Platine der Fig. 1 umfaßt die ICs 5, wobei jeder IC eine TAP-Schnittstelle 7 und eine Verbindung zum 1149.1-Bus über den Rückwandverbinder 2 besitzt. Die TAP- Schnittstellen jedes IC auf der Platine 3 sind so beschaffen, daß sie die seriellen Buszustände der Fig. 2 empfangen und darauf antworten, um den seriellen Zugriff auf die ICs zu steuern. Der mit der Rückwand verbundene SBM 1 ist so beschaffen, daß er die seriellen Buszustände der Fig. 2 erzeugt und sendet, um auf die ICs auf der Platine seriell zuzugreifen.
RESET-Zustand - als Antwort auf eine TMS-Eingabe kann der TAP jedes IC auf der Platine veranlaßt werden, von irgendeinem Zustand in den RESET-Zustand überzugehen, wie in Fig. 2 ge zeigt ist. Im RESET-Zustand zwingt der TAP die Testlogik in IC in einen Sperrzustand, so daß die Testlogik nicht den normalen Betrieb des IC stören kann. Der serielle Bus zwingt den TAP jedes IC, den RESET-Zustand zu halten, während das TMS-Signal auf Hochpegel liegt.
IDLE-Zustand - als Antwort auf eine TMS-Eingabe kann der TAP jedes IC von irgendeinem Zustand in den IDLE-Zustand versetzen. Im IDLE-Zustand antwortet der TAP auf TMS-Steuereingaben, um: (1) im Leerlaufzustand zu verharren, (2) in die Datenabtastsequenz einzutreten, (3) in die Befehlsabtastsequenz einzutreten, oder (4) in den RESET-Zustand überzugehen.
Data Scan Sequence - als Antwort auf die TMS-Eingabe kann der TAP jedes IC vom IDLE-Zustand über den Datenauswahlabtastzustand (SELDS) in eine Datenabtastsequenz (DSS) übergehen. Während der TAP sich im DSS-Zustand befindet, wird ein zusätzliches TMS-Steuersignal eingegeben, um zu veranlassen, daß Daten über das Testdatenregister des ICs vom TDI zum TDO geschoben werden. Nachdem die Schiebeoperation abgeschlossen ist, wird ein zusätzliches TMS-Steuersignal eingegeben, um den TAP zu veranlassen, den DSS zu verlassen und in den IDLE- Zustand überzugehen.
Command Scan Sequence - als Antwort auf eine TMS-Signaleingabe geht der TAP jedes IC vom IDLE-Zustand über die Zustände SELDS und Select Command Scan (SELCS) in eine Befehlsabtastsequenz (CSS) über. Während sich der TAP in der CSS befindet, wird ein zusätzliches CMS-Steuersignal eingegeben, um zu veranlassen, daß Daten über das Testbefehlsregister des IC von TDI zum TDO geschoben werden. Nachdem die Schiebeoperation abgeschlossen ist, wird ein zusätzliches TMS-Steuersignal eingegeben, um den TAP zu veranlassen, die CSS zu verlassen und in den IDLE- Zustand überzugehen.
Zusammengefaßt, die ICs auf der Platine arbeiten dann, wenn sie mit den seriellen 1149.1-Bussignalen der Rückwand verbun den sind, schritthaltend mit dem seriellen Bus, wenn dieser in irgendwelche definierten Zustände übergeht oder in diesen arbeitet. Das vom SBM ausgegebene TMS-Signal wird verwendet, um die Operation des TAP jedes IC auf der Platine zu steuern.
Die Fig. 3 zeigt eine Rückwand mit den Platinen PLATINE1, PLATINE2 bis PLATINEN, die mit dem Bus der 1149.1-Norm oder dem JTAG-Bus in der "Ring"-Konfiguration des Standes der Technik verbunden sind, die ferner mit dem seriellen Busmaster SBM verbunden ist. In der Rückwandringkonfiguration des Standes der Technik ist eine beliebige Anzahl N von Platinen mit dem in der Rückwandverdrahtung befindlichen seriellen 4- Draht-1149.1-Bus verbunden. Alle Platinen empfangen die TCK- und TMS-Steuerausgangssignale von einem mit der Rückwand verbundenen SBM. Wie in Fig. 3 gezeigt, ist der TDO-Ausgang des SBM mit dem TDI-Eingang der ersten Platine verbunden, führt durch die ICs der Platine (wie in Fig. 1 gezeigt) und wird über den TDO-Anschluß der Platine an die Rückwand ausgegeben. Der TDO-Ausgang der ersten Platine wird in den TDI- Eingang der zweiten Platine eingegeben, läuft durch die ICsder Platine und wird über den TDO-Ausgang der Platine an die Rückwand ausgegeben, usw. Der TDO der letzten Platine (N) wird über den TDO-Ausgang der Platine an die Rückwand ausgegeben und in den TDI-Eingang des SBM eingegeben.
Der TCK-Ausgang des SBM sorgt für das Takten der Daten- und Befehlsschiebeoperationen. Der TMS-Ausgang des SBM liefet das Steuersignal zum Freigeben der Schiebeoperationen durch alle Platinen in der Rückwandringkonfiguration. Die Schiebeoperation funktioniert nur dann, wenn alle Platinen im Ring enthalten sind und so betrieben werden können, um als Antwort auf die TMS- und TCK-Steuereingangssignale vom SBM Daten von ihrem TDI-Eingang zum TDO-Ausgang zu schieben. Wenn eine der Platinen auf der Rückwand entfernt wird oder wenn eine Platine unfähig ist, aufgrund eines Fehlers in einem ihrer ICs oder in den Verbindungen zwischen einem ihrer ICs Daten zu verschie ben, kann der SBM nicht Daten- und Befehlsinformationen durch die Platinen in der Rückwand schieben.
Das Hauptproblem bei der Verwendung der 1149.1-Ringkonfiguration als seriellen Rückwandebenen-Bus, wie in Fig. 3 gezeigt, ist, daß die Abtastoperationen nur solange funktionieren, solange jede Platine elektrisch mit dem seriellen Rückwandbus verbunden ist und so betrieben werden kann, daß sie als Antwort auf die TCK-Takt- und TMS-Steuersignale der Rückwand Daten von Ihrem TDI-Eingang zu ihrem TDO-Ausgang schiebt. In den meisten Anwendungen ist es erforderlich, daß der SBM den seriellen Zugriff auf Platinen in der Rückwand aufrechterhält, wenn eine oder mehrere Platinen zur Reparatur und/oder zum Ersetzen entfernt werden. Da die Rückwand-Ringkonfiguration keinen seriellen Zugriff auf die übrigen Platinen erlaubt, wenn eine oder mehrere Platinen entfernt sind, erfüllt sie nicht die Anforderungen eines seriellen Rückwandebenen-Busses.
Obwohl diese Beschreibung der Ringkonfiguration hinsichtlich im Ring verbundener Platinen in einer Rückwand erstellt worden ist, treten die gleichen Probleme bei mehreren ringverbundenen Schaltungen in einem IC, bei mehreren ringverbundenen ICs auf einem gemeinsamen Substrat, bei mehreren ringverbundenen Platinen in einer Rückwand, bei mehreren ringverbundenen Teilsystemen in einem System und bei mehreren ringverbundenen Systemen auf.
Die Fig. 4 zeigt eine Rückwandsternkonfiguration des Standes der Technik, in der bis zu N Platinen PLATINE 1, PLATINE 2, PLATINE N mit einem seriellen 4-Draht-1149.1-Bus, der sich in der Rückwandverdrahtung befindet und ferner mit dem seriellen Busmaster SBM verbunden ist, verbunden sind. Alle Platinen empfangen die TCK- und TDI-Bussignale vom SBM und geben ein TDO-Bussignal an den SBM aus. Ferner empfängt jede Platine ein eindeutiges TMS-Signal (1, 2... n) vom SBM. In der Sternkonfiguration kann vom SBM jeweils nur eine Platine freigegeben werden, um Daten vom TDO-Ausgang des SBM über die Platinenebe ne-ICs (siehe Fig. 1) in den TDI-Eingang der Platine und über den TDO-Ausgang der Platine zurück zum TDI-Eingang des SBM zu schieben. Da die Platinen alle eine gemeinsame TDO- Ausgangsverdrahtungsverbindung nutzen, kann jeweils nur eine Platine freigegeben werden, um serielle Daten auf dem TDO auszugeben, die vom SBM empfangen werden sollen.
Wenn eine Platine für den Absatzzugriff freigegeben ist, ist das dieser Platine zugeordnete TMS-Signal aktiv, während alle anderen TMS-Signale der anderen Platinen inaktiv sind. Wenn der Abtastzugriff auf die freigegebene Platine abgeschlossen ist, kann eine weitere Platine über ihr TMS-Signal freigegeben werden, um dem SBM zu ermöglichen, Daten- und Befehlsinformationen zu und von dieser ausgewählten Platine abzutasten.
Die Sternkonfiguration des Standes der Technik erfordert ungünstigerweise, daß jede Platine ihr eigenes TMS-Signal und ihre eigene Rückwanddrahtverbindung besitzt. In einer Rückwand mit 100 Platinen z. B. müßte der SBM 100 individuell steuerbare TMS-Signale besitzen, um Zugriff auf jede der 100 Platinen zu ermöglichen. Außerdem müßte die Rückwand Verdrahtungskanäle besitzen, um 100 TMS-Signale zu unterstützen, einen TMS-Signaldraht für jede Platine in der Rückwand. Aufgrund einer beschränkten Anzahl von Verdrahtungskanälen in den heutigen Rückwandbus-Normen kann die Sternkonfiguration in den meisten Anwendungen nicht verwendet werden, da sie ein TMS- Signal für jede Platine in der Rückwand erfordert.
Obwohl sich diese Beschreibung wieder auf sternverbundene Platinen in einer Rückwand bezieht, tritt dasselbe Problem auf bei: mehreren sternverbundenen Schaltungen in einem IC, mehreren sternverbundenen ICs auf einem gemeinsamen Substrat, mehreren sternverbundenen Platinen in einer Rückwand und mehreren sternverbundenen Untersystemen in einem System.
Serielle Rückwandbusse sind in einer Entwicklung vorhanden, die einige oder alle Probleme beseitigt, die unter Verwendung des seriellen 1149.1-Busses für Rückwandanwendungen beschrieben worden sind. Zum Beispiel gibt es einen militärischen Rückwandbus, der als Test- und Wartungsbus (TMBus) bezeichnet wird und verwendet werden kann, um auf eine Platine zuzugreifen, die 1149.1-kompatible ICs enthält. Ferner sind zwei serielle IEEE-Bus-Rückwand-Normen (P1149.5 und P1394) in Entwicklung, die ebenfalls verwendet werden können, um auf eine Platine zuzugreifen, die 1149.1-kompatible ICs enthält. Alle bekannten seriellen Rückwandbusse arbeiten jedoch anders als der serielle 1149.1-Bus und sind somit nicht direkt kompatibel, wobei alle Übersetzungshardware und Software erfordern, die wenigstens zwei unterschiedliche Busnormen beinhalten.
Um einen der erwähnten vorgeschlagenen seriellen Rückwandbusse mit dem seriellen 1149.1-Norm-Platinenebene-Bus zu verbinden, müssen spezielle Schnittstellenschaltungen entwickelt werden, um zwischen jedem der verschiedenen seriellen Rückwandbusprotokolle und dem seriellen 1149.1-Platinenebene-Busprotokoll zu übersetzen. Diese seriellen Busschnittschaltungen sind für jeden seriellen Rückwandbus einzigartig, da jeder serielle Rückwandbus mit einem anderen Protokoll arbeitet. Somit müssen mehrere Schnittstellen entwickelt werden, eine für jeden seriellen Rückwandbusprotokolltyp. Ferner erfordert jede Schnittstelle ungünstigerweise, daß ein komplexer IC auf der Platine plaziert wird, um zwischen einem der seriellen Rückwandbusse und dem seriellen 1149.1-Platinenebene-Bus zu übersetzen. Außerdem reduziert das Einsetzen der Schnittstellenschaltung zwischen einer Rückwand und dem seriellen 1149.1- Platinenebene-Bus die Bandbreite der seriellen Daten zu und von einer 1149.1-Platinenumgebung deutlich. Ferner sind die obenerwähnten seriellen Rückwandbustypen im Vergleich zum seriellen 1149.1-Bus komplex und erfordern erfahrene Ingenieure zum Entwickeln der anspruchsvollen und teueren Schnittstellen und der Software. Obwohl bestimmte militärische und hochwertige kommerzielle Anwendungen fähig sind, diesen anspruchsvollen und teueren Ansatz zu nutzen, sind diese Lösun gen für die meisten kommerziellen Anwendungen und Systeme ungeeignet und unbrauchbar.

Abschnitt 1

Adressierbarer Schattenanschluß und Protokolle

Eine erste Ausführungsform eines Platinenbeispiels, das die Erfindung verwendet, ist in Fig. 5 gezeigt. Die Platine 11 umfaßt mehrere ICs IC1, IC2, ICN und einen adressierbaren Schattenanschluß ASP, der unter Verwendung des 1149.1-Norm- Busses mit einem Systemrückwandbus verbunden ist und ferner mit einem seriellen Busmaster SBM verbunden ist. Die ICs arbeiten dann, wenn sie über den ASP mit dem seriellen 1149.1- Bus verbunden sind, genau so, wie für die Platine der Fig. 1 beschrieben worden ist. Der ASP besitzt eine Rückwandschnittstelle für die Verbindung mit den seriellen Rückwandebene-1149.1-Bussignalen, eine Platinenschnittstelle für die Verbindung mit den seriellen Platinenebene-1149.1-Bussignalen sowie einen Adreßeingang. Die seriellen 1149.1-Rückwandbussignale sind bezeichnet mit: primärer TDI (PTDI), primärer TDO (PTDO), primärer TCK (PTCK) und primärer TMS (PTMS). Die seriellen 1149.1-Platinenbussignale sind bezeichnet mit: sekundärer TDI (STDI), sekundärer TDO (STDO), sekundärer TCK (STCK) und sekundärer TMS (STMS). Der Adreßeingang in den ASP wird verwendet, um die Platine zu identifizieren, auf der der ASP montiert ist.
Die Erfindung definiert ein serielles Busprotokoll und eine Schaltung, die ein adressierbares Verfahren zum Verbinden des SBM mit einer von vielen Platinen in einer Rückwand über ein serielles 1149.1-Busnetz schafft. Die Schaltung und das zugehörige Protokoll werden im folgenden als adressierbarer Schattenanschluß (ASP) bezeichnet. Der Ausdruck "Schatten" deutet auf die Eigenheit des Protokolls und der Schaltung hin, daß sie im Hintergrund des seriellen Busses besteht, dem sie zugeordnet ist. Wenn der serielle 1149.1-Bus in Betrieb ist, ist der ASP inaktiv und stört nicht die Operation des Busses. Der ASP kann freigegeben werden, wenn der serielle 1149.1- Rückwandbus sich in einem der Zustände IDLE oder RESET befindet (Fig. 2). Der ASP wird freigegeben, wenn es erforderlich ist, den SBM mit einer der Platinen in der Rückwand zu verbinden. Nachdem der ASP verwendet worden ist, um eine Platine mit dem SBM zu verbinden, wird er gesperrt und ist für den Normalbetrieb des seriellen 1149.1-Busses oder irgendeines Busses, dem er zugeordnet ist, transparent.
Da die Erfindung mit ihrem eigenen einzigartigen Protokoll arbeitet, das nicht Teil des 1149.1-Protokolls ist, bietet es eine Lösung für die Erweiterung der 1149.1-Norm der Rückwandumgebung ohne Modifikation der 1149.1-Norm oder den Bedarf an zusätzlicher Hardwareübersetzungsschaltung.
Das ASP-Protokoll kann Platinen selektieren oder deselektieren, während der serielle 1149.1-Rückwandbus sich in den Zuständen IDLE oder RESET befindet. Dies ist ein wichtiger Vorteil gegenüber anderen vorgeschlagenen und bestehenden Ansätzen, da durch die Möglichkeit, daß der 1149.1-Bus im IDLE-Zustand verharrt, wenn eine neue Platine ausgewählt wird, die Erfindung die gleichzeitige Ausführung des Selbsttests oder anderer Hochebene-Funktionen auf jeder Platine unterstützt. Wenn es notwendig wäre, über den RESET-Zustand der 1149.1-Norm zurückzugehen, um die nächste Platine auszuwählen, könnte das ASP-Protokoll nicht diese Testfunktionen höherer Ebene so unterstützen, daß sie auf mehreren Platinen gleichzeitig laufen können. Ferner könnten wünschenswerte Tests ebenfalls nicht zwischen Platinen ausgeführt werden, da dann, wenn die ICs der Platinen den RESET-Zustand auf dem Bus erkennen, der Testmodus abgebrochen wird und die ICs auf der Platine in den funktionalen Modus wechseln. Diese Situation könnte entstehen, wenn z. B. Platine-zu-Platine-Operationen getestet werden sollen.
Obwohl in Fig. 5 die Platinenadresse extern in den ASP eingegeben wird, kann er ebenso innerhalb der ASP-Schaltung fest verdrahtet sein oder elektrisch programmierbar sein. Das Protokoll der Erfindung schafft die Möglichkeit zum Auswählen einer bestimmten Platine, indem der SBM die Adresse der auszuwählenden Platine unter Verwendung eines einzigartigen seriellen Protokolls ausgibt, das nicht das bestehende, für den seriellen 1149.1-Bus entwickelte Norm-Protokoll beeinträchtigt.
In Fig. 6 sind mehrere Platinen PLATINE1, PLATINE2, PLATINEN gezeigt, die jeweils denjenigen in Fig. 5 ähnlich sind und über ASPs mit dem SBM verbunden sind. Wenn im Betrieb auf eine der Platinen zugegriffen werden muß, sendet der SBM ein Auswahlprotokoll, das den ASP der ausgewählten Platine adressiert und freigibt. Im ASP-Auswahlprotokoll ist eine Adresse eingebettet, die verwendet wird, um mit der jedem ASP zugeordneten Adresse verglichen zu werden. Alle ASPs empfangen das Auswahlprotokoll vom SBM, jedoch wird nur derjenige mit der passenden Adresse ausgewählt. Als Antwort auf das SBM-Auswahlprotokoll sendet der ausgewählte ASP ein Bestätigungsprotokoll, das seine Adresse enthält, zum SBM zurück, um die Verbindung zu überprüfen. Nach dem Senden des Bestätigungsprotokolls erstellt der ausgewählte ASP eine Verbindung zwischen den Rückwand- und den Platinen-1149.1-Signalen, so daß das PTDI-Rückwandsignal mit dem STDO-Platinensignal verbunden wird, und in ähnlicher Weise PTMS mit STMS, PTCK mit STCK und PTDO mit STD1 verbunden werden. Als Antwort auf das ASP-Bestätigungsprotokoll tauscht der SBM ferner Befehle und Daten mit der ausgewählten Platine über den nun transparenten ASP unter Verwendung des seriellen 1149.1-Norm-Busprotokolls aus.
Nachdem der SBM seinen seriellen 1149.1-Zugriff auf die derzeit ausgewählte Platine beendet hat, kann er eine weitere Platine auswählen, indem er ein neues Auswahlprotokoll sendet, das einen weiteren ASP einer Platine adressiert und frei gibt. Das neue Auswahlprotokoll kann vom SBM gesendet werden, wäh rend sich der serielle Bus im Zustand IDLE oder RESET befindet (oder in irgendeinem anderen 1149.1-Zustand, in dem die Signale TDO und TDI gesperrt sind). Als Antwort auf das neue Auswahlprotokoll sendet der neu ausgewählte ASP ein Bestätigungsprotokoll zum SBM zurück und erstellt anschließend eine Verbindung zwischen den Rückwand- und Platinenebene-1149.1- Bussen. Wenn ein neuer ASP ausgewählt ist, wird der vorher ausgewählte ASP vom 1149.1-Rückwandbus getrennt. Der trennende ASP verharrt in dem Zustand, in dem sich der Rückwandbus befand, als die Trennung stattfand, d. h. in IDLE oder RESET. Als Antwort auf das neue ASP-Bestätigungsprotokoll kann der SBM das 1149.1-Norm-Protokoll ausgeben, um serielle Daten in und aus den ICs der neu ausgewählten Platine zu übertragen. Dieser Prozeß wird jedesmal wiederholt, wenn eine neue Platine ausgewählt wird.
Der Bestätigungsprotokollabschnitt des ASP-Protokollschemas erlaubt dem SBM außerdem, zu überprüfen, daß er eine Platine erfolgreich ausgewählt hat. Wenn z. B. der SBM ein Auswahlprotokoll ausgibt, um eine Platine in der Rückwand zu adressieren, und diese Platinenadresse nicht existiert oder die adressierte Platine gesperrt ist oder aus der Rückwand entfernt worden ist, empfängt der SBM kein Bestätigungsprotokoll. Wenn der SBM kein Bestätigungsprotokoll empfängt, versucht er nicht mit der Platine unter Verwendung des seriellen 1149.1-Busprotokolls zu kommunizieren. Ferner kann der SBM das Problem identifizieren und eine Fehleranzeige ausgeben, das die Verbindung zu dieser bestimmten Rückwandadresse fehlgeschlagen ist.
Ein Schlüsselmerkmal der Erfindung ist die Fähigkeit, als Antwort auf ein einzigartiges entwickeltes Protokoll einen seriellen Rückwandebene-Bus mit einem seriellen Platinenebene- Bus elektronisch zu verbinden. Das ASP-Protokoll besitzt zwei Abschnitte; ein vom SBM zum ASP jeder Platine in der Rückwand gesendetes Auswahlprotokoll und ein Bestätigungsprotokoll, das vom ASP der ausgewählten Platine zum SBM übertragen wird.
Dieses Protokoll wird zwischen dem SBM und dem ASP jeder Platine in der Rückwand unter Verwendung der vorhandenen seriellen 4-Draht-Bussignale übertragen, die durch den seriellen 1149.1-Bus definiert sind. Es sind keine zusätzlichen Rückwandsignale erforderlich, um die Erfindung zu verwenden. Außerdem wird das Protokoll so gesendet, daß es nicht das bestehende serielle 1149.1-Busprotokoll beeinträchtigt.
Dieses Ergebnis wird erreicht durch Nutzung der Totzeit des seriellen 1149.1-Busses, um die ASP-Auswahl- und Bestätigungssignale zu senden. In der seriellen 1149.1-Buskonfiguration der Fig. 6 sind die TDO- und TDI-Signale des SBM nur aktiv, um serielle Daten zwischen dem SBM und der ausgewählten Platine zu übertragen, wenn der serielle 1149.1-Bus in seinen Zuständen DSS oder CSS der Fig. 2 aktiv ist. Wenn der serielle 1149.1-Bus sich in den Zuständen RESET oder IDLE befindet, sind die Signale TDO und TDI des seriellen 1149.1-Busses gesperrt. Während sich der serielle 1149.1-Bus im Zustand RESET oder IDLE befindet, kann der SBM daher das Auswahlprotokoll der Erfindung am TDO-Ausgang des SBM an die PTDI-Eingänge der ASPs ausgeben und das Bestätigungsprotokoll der Erfindung vom PTDO-Ausgang des ausgewählten ASP am TDI-Eingang des SBM empfangen. Da der serielle 1149.1-Bus nicht die Verwendung der Signale TDO und TDI erfordert, während diese verwendet werden, um die Auswahl- und Bestätigungsprotokolle der Erfindung zu übertragen, stören diese Transaktionen nicht die Operation des seriellen 1149.1-Busses.
Der ASP und das Protokoll erweitern die Funktionalität der TDO-Ausgangs- und TDI-Eingangs-1149.1-Signale des SBM, so daß sie dann, wenn sie nicht vom seriellen 1149.1-Bus verwendet werden, verwendet werden können, um das Protokoll der Erfindung zu übertragen um eine der Platinen zu adressieren und auszuwählen, die über die ASP-Schaltung mit dem seriellen Rückwandbus verbunden sind. Bei einem Vergleich der Sternkonfiguration des Standes der Technik der Fig. 4 mit der ASP- Konfiguration der Fig. 6 entstehen die Vorteile der ASP-Schal tung und des Protokolls aus der Tatsache, daß der ASP-Ansatz die Notwendigkeit für zusätzliche TMS-Signale beseitigt, die in der 1149.1-Sternkonfiguration erforderlich sind. Der ASP schafft ein Verfahren zum Beseitigen der Probleme, die der in Fig. 4 gezeigten 1149.1-Sternkonfiguration zugeordnet sind, und bewirkt eine effektive Nutzung des seriellen 1149.1-Busses auf der Rückwandebene, um seriell auf Platinen zuzugreifen.
Wenn ferner die Verwendung unterschiedlicher Rückwandbusse für eine Verbindung in 1149.1-Platinen-Umgebungen mit der Verwendung des ASP zum Erreichen des gleichen Ergebnisses verglichen wird, erfordert die Erfindung vorteilhaft nicht die Verwendung hochwertiger, teurer und ineffizienter Übersetzungsschaltungen, wobei das Protokoll der Erfindung vorteilhaft dem SBM erlaubt, mehrere Platinen zu selektieren, auf diese zuzugreifen und diese zu deselektieren, ohne die Notwendigkeit des Zurücksetzens des seriellen Busses und seiner Schnittstellen.
In Fig. 7 ist ein Blockschaltbild der ASP-Schaltung gezeigt. Die Schaltung des adressierbaren Schalteranschlusses umfaßt einen Primäranschluß für die Verbindung mit den seriellen Rückwandebene-1149.1-Bussignalen (PTDI, PTMS, PTCK, PTDO), einen sekundären Anschluß für die Verbindung mit den seriellen Platinenebene-1149.1-Bussignalen (STDO, STMS, STCK, STD1) und einen Steuerlogikabschnitt. Der Steuerlogikabschnitt schafft die Schnittstelle zwischen den primären und sekundären Anschlüssen und empfängt ferner eine Platinenadresseneingabe.
Während eines Auswahlprotokolls empfängt die Steuerlogik eine PTDI-Eingangssequenz vom SBM. Wenn die während der Auswahlprotokollübertragung empfangene Adresse mit der in die Steuerlogik eingegebenen Platinenadresse übereinstimmt, erstellt die Steuerlogik eine Verbindung zwischen den primären und sekundären Anschlüssen und sendet ein Bestätigungsprotokoll, das die Platinenadresse enthält, über den PTDO-Ausgang zum SBM zurück. Als Antwort auf das Empfangen des Bestätigungsprotokolls gibt der SBM das serielle 1149.1-Busprotokoll auf der Rückwand aus, um über die Verbindung, die von der Steuerlogik zwischen den primären und sekundären Anschlüssen des ASP erstellt worden ist, Daten seriell in die ausgewählte Platine einzugeben und aus dieser auszugeben.
Wenn die während der Auswahlprotokollübertragung empfangene Adresse nicht mit der eingegebenen Platinenadresse übereinstimmt, erstellt die Steuerlogik keine Verbindung zwischen den primären und sekundären Anschlüssen und sendet kein Bestätigungsprotokoll zum SBM. Als Antwort auf den Nichtempfang des Bestätigungsprotokolls erfaßt der SBM, daß die Platinenadresse nicht existiert oder unfähig ist, zu antworten, und versucht nicht, serielle Daten unter Verwendung des seriellen 1149.1- Busprotokolls zur Platine zu übertragen.
Wie in Fig. 1 gezeigt, besitzt der serielle 1149.1-Bus vier Bussignale, zwei Signale für die Datenübertragung (TDI und TDO), ein Signal, das einen Takt (TCK) liefert, und ein Signal, das die Operation des Busses steuert (TMS). Das TMS- Signal steuert den Zustand des Busses, wie im Schaubild der Fig. 2 gezeigt ist. Das TMS-Signal bestimmt, ob der serielle Bus Daten auf den TDO- und TDI-Signalpfaden verschiebt oder in einen IDLE- oder RESET-Zustand versetzt wird. Somit verwendet der serielle 1149.1-Bus getrennte Signalpfade für das Steuern der Operation des Busses (TMS) und die Übertragung serieller Daten auf dem Bus (TDO und TDI). Da das Ziel der Erfindung ist, nicht den Normalbetrieb des Busses, mit dem sie verwendet wird, zu stören, kann die Erfindung das TMS-Signal nicht wiederverwenden, um seine Auswahl- und Bestätigungsprotokolle zu steuern.
Damit der SBM und der ASP die Auswahl- und Bestätigungsprotokolle der Erfindung ohne Verwendung des 1149.1-TMS-Steuersignals austauschen können, wurde ein Codierungsschema entwickelt, das erlaubt, Steuer- und Dateninformationen gemeinsam auf einem einzigen Verdrahtungskanal zu übertragen. Wie in Fig. 6 gezeigt, erlaubt das Codierungsschema dem SBM, das Auswahlprotokoll von seinem TDO-Ausgang zu den PTDI-Eingängen der ASPs zu übertragen. In ähnlicher Weise erlaubt das Codierungsschema dem ausgewählten ASP, das Bestätigungsprotokoll von seinem PTDO-Ausgang zum TDI-Eingang des SBM zu übertragen. Bei beiden Transaktionen werden die Protokolle über einen einzigen Rückwandverdrahtungskanal übertragen. Das Auswahlprotokoll läuft durch den Verdrahtungskanal zwischen dem TDO- Ausgang des SBM und den PTDI-Eingängen der ASPs. Das Bestätigungsprotokoll läuft durch den Verdrahtungskanal zwischen dem PTDO-Ausgang des ausgewählten ASP und dem TDI-Eingang des SBM.
Obwohl diese Beschreibung die Auswahl- und Bestätigungsprotokolle so beschreibt, daß sie auf separaten einzelnen Verdrahtungskanälen gesendet werden, können sie auch auf einem gemeinsamen einzelnen Verdrahtungskanal übertragen werden, da die Protokolle niemals gleichzeitig übertragen werden. Der Grund dafür, daß die hier dargestellte bevorzugte Ausführungsform separate einzelne Verdrahtungskanäle für die Auswahl- und Bestätigungsprotokolle verwendet, ist die Erhaltung der Kompatibilität mit der seriellen 1149.1-Bus-Norm, die zwei separate Verdrahtungskanäle verwendet, so daß die seriellen Dateneingangs- und Datenausgangsübertragungen gleichzeitig stattfinden können.
Sowohl das Auswahl- als auch das Bestätigungsprotokoll der Erfindung erfordern ein Verfahren zum Senden eines Steuersignals, um anzuzeigen: (1) einen Leerlaufzustand, (2) einen Start-Datenübertragung-Zustand und (3) einen Stopp-Datenübertragung-Zustand. Außerdem erfordern beide Protokolle ein Verfahren zum Übertragen von Daten während des Intervalls zwischen den Start- und Stopp-Datenübertragung-Zuständen.
Um die Übertragung sowohl von Steuersignalen als auch Daten auf einem einzigen Draht zu bewerkstelligen, wird ein einzigartiges Bit-Paar-Codierungsschema verwendet. Die codierten Bit-Paare werden zwischen dem SBM und dem ASP während der Auswahl- und Bestätigungsprotokolle synchron zum Rückwand-TCK- Signal übertragen. Zwei TCKs werden benötigt, um jedes codierte Bitpaar zu übertragen. Die Fig. 8-11 zeigen die Bitpaarcodierungen der Erfindung für: (8) ein Leerlauf-Bit-Paar, (9) ein Auswahl-Bitpaar, (10) ein Logisch-1-Bitpaar bzw. (11) ein Logisch-0-Bitpaar.
In Fig. 8 ist ein codiertes Steuersignal, bezeichnet mit Leerlauf (I), identifiziert durch die Übertragung zweier aufeinanderfolgender logischer 1-Bits von einem Sender zu einem Empfänger. Während des Auswahlprotokolls gibt der SBM (Sender) das Leerlauf-Bitpaar an seinem TDO-Ausgang an die PTDI-Eingänge der ASPs (Empfänger) aus. Während des Bestätigungsprotokolls gibt der ausgewählte ASP (Sender) das Leerlauf-Bitpaar an seinem PTDO-Ausgang an den TDI-Eingang des SBM (Empfänger) aus. Im Zeitablaufdiagramm der Fig. 8 wird klar, daß Leerlauf-Bitpaare vom Sender mit der fallenden Flanke von TCK ausgegeben werden und mit der steigenden Flanke von TCK in den Empfänger eingegeben werden.
In Fig. 9 ist ein codiertes Steuersignal, bezeichnet mit Auswahl (S), identifiziert durch die Übertragung zweier aufeinanderfolgender logischer 0-Bits von einem Sender zu einem Empfänger. Während des Auswahlprotokolls gibt der SBM (Sender) das Auswahl-Bitpaar an seinem TDO-Ausgang an die PTDI-Eingänge der ASPs (Empfänger) aus. Während des Bestätigungsprotokolls gibt der ausgewählte ASP (Sender) das Auswahl-Bitpaar an seinem PTDO-Ausgang an den TDI-Eingang des SBM (Empfänger) aus. Im Zeitablaufdiagramm der Fig. 9 wird klar, daß Auswahl- Bitpaare vom Sender mit der fallenden Flanke von TCK ausgegeben werden und mit der steigenden Flanke von TCK in den Empfänger eingegeben werden.
In Fig. 10 ist ein codiertes Steuersignal, bezeichnet mit Daten (D), identifiziert durch die Übertragung eines logischen 0-Bits gefolgt von einem logischen 1-Bit von einem Sender zu einem Empfänger. Während des Auswahlprotokolls gibt der SBM (Sender) das Logisch-1-Daten-Bitpaar an seinem TDO-Ausgang an die PTDI-Eingänge der ASPs (Empfänger) aus. Während des Bestätigungsprotokolls gibt der ausgewählte ASP (Sender) das Logisch-1-Daten-Bitpaar an seinem PTDO-Ausgang an den TDI-Eingang des SBM (Empfänger) aus. Im Zeitablaufdiagramm der Fig. 10 wird klar, daß Logisch-1-Daten-Bitpaare vom Sender mit der fallenden Flanke von TCK ausgegeben werden und mit der steigenden Flanke von TCK in den Empfänger eingegeben werden.
In Fig. 11 ist ein codiertes Steuersignal, bezeichnet mit Daten (D), identifiziert durch die Übertragung eines logischen 1-Bits gefolgt von einem logischen 0-Bit von einem Sender zu einem Empfänger. Während des Auswahlprotokolls gibt der SBM (Sender) das Logisch-0-Daten-Bitpaar an seinem TDO-Ausgang an die PTDI-Eingänge der ASPs (Empfänger) aus. Während des Bestätigungsprotokolls gibt der ausgewählte ASP (Sender) das Logisch-0-Daten-Bitpaar an seinem PTDO-Ausgang an den TDI-Eingang des SBM (Empfänger) aus. Im Zeitablaufdiagramm der Fig. 11 wird klar, daß Logisch-0-Daten-Bitpaare vom Sender mit der fallenden Flanke von TCK ausgegeben werden und mit der steigenden Flanke von TCK in den Empfänger eingegeben werden.
Es ist zu beachten, daß die Definitionen eines Logisch-1- Datenbitpaares dargestellt werden durch eine 0-1-Bit-Sequenz und ein Logisch-0-Datenbitpaar dargestellt wird durch eine 1-0-Bit-Sequenz, was umgekehrt werden kann, ohne von der Eigenschaft der Erfindung abzuweichen. Ferner ist zu beachten, daß die Zeitsteuerungseigenschaft mit der steigenden Flanke und der fallenden Flanke der Bitpaare bei Bedarf in einer Anwendung umdefiniert werden kann, ohne von der Eigenschaft der Erfindung abzuweichen.
Die Definitionen des Leerlauf-Bitpaares, das durch zwei aufeinanderfolgende Einsen dargestellt wird, und des Auswahl- Bitpaares, das durch zwei aufeinanderfolgende Nullen dargestellt wird, können vertauscht werden, ohne vom Umfang der Erfindung abzuweichen. In der seriellen 1149.1-Busanwendung der Erfindung sind jedoch die Definitionen der Leerlauf- und Auswahl-Bitpaare, wie sie in den Fig. 1 und 2 gezeigt sind, sehr wichtig. Wenn der serielle 1149.1-Bus sich in dem Zustand RESET oder IDLE befindet, ist der TDO-Ausgang des SBM und der Slave-Vorrichtungen auf einem logischen Hochpegel gesperrt. Während sich der serielle 1149.1-Bus in den Zuständen RESET oder IDLE befindet, kann das Protokoll der Erfindung auf den Bus ausgegeben werden. Da sowohl die Auswahl- als auch Bestätigungsprotokolle mit dem Ausgeben von IDLE-Bitpaaren beginnen und enden, ist es sinnvoll, daß die Leerlauf-Bitpaare den gleichen logischen Pegel aufweisen, in dem sich die gesperrten TDO-Ausgänge befinden, z. B. einen logischen Hochpegel. Die für das Leerlaufbitpaar gezeigte Definition, zwei aufeinanderfolgende logische Einsen, ermöglicht somit einen sauberen Übergang zwischen dem 1149.1-Protokoll und dem Protokoll der Erfindung. Ein unbeabsichtigter Wechsel in das ASP-Protokoll der Erfindung wird ebenfalls durch die Verwendung dieser Definition des Leerlauf-Bitpaares vermieden.
Im Schaubild der Fig. 12 ist ein Beispiel der ASP-Auswahl- und Bestätigungsprotokolle gezeigt. Im Schaubild ist die Sequenz, die zwischen den ersten und zweiten Leerlauf-(I)-Bitpaar- Signalen gefolgt von der Angabe "TDO zu PTDI" eingerahmt ist, das Auswahlprotokoll, das vom TDO-Ausgang des SBM zu den PTDI- Eingängen der ASPs ausgegeben wird. Die Sequenz, die zwischen den ersten und zweiten Leerlauf-Bitpaar-Signalen (I) gefolgt von der Angabe "PTDO zu TDI" eingerahmt ist, ist das Bestätigungsprotokoll, das vom PTDO-Ausgang des ausgewählten ASP an den TDI-Eingang des SBM ausgegeben wird. Das Auswahlprotokoll geht immer dem Bestätigungsprotokoll voraus, wie im Schaubild gezeigt ist.
Innerhalb der Auswahl- und Bestätigungsprotokolle umrahmen die ersten und zweite Auswahlbitpaarsignale (S) eine Sequenz von Daten-(D)-Bitpaarsymbolen. Die Sequenz von "2er", die der TCK- Anzeige folgen, stellt die Anzahl der Testtakte dar, die für jedes Bitpaarsignal erforderlich sind, das während des jeweiligen Protokolls übertragen wird. Zur Verdeutlichung ist eine Zeitlinienreferenz gezeigt, um die zeitliche Reihenfolge anzuzeigen, in der die Bitpaarsignale übertragen werden. Wie in Fig. 12 gezeigt, kann das ASP-Protokoll während der Zeitspannen ausgeführt werden, während der der serielle 1149.1-Bus sich im Leerlauf in den Zuständen RESET oder IDLE befindet, um eine Platine für einen seriellen Zugriff auszuwählen.
Die "T"-Signale in den Protokollsequenzen in Fig. 12 zeigen Dreizustands-Bedingungen am TDO-Ausgang vom SBM und am PTDO- Ausgang des ASP. Die Dreizustands-Bedingungen werden immer dann an den TDO- und PTDO-Ausgängen eingerichtet, wenn der serielle 1149.1-Bus sich in den Zuständen RESET oder IDLE im Leerlauf befindet. Wenn ein T-Signal in der Protokollsequenz gezeigt ist, ist der Logikpegel auf dem Verdrahtungskanal aufgrund des Pull-up-Widerstandes an den TDI- und PTDI-Eingängen, die mit den Ausgängen PTDO und TDO verbunden sind, eine logische 1.
Das ASP-Protokoll der Erfindung nutzt diese 1149.1-Pull-up- Forderung, indem sie das Leerlauf-Bitpaar als zwei logische Einsen definiert, so daß dann, wenn das Protokoll der Erfindung im Leerlauf ist, d. h. wenn keine Auswahl- oder Bestätigungsprotokolle übertragen werden, der Logikpegel, den es auf den Bus ausgibt, nicht vom T-Signal-Logikpegel unterschieden werden kann. Somit ist die Leerlauf-Bitpaar-Codierung erforderlich, um die Erfindung für den Normalbetrieb des seriellen 1149.1-Busses transparent zu machen. In einem alternativen seriellen Bus, in dem der inaktive Zustand des Busses die Datenverdrahtungskanäle in einen logischen Niedrigpegel steuert, wäre es notwendig, das Leerlauf-Bitpaar als zwei logische Nullen zu codieren und die Auswahl-Bitpaare als zwei logische Einsen zu codieren, um zu ermöglichen, daß die Erfindung mit diesem seriellen Busprotokoll transparent arbeitet.
Die I-Signale in den Protokollsequenzen zeigen die Übertragung eines Leerlauf-Bitpaares (zwei logische Einsen). Die I-Signale werden zu Beginn und zum Ende sowohl des Auswahl- als auch des Bestätigungsprotokolls übertragen, um die Protokolle einzurahmen. Die I-Signalübertragung am Beginn der Auswahl- und Bestätigungsprotokolle kann nicht vom bestehenden Logikzustand des Verdrahtungskanals unterschieden werden, da die T-Signale anzeigen, daß das Verdrahtungssignal auf einen logischen Hochpegel gezogen ist. Die I-Signal-Übertragung am Ende der Auswahl- und Bestätigungsprotokolle kann jedoch von den anderen vorangehenden Auswahl- und Daten-Bitpaaren (S und D) unterschieden werden, da das I-Signal das einzige Bitpaar ist, das durch eine 2-Bit-Sequenz von logischen Einsen definiert ist.
Die S-Signale in den Protokollsequenzen zeigen die Übertragung eines Auswahl-Bitpaares (zwei logische Nullen an). Die S- Signale werden zu Beginn und zum Ende einer Sequenz von Daten- Bitpaar-(D)-Übertragungen übertragen, um die Datenübertragungsoperation einzurahmen. Das Einrahmen der Daten-Bitpaar- Übertragung ist möglich, da die S-Signale zu Beginn und am Ende der Datenübertragung von den I- und D-Signalen unterschieden werden können, da die S-Signale das einzige Bitpaar sind, die durch eine 2-Bit-Sequenz von logischen Nullen definiert ist.
Die D-Signale in den Protokollsequenzen zeigen die Übertragung eines Daten-Bitpaares an. Ein Logisch-0-Daten-Bitpaar ist ein logisches 1-Bit gefolgt von einem logischen 0-Bit. Ein Logisch-1-Daten-Bitpaar ist ein logisches 0-Bit gefolgt von einem logischen 1-Bit. Die D-Signale werden übertragen, nachdem das S-Signal übertragen worden ist, und werden fortgesetzt, bis das zweite S-Signal übertragen wird. Das Logisch-0- D-Signal kann von den I-, S- und Logisch-1-D-Signalen unterschieden werden. Das Logisch-1-D-Signal kann von den I-, S- und Logisch-0-D-Signalen unterschieden werden. Eine Serie von D-Signal-Übertragungen zwischen den ersten und zweiten S- Signalen in den Auswahl- und Bestätigungsprotokollen wird im folgenden als eine Adresse oder ein "A"-Signal bezeichnet. Die Anzahl der D-Signale, die innerhalb eines Adreßrahmens über tragen werden, kann so gewählt werden, daß sie entweder eine feste oder eine veränderliche Zahl ist. Wenn eine feste Adreßrahmung ausgewählt ist, erhalten alle Adressen, die zwischen den ersten und zweiten S-Signalen eingerahmt sind, die gleiche Anzahl von D-Signalen. Wenn eine veränderliche Adreßrahmung ausgewählt ist, wird die Anzahl der innerhalb einer Adresse übertragenen D-Signale bestimmt durch das Auftreten der ersten und zweiten S-Signale. Der Vorteil der festen Adreßrahmung gegenüber der veränderlichen Adreßrahmung ist, daß die Adreßlängen während der festen Rahmung vorhergesagt werden können, wodurch kurze oder lange Adressen als Fehler erfaßt werden können, was die Fehlertoleranz der Auswahl- und Bestätigungsprotokolle der Erfindung verbessert.
Die Fig. 13 zeigt ein Beispiel von Auswahl- und Bestätigungsprotokollsignalen (I, S. A), wie sie zwischen einem SBM und einem platinenresidenten ASP übertragen werden, um den Abtastzugriff auf Platinen-ICs BD1 über den seriellen 1149.1-Bus freizugeben. In Fig. 13 ist der SBM nur mit einer Platine verbunden, jedoch sind in Wirklichkeit mehrere Platinen mit dem SBM verbunden, wie in Fig. 6 gezeigt ist.
Der SBM besitzt eine Senderschaltung XMT zum Ausgeben des Auswahlprotokolls an den ASP vom TDO zum PTDI, eine Empfängerschaltung RCR zum Empfangen des Bestätigungsprotokolls vom ASP vom PTDO zum TDI und eine Mastersteuerschaltung MCC zum Regeln des Betriebs der Sender- und Empfängerschaltungen. Wenn die Senderschaltung des SBM nicht verwendet wird, um das Auswahlprotokoll auszugeben, kann es verwendet werden, um serielle Daten zur ausgewählten Platine über den ASP während der 1149.1-Abtastoperationen auszugeben. In ähnlicher Weise kann die Empfängerschaltung des SBM, wenn sie nicht zum Empfangen des Bestätigungsprotokolls verwendet wird, verwendet werden, um serielle Daten von der ausgewählten Platine über den ASP während der 1149.1-Abtastoperationen zu empfangen. Die Sender- und Empfängerschaltungen des SBM werden gesteuert durch die Mastersteuerschaltung, um entweder das serielle 1149.1-Buspro tokoll oder das Protokoll der Erfindung zu senden und zu empfangen.
Der ASP besitzt eine Empfängerschaltung RCR zum Empfangen des Auswahlprotokolls vom SBM, eine Senderschaltung XMT zum Ausgeben des Bestätigungsprotokolls an den SBM und eine Slavesteuerschaltung SCC zum Regeln der Operation der Sender- und Empfängerschaltungen. Die Empfänger-, Sender- und Slavesteuerschaltungen sind Teil des Steuerlogikabschnitts des ASP-Blockschaltbilds der Fig. 7. Wenn die Empfänger- und Senderschaltungen des ASP nicht verwendet werden, um die Auswahl- und Bestätigungsprotokolle auszutauschen, und wenn der ASP selektiert ist, können die Empfänger- und Senderschaltungen ermöglichen, daß serielle Daten durch den ASP vom PTDI zum STDO und vom STD1 zum PTDO während der 1149.1-Abtastoperationen fließen können. Wenn ferner der ASP ausgewählt ist, laufen die TCK- und TMS-Ausgaben vom SBM durch den ASP über die PTCK-zu-STCK- und über PTMS-zu-STMS-Signalpfade, um die Platinen-ICs während der 1149.1-Abtastoperationen zu steuern.
Wenn ein Abtastzugriff auf die Platine BD1 benötigt wird, veranlaßt die Mastersteuerschaltung des SBM den Sender, die Auswahlprotokollsignalsequenz des ISASI an den Empfänger des ASP auszugeben, während der 1149.1-Bus im Leerlauf ist. Das zwischen den ersten und zweiten S-Signalen eingerahmte "A"- Signal ist eine Serie von D-Signalen entsprechend der Adresse der Platine 1. Am Ende der Auswahlprotokollübertragung vom SBM prüft die Slavesteuerschaltung des ASP die in die Empfängerschaltung eingegebene Adresse, um festzustellen, ob sie mit der Platinenadresse übereinstimmt. Wenn eine Übereinstimmung auftritt, gibt die Slavesteuerschaltung des ASP die Senderschaltung des ASP frei, um die Bestätigungsprotokoll-Signalsequenz von ISASI an den Empfänger des SBM auszugeben, und verbindet anschließend elektronisch die seriellen Rückwand- und Platinenebene-Bussignale. Am Ende der Bestätigungsprotokollübertragung vom ASP prüft die Mastersteuerschaltung des SBM die in die Empfängerschaltung eingegebene Adresse, um zu ermitteln, ob die erwartete Platinenadresse zurückgegeben worden ist. Wenn die erwartete Adresse zurückgegeben worden ist, gibt die Mastersteuerschaltung des SBM die Sender- und Empfängerschaltungen frei, um 1149.1-Abtastoperationen durchzuführen und seriell auf die ICs der Platine 1 zuzugreifen. Während der Abtastoperation gibt der SBM serielle Daten und Steuersignale über den ASP, aus seinen TDO- und TMS-Ausgängen aus und empfängt serielle Daten von der Platine über den ASP an seinem TDI-Eingang. Der TCK-Ausgang des SBM läuft frei, so daß er immer einen Taktliefert, der in den ASP und die Platine eingegeben wird.
Ein Zustandsdiagramm der Operation der Senderschaltungen des SBM und des ASP ist in Fig. 14 gezeigt. Die Senderschaltung des SBM ist ein Mastersender, während der Sender des ASP ein Slavesender ist. Der SBM verwendet seine Senderschaltung, um die Auswahlprotokollsequenz zu senden, während der ASP seine Senderschaltung verwendet, um die Bestätigungsprotokollsequenz zu senden. Der SBM gibt an seinem Sender ein Signal immer dann aus, wenn es erforderlich ist, ein Auswahlprotokoll zu senden, jedoch kann der ASP an seinem Sender das Bestätigungsprotokoll nur als Antwort auf eine Auswahlprotokollübertragung vom SBM ausgeben. Da die Auswahl- und Bestätigungsprotokollsequenzen identisch sind, kann ein gemeinsamer Senderschaltungsentwurf sowohl in den SBM- als auch den ASP-Vorrichtungen verwendet werden, was die Implementierung der Schaltung der Erfindung vereinfacht.
Im Zustandsdiagramm wird die Senderschaltung in den Sendergesperrt-Zustand versetzt, während der 1149.1-Bus aktiv ist. Dieser Zustand stellt sicher, daß der Sender nicht unbeabsichtigt freigegeben werden kann, während der 1149.1-Bus in Betrieb ist, um Auswahl- oder Bestätigungsprotokolle auszugeben. Wenn sich der 1149.1-Bus im Leerlauf befindet, geht die Senderschaltung in den Sender-Leerlaufzustand über. Wenn es nicht erforderlich ist, ein Auswahl- oder Bestätigungsprotokoll auszugeben, verharrt die Senderschaltung im Sender-Leerlaufzu stand, bis der 1149.1-Bus erneut aktiv wird, wobei in diesem Fall die Senderschaltung in den Sender-gesperrt-Zustand zurückkehrt.
Wenn es erforderlich ist, ein Auswahl- oder Bestätigungsprotokoll auszugeben, während sich die Senderschaltung im Sender- Leerlaufzustand befindet, geht die Senderschaltung in den Sende-Leerlaufsignal-Zustand über, um das erste I-Signal auszugeben, geht anschließend in den Sende-Auswahlsignal- Zustand über, um das erste S-Signal auszugeben, geht anschließend in den Sende-Adresse-Zustand über, um eine Serie von D- Signalen auszugeben, die die Adresse angeben, geht anschließend in den Sende-Auswahlsignal-Zustand über, um das zweite S- Signal auszugeben, geht anschießend in den Sende-Leerlaufsignal-Zustand über, um das zweite I-Signal auszugeben, und kehrt schließlich in den Sender-Leerlaufzustand zurück. Nachdem das Protokoll gesendet worden ist, kehrt der Sender immer dann, wenn der 1149.1-Bus aktiv wird, in den Sender-gesperrt- Zustand zurück.
Ein Zustandsdiagramm der Operation der Empfängerschaltungen des SBM und des ASP ist in Fig. 15 gezeigt. Der ASP verwendet seine Empfängerschaltung, um die Auswahlprotokollsequenz zu empfangen, während der SBM seine Empfängerschaltung verwendet, um die Bestätigungsprotokollsequenz zu empfangen. Da die empfangenen Auswahl- und Bestätigungsprotokollsequenzen identisch sind, kann in beiden SBM- und ASP-Vorrichtungen ein gemeinsamer Empfängerschaltungsentwurf verwendet werden, was die Implementierung der Erfindung vereinfacht.
Im Zustandsdiagramm wird die Empfängerschaltung in den Empfänger-gesperrt-Zustand versetzt, wenn der 1149.1-Bus aktiv ist. Dieser Zustand stellt sicher, daß der Empfänger nicht unbeabsichtigt freigegeben werden kann, während der 1149.1-Bus in Betrieb ist, um einen falschen Eingangszustand zu empfangen. Wenn sich der 1149.1-Bus im Leerlauf befindet, wechselt die Empfängerschaltung in den Empfänger-Leerlaufzustand. Wenn der 1149.1-Bus erneut aktiv wird, kehrt die Empfängerschaltung in den Empfänger-gesperrt-Zustand zurück. Während des Empfänger- Leerlauf-Zustands wartet die Empfängerschaltung auf das Auftreten eines I- oder S-Signals. Als Antwort auf ein I-Signal verharrt der Empfänger im Empfänger-Leerlaufzustand. Als Antwort auf ein S-Signal signalisiert der Empfänger das Auftreten eines ersten S-Signals den zugehörigen Master- oder Slavesteuerschaltungen MCC oder SCC und wechselt in den Start- Adreßeingabe-Zustand, um die Adreßeingabeoperation zu starten.
Wenn ein Wechsel in den Start-Adreßeingabe-Zustand stattfindet, wartet die Empfängerschaltung auf das Auftreten eines I-, S- oder D-Signals. Als Antwort auf die Eingabe eines I- oder S-Signals geht die Empfängerschaltung vom Start-Adreßeingabe- Zustand zurück in den Empfänger-Leerlaufzustand über und signalisiert der Master- oder Slavesteuerschaltung, daß ein falsches erstes S-Signal empfangen worden ist. Dieser Übergangspfad liefert: (1) ein Verfahren zum Zurückkehren der Empfängerschaltung in den Empfänger-Leerlaufzustand für den Fall, daß der Empfänger als Antwort auf eine falsche Eingabe in den Start-Adresseneingabe-Zustand übergewechselt ist, und (2) ein Verfahren zum Signalisieren an die zugeordnete Master- oder Slavesteuerschaltung, daß ein Auswahl- oder Bestätigungsprotokoll momentan nicht gestartet worden ist, und zum Zurücksetzen und Warten auf das nächste Auftreten einer ersten S- Signalanzeige. Als Antwort auf eine D-Signaleingabe geht die Empfängerschaltung vom Start-Adreßeingabe-Zustand in den Adreßeingabe-Zustand über und beginnt mit dem Empfangen der gesendeten Adresse. Der Empfänger verharrt im Adreßeingabe- Zustand und fährt mit dem Empfangen der Adresse fort, während D-Signale eingegeben werden. Als Antwort auf ein S-Signal stoppt die Empfängerschaltung das Eingeben der Adresse, signalisiert das Auftreten eines zweiten S-Signals der zugehörigen Master- oder Slavesteuerschaltung und geht vom Adreßeingabe- Zustand in den Stopp-Adreßeingabe-Zustand über. Wenn der Empfänger des ASP in den Stopp-Adreßeingabe-Zustand wechselt, vergleicht die Slavesteuerschaltung die in den ASP eingegebene Adresse mit der Platinenadresse, um festzustellen, ob die Platine ausgewählt worden ist. Der Empfänger des ASP geht vom Stopp-Adreßeingabe-Zustand als Antwort auf ein vom SBM eingegebenes I-Signal in den Empfänger-Leerlaufzustand über. Wenn die eingegebene Adresse mit der Platinenadresse übereinstimmt, weist die Slavesteuerschaltung des ASP die Senderschaltung des ASP an, ein Bestätigungsprotokoll zum Empfänger des SBM zu senden, und verbindet anschließend den seriellen Rückwandbus mit dem seriellen Platinenbus.
Wenn der Empfänger des SBM in den Stopp-Adreßeingabe-Zustand übergeht, vergleicht die Mastersteuerschaltung die in den SBM eingegebene Adresse mit der erwarteten Platinenadresse, um zu ermitteln, ob die richtige Platine ausgewählt worden ist. Der Empfänger des SBM geht vom Stopp-Adreßeingabe-Zustand als Antwort auf einen vom ASP eingegebenes I-Signal in den Empfänger-Leerlaufzustand über. Wenn die eingegebene Adresse mit der erwarteten Platinenadresse übereinstimmt, kann die Mastersteuerschaltung des SBM auf die Platine unter Verwendung des seriellen 1149.1-Busprotokolls seriell zugreifen. Wenn die eingegebene Adresse nicht mit der erwarteten Platinenadresse übereinstimmt, versucht die Mastersteuerschaltung des SBM nicht, seriell auf die Platine zuzugreifen, und meldet den Fehler.
In Fig. 16 ist ein Zustandsdiagramm der Operation der Mastersteuerschaltung des SBM gezeigt. Die Mastersteuerschaltung regelt die Operation der Sender- und Empfängerschaltungen des SBM. Die Mastersteuerschaltung kann die Sender- und Empfängerschaltungen des SBM freigeben, um mit den ASPs unter Verwendung entweder des seriellen 1149.1-Busprotokolls oder der Auswahl- und Bestätigungsprotokolle der Erfindung zu kommunizieren. Anfangs kommuniziert die Mastersteuerschaltung mit den ASPs unter Verwendung der Auswahl- und Bestätigungsprotokolle der Erfindung, um eine Platine für den seriellen Zugriff auszuwählen. Nachdem eine Platine ausgewählt worden ist, greift die Mastersteuerschaltung seriell auf die Platine zu, wobei sie das serielle 1149.1-Busprotokoll verwendet.
Das Zustandsdiagramm der Fig. 16 zeigt, daß dann, wenn auf keine Platine zugegriffen wird, die Mastersteuerschaltung sich im Mastersteuerschaltung-Leerlaufzustand befindet. Wenn Zugriff auf eine Platine benötigt wird, deren ASP vorher bereits ausgewählt worden ist, kann die Mastersteuerschaltung vom Mastersteuerschaltung-Leerlaufzustand in den Abtastplatinenzustand übergehen und seriell auf die Platine unter Verwendung des 1149.1-Protokolls zugreifen. Wenn jedoch der ASP der Platine vorher noch nicht ausgewählt worden ist oder wenn auf eine neue Platine zugegriffen werden soll, muß die Mastersteuerschaltung den ASP der Platine auswählen, bevor sie in den Abtastplatinenzustand übergeht. Um den ASP einer Platine auszuwählen, geht die Mastersteuerschaltung vom Mastersteuerschaltung-Leerlaufzustand in den Sende-Auswahlprotokoll-Zustand über. Im Sende-Auswahlprotokoll-Zustand lädt die Mastersteuerschaltung die Senderschaltung des SBM mit der Adresse der auszuwählenden Platine und gibt anschließend die Senderschaltung frei, um eine Auswahlprotokollsequenz zum Auswählen des ASP der Platine zu senden.
Nach dem Freigeben der Senderschaltung zum Senden des Auswahlprotokolls wechselt die Mastersteuerschaltung vom Sende-Auswahlprotokoll-Zustand in den Empfange-Bestätigungsprotokoll- Zustand. Im Empfange-Bestätigungsprotokoll-Zustand gibt die Mastersteuerschaltung die Empfängerschaltung des SBM frei, um das Bestätigungsprotokoll vom ausgewählten ASP zu empfangen. Nachdem das Bestätigungsprotokoll empfangen worden ist, wechselt die Mastersteuerschaltung vom Empfange-Bestätigungsprotokoll-Zustand in den Erwartete-Adresse-Empfangen?-Zustand, um zu überprüfen, ob die Adresse des ausgewählten ASP empfangen wurde. Wenn eine falsche Adresse empfangen worden ist, bricht die Mastersteuerschaltung die Platinenauswahloperation ab und geht vom Erwartete-Adresse-Empfangen?-Zustand in den Melde- Adreßfehler-Zustand über. Im Melde-Adreßfehler-Zustand meldet die Mastersteuerschaltung den Adreßfehler und versetzt die Sender- und Empfängerschaltungen des SBM in ihre Leerlaufzustände.
Wenn die richtige Adresse empfangen worden ist, kann die Mastersteuerschaltung entweder vom Erwartete-Adresse-Empfangen?-Zustand in den Mastersteuerschaltung-Leerlaufzustand übergehen und auf die ausgewählte Platine zu einem späteren Zeitpunkt zugreifen, oder in den Platinenabtast-Zustand übergehen, um sofort unter Verwendung des seriellen 1149.1-Busprotokolls auf die Platine zuzugreifen. In jedem Fall, wenn die Mastersteuerschaltung in den Platinenabtastzustand übergeht, konfiguriert sie die Sender- und Empfängerschaltungen des SBM so, daß sie verwendet werden können, um mit der Platine unter Verwendung des seriellen 1149.1-Busprotokolls zu kommunizieren. Nachdem im Platinenabtastzustand seriell auf die Platine zugegriffen worden ist, geht die Mastersteuerschaltung vom Platinenabtastzustand in den Mastersteuerschaltung-Leerlaufzustand über, wo sie die Sender- und Empfängerschaltungen des SBM sperrt und verharrt, bis es erforderlich ist, auf die gleiche oder eine weitere Platine seriell zuzugreifen.
In Fig. 17 ist ein Zustandsdiagramm der Operation der Slavesteuerschaltung des ASP gezeigt. Die Slavesteuerschaltung regelt die Operation der Sender- und Empfängerschaltungen des ASP. Die Slavesteuerschaltung gibt die Sender- und Empfängerschaltungen des ASP frei, um unter Verwendung der Auswahl- und Bestätigungsprotokolle der Erfindung mit dem SBM zu kommunizieren. Nachdem der ASP vom SBM ausgewählt worden ist, gibt die Slavesteuerschaltung die Sender- und Empfängerschaltungen frei, um die seriellen Daten weiterzuleiten, die während der 1149.1-Abtastoperationen über den ASP eingegeben und ausgegeben werden.
Im Zustandsdiagramm ist gezeigt, daß dann, wenn keine Auswahlprotokolle vom SBM zum ASP gesendet werden, die Slavesteuerschaltung sich im Slavesteuerschaltung-Leerlaufzustand befin det. Wenn der Anfang eines Auswahlprotokolls von der Empfängerschaltung des ASP empfangen wird, geht die Slavesteuerschaltung vom Slavesteuerschaltung-Leerlaufzustand in den Empfange-Auswahlprotokoll-Zustand über. Nachdem das Auswahlprotokoll empfangen worden ist, geht die Slavesteuerschaltung vom Empfange-Auswahlprotokoll-Zustand in den Adresse-paßt?- Zustand über. Im Adresse-paßt?-Zustand liest die Slavesteuerschaltung die von der Empfängerschaltung des ASP empfangene Adresse und vergleicht die Adresse mit der Platinenadresse. Wenn die Adresse nicht mit der Platinenadresse des ASP übereinstimmt, geht die Slavesteuerschaltung vom Adresse-paßt?- Zustand in den Trenne-Busse-Zustand über, um irgendwelche vorher eingerichteten Platine-zu-Rückwand-Bussignale innerhalb des ASP zu trennen. Vom Trenne-Busse-Zustand geht die Slavesteuerschaltung in den Slavesteuerschaltung-Leerlaufzustand über, und wartet auf den Start einer weiteren Auswahlprotokollsequenz.
Wenn die Adresse mit der Platinenadresse des ASP übereinstimmt, geht die Slavesteuerschaltung vom Adresse-paßt? -Zustand in den Sende-Bestätigungsprotokoll-Zustand über. Im Sende-Auswahlprotokoll-Zustand lädt die Slavesteuerschaltung die Platinenadresse in die Senderschaltung des ASP und gibt anschließend die Senderschaltung des ASP frei, um die Bestätigungsprotokollsequenz zur Empfängerschaltung des SBM zu senden, um zu bestätigen, daß der ASP ausgewählt ist und die Platine-zu-Rückwand-Verbindungen eingerichtet sind. Nachdem das Bestätigungsprotokoll gesendet ist, sperrt die Slavesteuerschaltung den Sender des ASP und geht vom Sende-Bestätigungsprotokoll-Zustand in den Verbinde-Busse-Zustand über. Im Verbinde-Busse-Zustand gibt die Slavesteuerschaltung ein Steuersignal aus, um die Platinen- und Rückwandbussignale innerhalb des ASP zu verbinden, wobei dem SBM ermöglicht wird, seriell auf die Platinen-ICs unter Verwendung des seriellen 1149.1-Busprotokolls zuzugreifen. Nachdem die Busse verbunden worden sind, geht die Slavesteuerschaltung vom Verbinde-Busse- Zustand in den Slavesteuerschaltung-Leerlaufzustand über, um auf den Start eines weiteren vom SBM eingegebenen Auswahlprotokolls zu warten.
Die Fig. 18 zeigt eine mögliche Schaltungsimplementierung einer Hardware des adressierbaren Schattenanschlusses.
Die Empfängerschaltung RCR umfaßt eine Steuervorrichtung zum Regeln der Protokolleingabe vom SBM sowie ein Serielleingabe/Parallelausgabe-SIPO-Register zum Empfangen der seriellen Adresse vom SBM und zum parallelen Ausgeben der Adresse an die Slavesteuerschaltung. Das PTDI-Signal wird in das SIPO-Register eingegeben, um während der Auswahlprotokolle die serielle Adresse zuzuführen, und wird in die Steuervorrichtung eingegeben, um die Operation des Empfängers während der Auswahlprotokolle zu regeln. Die vom SIPO-Register ausgegebene Paralleladresse wird über den Adreßeingang in die Slavesteuerschaltung eingegeben, um anzuzeigen, wann ein Auswahlprotokoll begonnen hat, wann die Adresse zum Lesen bereit steht und wann das Auswahlprotokoll beendet ist.
Die RCR-Steuervorrichtung des Empfängers ermittelt, wann eine erste "I dann S dann D"-Signalsequenz am PTDI auftritt, die den Beginn des Auswahlprotokolls und den Beginn der Adreßeingabe anzeigt. Als Antwort auf diese Eingabe gibt die Steuervorrichtung den SIPO frei, um die am PTDI eingegebene serielle Adresse zu empfangen. Die RCR-Steuervorrichtung ermittelt als nächstes, wann eine erste "D dann S dann I"-Sequenz am PTDI- Signal auftritt, die das Ende der Adreßeingabe und des Auswahlprotokolls anzeigt. Als Antwort auf diese Eingangssequenz sendet die RCR-Steuervorrichtung den Status zur Slavesteuervorrichtung, um die Adresse im SIPO-Register freizugeben, so daß sie parallel über den AI-Bus in die Slavesteuerschaltung eingegeben wird, und beendet die Auswahlprotokoll-Eingabeoperation.
Die Senderschaltung XMT umfaßt eine Steuervorrichtung zum Regeln der Bestätigungsprotokollausgabe vom ASP und ein Paral leleingang/Seriellausgang- oder PISO-Register zum Empfangen der parallelen ASP-Adresse von der Slavesteuerschaltung und zum Ausgeben der seriellen Adresse an den PSBM. Das PISO- Register empfängt die parallelen Daten von der Slavesteuerschaltung über den Adreßausgangsbus AO und gibt die Adresse seriell über das Bestätigungsprotokoll-Ausgabesignal APO an den Multiplexer MX1 aus. Die XMT-Steuervorrichtung empfängt das von der Slavesteuervorrichtung über den Steuerbus eingegebene Steuersignal und gibt einen Status an die Slavesteuerschaltung über den Statusbus aus. Das am XMT-Steuerbus eingegebene Steuersignal regelt den Parallel-Seriell-Umsetzungsprozeß, der während des Bestätigungsprotokolls stattfindet. Der vom Sender XMT ausgegebene Status informiert die Slavesteuerschaltung über den Status des Senders während des Bestätigungsprotokolls, d. h. ob das Bestätigungsprotokoll in Arbeit ist oder abgeschlossen ist.
Zu Beginn eines Bestätigungsprotokolls gibt die Slavesteuerschaltung den Multiplexer MX1 und den Dreizustands-Puffer 3SB frei, um das APO-Signal vom Sender zum PTDO-Ausgang weiterzuleiten. Die Slavesteuerschaltung gibt anschließend die ASP- Adresse über den AO-Bus in den Sender XMT ein, woraufhin sie an PTDO herausgeschoben wird. Als Antwort auf die Adreßeingabe gibt der Sender XMT ein I- und ein S-Signal am Ausgang PTDO aus, um das Bestätigungsprotokoll zu starten, woraufhin er die Adresse seriell am PTDO sendet. Nachdem die Adresse herausgeschoben worden ist, gibt die Senderschaltung XMT eine S- und I-Signalsequenz aus, um das Bestätigungsprotokoll zu stoppen.
Die Slavesteuerschaltung ist eine Steuervorrichtung, die die Operation der ASP-Senderschaltung, der Empfängerschaltung RCR und der Multiplexer MX1 und MX2 als Antwort auf eine übereinstimmende Adreßeingabe während eines Auswahlprotokolls regelt. Die Slavesteuerschaltung empfängt die Signale PTMS und PTCK vom Primäranschluß des ASP, die Adreßeingabe AI und die Statusbusse vom Empfänger RCR, den Statusbus vom Sender XMT, die externen ASP-Platinenadreßsignale, ein Rücksetzsignal von der Einschaltrücksetzschaltung PRST sowie die Rücksetzadreßsignale von der Rücksetzadreßschaltung RSTA. Die Slavesteuerschaltung gibt ein Steuersignal an die Empfängerschaltung RCR, die Senderschaltung XMT, die Dreizustands-Puffer 3SB und die Multiplexer MX1 und MX2 aus.
Die Slavesteuerschaltung wird mit dem PTCK-Eingang vom Primäranschluß getaktet. Der PTMS-Eingang vom Primäranschluß zeigt der Slavesteuerschaltung an, wann der 1149.1-Bus beschäftigt ist, im Leerlauf ist oder zurückgesetzt ist. Der von den Empfänger- und Senderschaltungen eingegebene Status informiert die Slavesteuerschaltung über den Status der Empfänger- und Senderschaltungen. Der AI-Bus vom Empfänger wird verwendet, um die während eines Auswahlprotokolls empfangene Adresse in die Slavesteuerschaltung einzugeben. Der Rücksetzeingang von der PRST-Schaltung setzt die Slavesteuerschaltung beim Einschalten zurück. Der Rücksetzadreßeingang von der RSTA-Schaltung erlaubt das Rücksetzen der Slavesteuerschaltung über eine Auswahlprotokolloperation eingegebene Rücksetzadresse.
Das von der Slavesteuerschaltung ausgegebene Steuersignal steuert die Operation des Empfängers, des Senders und des MX1 und des MX2. Der AO-Bus-Ausgang von der Slavesteuerschaltung wird verwendet, um die Paralleladresse des ASP während des Bestätigungsprotokolls in den Sender einzugeben.
Während der Auswahlprotokolle empfängt die Slavesteuerschaltung die parallele Adresse, die vom Empfänger RCR über den AI- Bus eingegeben wird. Der vom Empfänger eingegebene Statusbus informiert die Slavesteuerschaltung, wann ein Auswahlprotokoll gestartet worden ist, wann die Adreßeingabe fertig ist und wann das Auswahlprotokoll beendet ist. Anhand der Adreßeingabe AI ermittelt die Slavesteuerschaltung, ob eine Übereinstimmung aufgetreten ist und ob sie ausgewählt worden ist. Wenn die empfangene Adresse mit der Platinenadresse übereinstimmt, antwortet der ASP durch Ausgeben eines Bestätigungsprotokolls, woraufhin er die primären und sekundären Anschlüsse des ASP miteinander verbindet.
Während der Bestätigungsprotokolle gibt die Slavesteuerschaltung ein Steuersignal an den Sender XMT aus, um ein Bestätigungsprotokoll zu starten, und um ferner die ASP-Adresse über den AO-Bus in den Sender XMT einzugeben, für eine Ausgabe während des Bestätigungsprotokolls. Der Statusbuseingang vom Sender XMT informiert die Slavesteuervorrichtung, wann das Bestätigungsprotokoll beginnt und endet. Nachdem das Bestätigungsprotokoll beendet ist, gibt die Slavesteuerschaltung ein Steuersignal aus, um die STDO- und PTDO-Dreizustands-Puffer 3SB freizugeben, und verbindet PTMS mit STMS über den Multiplexer MX2 und STD1 mit PTDO über den Multiplexer MX1.
Der Multiplexer MX1 empfängt das Auswahlsteuersignal, das von der Slavesteuerschaltung eingegeben wird, und das APO-Signal vom Sender XMT sowie das STD1-Signal vom Sekundäranschluß des ASP. MX1 gibt den ausgewählten Eingang (STD1 oder APO) über den Dreizustands-Ausgangspuffer 3SB an das PTDO-Ausgangssignal aus. Der Ausgangspuffer 3SB wird mittels eines Steuersignals, das von der Slave-Steuerschaltung eingegeben wird, freigegeben oder gesperrt (in einen hochohmigen Zustand versetzt).
Der Multiplexer MX2 empfängt ferner das Auswahlsteuersignal von der Slave-Steuerschaltung, das PTMS-Signal vom Primäranschluß und die Eingabe einer logischen 0 und 1. Als Antwort auf die Steuersignaleingabe gibt der MX2 den ausgewählten Dateneingang PTMS, logisch 0 oder logisch 1, an das STMS- Ausgangssignal aus.
Wenn anfangs Strom an die ASP-Hardware angelegt wird, wird die Slave-Steuerschaltung durch eine Eingabe der Einschalt-Rücksetzschaltung PRST zurückgesetzt, wodurch der ASP von der Rückwand deselektiert wird. Wenn sie zurückgesetzt ist, gibt die Slave-Steuerschaltung ein Steuersignal aus, um: die Sender- und Empfängerschaltungen in ihre Leerlaufzustände zurück setzen, die Ausgänge STDO über ihre Dreizustands-Puffer 3SB zu sperren, das STMS-Signal zu veranlassen, aus dem Multiplexer MX2 eine logische 1 auszugeben, und das STCK-Signal zu veranlassen, den PTCK-Takt auszugeben. Die am STMS-Signal ausgegebene logische 1 und der freilaufende Takt am STCK stellen sicher, daß der serielle Platinenebene-Bus gesperrt wird und die TAPs der ICs auf der Platine in ihren RESET-Zustand übergehen, wie in Fig. 2 gezeigt ist. Obwohl eine interne Einschalt-Rücksetzschaltung PRST gezeigt ist, kann das Zurücksetzen auch mittels einer anderen Einrichtung erreicht werden, wie z. B. dem Eingeben eines Rücksetzsignals in die Slave- Steuerschaltung unter Verwendung eines externen Rücksetzeingangssignals.
Der ASP kann ferner zurückgesetzt werden durch Eingeben eines Auswahlprotokolls mit einer Adresse, die mit der Rücksetzadresse RSTA übereinstimmt, wie in Fig. 18 gezeigt ist. Die Rücksetzadresse ist eine feste Adresse, die in die Slave- Steuerschaltung eingegeben wird und mit der von der Empfängerschaltung eingegeben Adresse verglichen wird, nachdem ein Auswahlprotokoll empfangen worden ist. Wenn die eingegebene Adresse mit der Rücksetzadresse übereinstimmt, wird der ASP in den gleichen Zustand zurückversetzt, der bei der Einschaltrücksetzung beschrieben ist. Die feste Rücksetzadresse ist für alle ASPs gleich, so daß durch Senden eines einzigen Auswahlprotokolls, das die Rücksetzadresse enthält, ein globales Rücksetzen aller ASPs erreicht werden kann. Da die Rücksetzadresse verwendet wird, um den ASP zurückzusetzen, muß sie eindeutig sein und darf nicht als Platinenadresse wieder verwendet werden. Ein bevorzugter Wert für die ASP-Rücksetzadresse ist 0, da die Platinenadressenumerierung üblicherweise mit der Adresse 1 beginnt und bis zur Adresse N reicht, wie in Fig. 6 gezeigt ist. Wenn der SBM der Fig. 6 ein Auswahlprotokoll eingibt, das die Rücksetzadresse 0 enthält, antworten die ASPs, indem sie sich selbst Zurücksetzen und vom seriellen Rückwandbus Deselektieren. Ferner wird kein Bestätigungsprotokoll von den ASPs zum SBM gesendet, wenn eine Rücksetzadresse über ein Auswahlprotokoll eingegeben wird. Die Eliminierung des Bestätigungsprotokolls ist erforderlich, um die Kollision von Logikzuständen zu vermeiden, die zwischen den PTDO-Ausgängen der mehreren ASPs während einer Bestätigungsprotokollübertragung auftreten würde.
Wenn der SBM den seriellen 1149.1-Rückwandbus in den RESET- Zustand versetzt (wie in Fig. 2 gezeigt), befindet sich das PTMS-Signal in einem Logisch-1-Zustand, während das PTCK- Signal aktiv ist und die PTDI- und PDTO-Signale auf einen logischen Hochpegelzustand (T-Zustand der Fig. 12) gesperrt werden. Wenn während des RESET-Zustands der SBM ein Auswahlprotokoll in den ASP eingibt und die Adresse mit der Platinenadresse des ASP übereinstimmt, wird der ASP ausgewählt und antwortet dem SBM mit einem Bestätigungsprotokoll. Während des Bestätigungsprotokolls gibt die Slave-Steuerschaltung den PTDO-Dreizustand-Puffer 3SB frei und wählt den Bestätigungsprotokollausgang APO mittels des Multiplexers MX1 als Datenausgang aus, so daß die Senderschaltung XMT das Bestätigungsprotokoll ausgeben kann.
Nach dem Senden des Bestätigungsprotokolls verbindet die Slave-Steuerschaltung die seriellen Platinen- und Rückwandbusse miteinander. Während des Verbindungsprozesses wird der STDO-Dreizustands-Puffer 3SB freigegeben, um das PTDI-Rückwandsignal auszugeben, wobei der Multiplexer MX1 vom Ausgeben des am PTDO eingegebenen APO zum Ausgeben des am PTDO eingegebenen STD1-Platinensignals umgeschaltet wird, wobei der PTDO- Dreizustands-Puffer 3SB freigegeben bleibt und der Multiplexer MX2 vom Ausgeben der am STMS eingegebenen logischen 1 oder 0 umgeschaltet wird zum Ausgeben des eingegebenen PTMS-Rückwandsignals. Die folgenden drei Szenarios beschreiben, was am STMS-Ausgang passiert, wenn ein ASP, der vorher (1) zurückgesetzt, (2) deselektiert und im RESET-Zustand belassen, oder (3) deselektiert und im IDLE-Zustand belassen worden ist, ausgewählt wird, während sich der Rückwand-1149.1-Bus im RESET-Zustand befindet.
(1) Wenn der ASP ausgewählt ist (während sich der Rückwandbus im RESET-Zustand befindet), nachdem er zurückgesetzt worden ist, schaltet der Multiplexer MX2 vom Ausgeben der am STMS eingegebenen logischen 1 um zum Ausgeben des an STMS vorhandenen PTMS-Rückwandsignals. Da das PTMS-Signal eine logische 1 ist, wenn sich der Rückwandbus im RESET-Zustand befindet, verharrt das STMS-Ausgangssignal während des Verbindungsprozesses auf einer logischen 1.
(2) Wenn der ASP ausgewählt wird (während sich der Rückwandbus im RESET-Zustand befindet, nachdem er vorher deselektiert worden ist, während sich der Rückwandbus im RESET-Zustand befand (PTMS ist ein Logisch-1-Pegel im RESET-Zustand), schaltet der Multiplexer MX2 vom Ausgeben des vorherigen PTMS- Zustands (logische-1-Eingabe) am STMS zum Ausgeben des vorliegenden PTMS-Rückwandsignals am STMS um. Da das Signal PTMS eine logische 1 ist, wenn sich der Rückwandbus im RESET-Zustand befindet, verharrt der STMS-Signalausgang während des Verbindungsprozesses auf einer logischen 1.
(3) Wenn der ASP ausgewählt wird (während sich der Rückwandbus im RESET-Zustand befindet) nachdem er vorher deselektiert worden ist, während sich der Rückwandbus im IDLE-Zustand befand (PTMS ist ein Logisch-0-Pegel im IDLE-Zustand), schaltet der Multiplexer MX2 vom Ausgeben des vorangehenden PTMS- Zustands (logische 0-Eingabe) am STMS zum Ausgeben des anliegenden PTMS-Rückwandsignals am STMS um. Da der PTMS eine logische 1 ist, wenn sich die Rückwand im RESET-Zustand befindet, ändert sich der STMS-Ausgang während des Verbindungsprozesses vom Ausgeben einer logischen 0 zum Ausgeben einer logischen 1.
Wenn der SBM den seriellen 1149.1-Rückwandbus in den RESET- Zustand versetzt (Fig. 2), befindet sich das PTMS-Signal in einem Logisch-1-Zustand, während das PTCK-Signal aktiv ist und die Signale PTDI und PTDO auf einen logischen Hochpegelzustand gesperrt sind (T-Zustand der Fig. 12). Wenn während des RESET- Zustands der SBM ein Auswahlprotokoll eingibt, um einen neuen ASP auszuwählen, wird der momentan selektierte ASP deselektiert und vom Rückwandbus durch ein Steuersignal getrennt, das von der Slave-Steuerschaltung des ASP ausgegeben wird. Während des Trennprozesses sind die STDO- und PTDO-Ausgänge über ihre Dreizustands-Puffer 3SB auf einen Logisch-1-Zustand gesperrt, der Multiplexer MX1 wählt weiterhin das STD1-Signal aus und gibt es in den Eingang des PTDO 3SB ein, während der Multiplexer M2 vom Ausgeben eines logischen Hochpegels vom PTMS- Rückwandsignal (PTMS ist auf Hochpegel, wenn sich der Rückwandbus im RESET-Zustand befindet) am STMS zum Ausgeben der logischen 1 umschaltet, die am STMS eingegeben wird. Durch Zwingen des MX2 zum Auswählen und Ausgeben der am STMS-Ausgang eingegebenen logischen 1 verharrt der serielle Platinenebene-1149.1-Bus im RESET-Zustand, nachdem der ASP deselektiert ist. Die Erfindung erlaubt somit dem ASP, den seriellen Platinenebene-1149.1-Bus im RESET-Zustand zu halten, nachdem er deselektiert worden ist.
Wenn der SBM den seriellen 1149.1-Rückwandbus in den IDLE- Zustand (Fig. 2) versetzt, befindet sich das PTMS-Signal in einem Logisch-0-Zustand, während das PTCK-Signal aktiv ist und die Signale PTDI und PTDO auf einen logischen Hochpegelzustand gesperrt sind (T-Zustand der Fig. 12). Wenn während des IDLE- Zustands der SBM ein Auswahlprotokoll in den ASP eingibt und die Adresse mit der Platinenadresse des ASP übereinstimmt, wird der ASP selektiert und antwortet dem SBM mit einem Bestätigungsprotokoll. Während des Bestätigungsprotokolls gibt die Slave-Steuerschaltung dem PTDO-Dreizustands-Puffer 3SB frei und wählt das Bestätigungsprotokollausgangssignal APO für den Multiplexer MX1 aus, so daß die Senderschaltung das Bestätigungsprotokoll ausgeben kann.
Nach dem Senden des Bestätigungsprotokolls verbindet die Slave-Steuerschaltung die seriellen Platinen- und Rückwandbusse miteinander. Während des Verbindungsprozesses wird der STDO-Dreizustands-Puffer 3SB freigegeben, um das PTDI-Rückwandsignal auszugeben, während der Multiplexer MX1 vom Ausgeben des am PTDO eingegebenen APO zum Ausgeben des am PTDO eingegeben STD1-Platinensignals umgeschaltet wird, und wobei der PTDO-Dreizustands-Puffer 3SB freigegeben bleibt und der Multiplexer MX2 vom Ausgeben der am STMS-Signal eingegebenen logischen 1 oder 0 zum Ausgeben des am STMS-Signal eingegebenen PTMS-Rückwandsignals umgeschaltet wird. Die folgenden drei Szenarien beschreiben, was am STMS-Ausgang passiert, wenn ein ASPI der vorher: (1) zurückgesetzt, (2) deselektiert und anschließend in den RESET-Zustand versetzt, oder (3) deselektiert und im IDLE-Zustand belassen worden ist, ausgewählt wird, während sich der Rückwand-1149.1-Bus im IDLE-Zustand befindet.
(1) Wenn der ASP ausgewählt ist (während sich der Rückwandbus im IDLE-Zustand befindet), nachdem er vorher zurückgesetzt worden ist, schaltet der Multiplexer MX2 vom Ausgeben der am STMS eingegebenen logischen 1 um zum Ausgeben des an STMS vorhandenen PTMS-Rückwandsignals. Da das PTMS-Signal eine logische 0 ist, wenn sich der Rückwandbus im IDLE-Zustand befindet, ändert sich der STMS-Ausgang während des Verbindungsprozesses vom Ausgeben einer logischen 1 zum Ausgeben einer logischen 0.
(2) Wenn der ASP ausgewählt wird (während sich der Rückwandbus im IDLE-Zustand befindet), nachdem er vorher deselektiert worden ist, während sich der Rückwandbus im RESET-Zustand befand (PTMS ist ein Logisch-1-Pegel im RESET-Zustand), schaltet der Multiplexer MX2 vom Ausgeben des vorherigen PTMS- Zustands (Logisch-1-Eingabe) am STMS zum Ausgeben des vorliegenden PTMS-Rückwandsignals am STMS um. Da das Signal PTMS eine logische 0 ist, wenn sich der Rückwandbus im IDLE-Zustand befindet, ändert sich der STMS-Ausgang während des Verbindungsprozesses vom Ausgeben einer logischen 1 zum Ausgeben einer logischen 0.
(3) Wenn der ASP ausgewählt wird (während sich der Rückwandbus im IDLE-Zustand befindet) nachdem er vorher deselektiert worden ist, während sich der Rückwandbus im IDLE-Zustand befand (PTMS ist ein Logisch-0-Pegel im IDLE-Zustand), schaltet der Multiplexer MX2 vom Ausgeben des vorangehenden PTMS- Zustands (Logisch-0-Eingabe) am STMS zum Ausgeben des anliegenden PTMS-Rückwandsignals am STMS um. Da der PTMS eine logische 0 ist, wenn sich die Rückwand im IDLE-Zustand befindet, verharrt der STMS-Ausgang während des Verbindungsprozesses auf einer logischen 0.
Wenn der SBM den seriellen 1149.1-Rückwandbus in den IDLE- Zustand versetzt (Fig. 2), befindet sich das PTMS-Signal in einem Logisch-0-Zustand, während das PTCK-Signal aktiv ist und die Signale PTDI und PTDO auf einen logischen Hochpegelzustand gesperrt sind (T-Zustand der Fig. 12). Wenn während des IDLE- Zustands der SBM ein Auswahlprotokoll eingibt, um einen neuen ASP auszuwählen, wird der momentan selektierte ASP deselektiert und vom Rückwandbus durch ein Steuersignal getrennt, das von der Slavesteuerschaltung des ASP ausgegeben wird. Während des Trennprozesses sind die STDO- und PTDO-Ausgänge über ihre Dreizustands-Puffer 3SB auf einen Logisch-1-Zustand gesperrt, während der MUX weiterhin das STD1-Signal auswählt und in den Eingang des PTDO 3SB eingibt, während der Multiplexer M2 vom Ausgeben eines logischen Niedrigpegels vom PTMS-Rückwandsignal (PTMS ist auf Niedrigpegel, wenn sich der Rückwandbus im IDLE- Zustand befindet) am STMS zum Ausgeben der logischen 0 umschaltet, die am STMS eingegeben wird. Durch Zwingen des MX2 zum Auswählen und Ausgeben der am STMS-Ausgang eingegebenen logischen 0 verharrt der serielle Platinenebene-1149.1-Bus im IDLE-Zustand, nachdem der ASP deselektiert ist. Die Erfindung erlaubt somit dem ASP, den seriellen Platinenebene-1149.1-Bus im IDLE-Zustand zu halten, nachdem er deselektiert worden ist.
Obwohl diese Anmeldung das ASP-Protokoll hinsichtlich des seriellen 1149.1-Norm-Busses beschrieben hat, kann das hier beschriebene ASP-Protokoll mit einem beliebigen anderen seri ellen Bus und Protokoll verwendet werden, wie Fachleute erkennen. Die Erfindung kann mit anderen vorher bestehenden oder neu definierten seriellen Bussen verwendet werden, um ein Verfahren zum seriellen Verbinden einer Slave-Vorrichtung (IC, Platine usw.) mit einem SBM zu schaffen. Zum Beispiel umfaßt ein typischer serieller Bus die folgenden Signaltypen. Ein Steuersignal (wie TMS), das den Normalbetrieb des seriellen Busses regelt. Ein Taktsignal (wie TCK), das den Fluß der seriellen Daten durch die Vorrichtungen am seriellen Bus zeitlich steuert. Ein serielles Dateneingangssignal (wie TDI) zum Eingeben vvn Daten in eine Slave-Vorrichtung. Ein serielles Datenausgangssignal (wie TDO) zum Ausgeben von Daten aus einer Slave-Vorrichtung. Da der Normalbetrieb des seriellen Busses durch ein Steuersignal (wie TMS) geregelt wird, vermeidet das für den ASP entwickelte. Protokoll die Verwendung dieses Signals zum Selektieren oder Deselektieren der Slave- Vorrichtungen. Durch Entwerfen des ASP-Protokolls derart, daß es von einem bestimmten Steuersignal des seriellen Busses unabhängig ist, erfordert das Einsetzen der Erfindung in bestehende serielle Busse nicht das Modifizieren des normalen Betriebsmodus des seriellen Busses.
Die ASP-Schaltung kann als ein verpackter IC für das Einsetzen auf einer gedruckten Schaltungsplatine existieren, als unverpackter Baustein für das Einsetzen auf einem Multi-Chip-Modul- Substrat, als Teilschaltung innerhalb einer integrierten Schaltung, oder als eine eingebettete Schaltung in einem Multi-Chip-Modul-Halbleitersubstrat. Andere alternative Implementierungen sind möglich und werden als innerhalb des Umfangs dieser Anmeldung und ihrer Ansprüche liegend betrachtet.
Obwohl die Beschreibung der Erfindung hier die ASP-Schaltung als eine auf einer Platine montierte Vorrichtung darstellt, die so betrieben werden kann, daß sie selektiv serielle 1149.1-Bus-Signale auf Rückwandebene in serielle 1149.1-Bus- Signale auf Platinenebene umsetzt, kann die ASP-Schaltung auf einer beliebigen Ebene der elektronischen Einrichtung verwen det werden, um eine seriell adressierbare Schnittstelle zwischen einem SBM und den Slave-Vorrichtungen an einem seriellen Bus zu schaffen. Zum Beispiel könnte in Fig. 6 die ASP-Schaltung als eine Schaltung betrachtet werden, die eine Schnittstelle schafft zwischen dem SBM und: (1) mehreren Teilschaltungen (1-n), die mit einem gemeinsamen seriellen Bus innerhalb eines IC vebunden sind, (2) mehreren ICs (1-n), die mit einem gemeinsamen seriellen Bus auf einem Multi-Chip-Modul verbunden sind, (3) mehreren ICs (1-n), die mit einem gemeinsamen seriellen Bus auf einer Platine verbunden sind, (4) mehreren Platinen (1-n), die mit einem gemeinsamen seriellen Bus auf einer Rückwand verbunden sind, (S) mehreren Rückwänden, die mit einem gemeinsamen seriellen Bus in einem Untersystem verbunden sind, (6) mehreren Untersystemen (1-n), die mit einem gemeinsamen seriellen Bus in einem System verbunden sind, oder (7) mehreren Systemen (1-n), die mit einem gemeinsamen seriellen Bus-Netz verbunden sind. Diese und andere Anwendungen werden ebenfalls als innerhalb des Umfangs dieser Anmeldung liegend betrachtet.
Die Fig. 19 zeigt eine alternative bevorzugte Ausführungsform der Erfindung in einer Schaltung 13 mit drei separaten Sekundäranschlüssen, die jeweils mittels separat adressierbarer ASP-Schaltungen ASP-1, ASP-2 und ASP-3 mit den Primäranschlüssen verbunden sind. In einigen Platinenentwürfen kann der serielle 1149.1-Bus in separate Abtastpfade unterteilt sein. Um jeden Abtastpfad einzeln zu selektieren und vom 1149.1- Rückwandbus über den Primäranschluß auf diesen zuzugreifen, werden separate ASPs benötigt. Um jedoch die Anzahl der ASP- Schaltungen auf einer Platine zu reduzieren, können mehrere ASP-Schaltungen in einen IC gepackt werden, wie in Fig. 19 gezeigt ist. Jede ASP-Schaltung ASP-1, ASP-2, ASP-3 besitzt ihre eigene eindeutige Adresse (01, 10, 11) und eine gemeinsame Verbindung zum Primäranschluß, so daß genau sie ausgewählt und freigegeben werden kann, um dem 1149.1-Rückwandbus zu ermöglichen, über den entsprechenden Sekundäranschluß (SP1- SP3 in der Figur) auf den gewünschten Platinenebene-Abtastpfad zuzugreifen. Um die IC-Gehäusegröße zu reduzieren, können die individuellen ASP-Adressen innerhalb des IC hartverdrahtet sein oder können unter Verwendung von Schmelzverbindungen, RAM, ROM oder einer anderen programmierbaren Logik in der Vorrichtung programmiert sein, wodurch der Bedarf an IC- Gehäusestiften für die ASP-Adressen beseitigt wird.
Die Fig. 20 zeigt einen anwenderspezifischen IC oder ASIC 35, der einen eingebauten ASP, einen Adreßeingang und einen internen seriellen Testbus besitzt, der mit verschiedenen großen Anwendungslogikblöcken 37 verbunden ist, die jeweils einen separaten TAP-Testanschluß 39 besitzen. Diese Figur demonstriert, daß für hochdichte VLSI-ICs oder Multi-Chip-Module der ASP der Erfindung verwendet werden kann, um einen effizienten Zugriff auch auf diese internen Abtastpfade zu schaffen.

Claims

1. System mit einer Master-Vorrichtung (SBM) und mehreren Slave-Vorrichtungen (11), die durch einen Kommunikationsbus (TDI, TDO, TMS, TCK) verbunden sind;

wobei jede Slave-Vorrichtung (11) eine adressierbare Port- Schaltung (ASP) enthält, die so betreibbar ist, daß sie den Kommunikationsbus mit einem Bus der Slave-Vorrichtung, der das gleiche Busprotokoll wie der Kommunikationsbus verwendet, verbindet oder den Kommunikationsbus von diesem Bus der Slave- Vorrichtung trennt;

wobei jede adressierbare Port-Schaltung (ASP) enthält: einen primären Port (PTDI, PTDO, PTMS, PTCK), an den der Kommunikationsbus angeschlossen ist; einen sekundären Port (STD1, STDO, STMS, STCK), an den der Bus der Slave-Vorrichtung angeschlossen ist; eine Verbindungsvorrichtung (MX1, MX2, 3SB), die an den primären Port und an den sekundären Port angeschlossen ist und so betreibbar ist, daß sie den Kommunikationsbus als Antwort auf ein Steuersignal mit dem Bus der Slave-Vorrichtung verbindet oder von diesem trennt; und eine Steuerschaltungsanordnung zum Erzeugen des Steuersignals als Antwort auf eine von der Master-Vorrichtung ausgegebene Wählsequenz;

wobei die Master-Vorrichtung (SBM) dann, wenn der Kommunikationsbus nicht für die normale Kommunikation gemäß dem Busprotokoll (IDLE, RESET) verwendet wird, auf den Kommunikationsbus unter Verwendung eines vom normalen Kommunikationsprotokoll verschiedenen Protokolls eine Wählsequenz senden kann, um die logische Adresse einer als nächstes zu wählenden Slave-Vorrichtung (11) zu spezifizieren; und

die Steuerschaltungsanordnung in jeder Slave-Vorrichtung (11) so beschaffen ist, daß sie prüft, ob eine von der Master- Vorrichtung (SBM) ausgegebene Adresse der logischen Adresse dieser Slave-Vorrichtung entspricht; wobei die Steuerschaltungsanordnung so beschaffen ist, daß sie, wenn diese Adresse nicht der logischen Adresse entspricht, an die Verbindungseinrichtung eine Nachricht sendet, um den Bus dieser Slave-Vorrichtung vom Kommunikationsbus zu trennen; und wobei die Schaltungsanordnung so beschaffen, daß sie dann, wenn diese Adresse der logischen Adresse entspricht, an die Verbindungseinrichtung eine Nachricht sendet, um den Bus dieser Slave- Vorrichtung mit dem Kommunikationsbus in der Weise zu verbinden, daß sie von dem System als ein einzelner Kommunikationsbus wahrgenommen werden.

2. System nach Anspruch 1, wobei der Kommunikationsbus ein serieller Kommunikationsbus ist.

3. System nach Anspruch 2, wobei der Kommunikationsbus ein Testbus auf einer Rückwandplatine ist.

4. Verfahren zum Betreiben eines Systems, das eine Master- Vorrichtung (SBM) und mehrere Slave-Vorrichtungen (11), die über einen Kommunikationsbus (TDI, TDO, TMS, TCK) verbunden sind, enthält, wobei jede Slave-Vorrichtung (11) eine adressierbare Port-Schaltung (ASP) enthält, die so betreibbar ist, daß sie den Kommunikationsbus mit einem entsprechenden Slave- Bus jeder Slave-Vorrichtung, der das gleiche Busprotokoll wie der Kommunikationsbus verwendet, verbindet oder den Kommunikationsbus von diesem entsprechenden Slave-Bus jeder Slave- Vorrichtung trennt;

wobei jede adressierbare Port-Schaltung (ASP) enthält:

einen primären Port (PTDI, PTDO, PTMS, PTCK), an den der Kommunikationsbus angeschlossen ist; einen sekundären Port (STD1, STDO, STMS; STCK), an den der Bus der Slave-Vorrichtung angeschlossen ist; eine Verbindungsvorrichtung (MX1, MX2, 3SB), die an den primären Port und an den sekundären Port angeschlossen ist und so betreibbar ist, daß sie den Kommunikationsbus als Antwort auf ein Steuersignal mit dem Bus der Slave-Vorrichtung verbindet oder von diesem Bus der Slave- Vorrichtung trennt; und eine Steuerschaltungsanordnung zum Erzeugen des Steuersignals als Antwort auf eine von der Master-Vorrichtung ausgegebene Wählsequenz;

mit den folgenden Schritten:

wenn der Kommunikationsbus für die normale Kommunikation gemäß dem Busprotokoll (IDLE, RESET) nicht verwendet wird, Aussenden einer Wählsequenz, die die logische Adresse einer als nächstes zu wählenden Slave-Vorrichtung (11) spezifiziert, von der Master-Vorrichtung (SBM) auf den Kommunikationsbus unter Verwendung eines vom normalen Kommunikationsprotokoll verschiedenen Protokolls; und

Prüfen, ob die durch die Master-Vorrichtung (SBM) entsprechende Adresse der logischen Adresse der Slave-Vorrichtung entspricht, durch die Steuerschaltungsanordnung in jeder Salve-Vorrichtung (11); in irgendeiner Slave-Vorrichtung deren Adresse nicht der spezifizierten Adresse entspricht, Senden einer Nachricht zum Trennen des Busses der Slave-Vorrichtung vom Kommunikationsbus durch die Steuervorrichtung; und in irgendeiner Slave-Vorrichtung, deren Adresse der spezifizierten Adresse entspricht, Senden einer Nachricht zum Verbinden des Busses dieser Slave-Vorrichtung mit dem Kommunikationsbus durch die Steuervorrichtung in der Weise, daß sie vom System als ein einzelner Kommunikationsbus wahrgenommen werden.

5. Verfahren nach Anspruch 4, wobei der Kommunikationsbus ein serieller Kommunikationsbus ist.

6. Verfahren nach Anspruch 5, wobei der Kommunikationsbus ein Testbus auf einer Rückwandplatine ist.