JPH0783997A - 半導体素子用バーイン装置 - Google Patents

半導体素子用バーイン装置

Info

Publication number
JPH0783997A
JPH0783997A JP5231224A JP23122493A JPH0783997A JP H0783997 A JPH0783997 A JP H0783997A JP 5231224 A JP5231224 A JP 5231224A JP 23122493 A JP23122493 A JP 23122493A JP H0783997 A JPH0783997 A JP H0783997A
Authority
JP
Japan
Prior art keywords
product
socket
wiring board
tab
tab product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5231224A
Other languages
English (en)
Other versions
JP3038284B2 (ja
Inventor
Shinobu Wada
しのぶ 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP5231224A priority Critical patent/JP3038284B2/ja
Priority to US08/306,311 priority patent/US5502398A/en
Priority to EP94114565A priority patent/EP0644579A3/en
Priority to KR1019940023591A priority patent/KR0161360B1/ko
Publication of JPH0783997A publication Critical patent/JPH0783997A/ja
Application granted granted Critical
Publication of JP3038284B2 publication Critical patent/JP3038284B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0475Sockets for IC's or transistors for TAB IC's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 TAB製品のバーイン工程を長尺状で行うの
を可能とし自動化に適し、かつ汎用性をもった半導体素
子用バーイン装置を提供する点。 【構成】 本発明に係る半導体素子用バーイン装置は、
主として配線基板とソケットの改良にある。即ち、外部
の電源などからの電源、グランド、信号ライン供給用の
配線基板を、導電性配線パターンを形成した柔軟性のあ
テープ状配線基板として、この配線基板とTAB製品
を並列に設置固定すると共に、両者を接続する。2組の
接触ピン部分と2枚の蓋部を備えるソケットに、TAB
製品と共にセットしこれらを恒温槽に収納することによ
り長尺状のTAB製品を切断せずにバーイン工程が行え
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子用のいわゆ
るバーイン(Burn−In)装置に係わり、特にTA
B製品の通電状態における環境試験(以下バーンイン工
程と記載する)に好適するものである。
【0002】
【従来の技術】従来TAB製品のバーイン工程を行うに
は、図1の斜視図に明らかにするように板状の配線基板
1に、固定したソケットを介して外部から電源、グラン
ド、信号ラインを入力しながら行う方法が採られてい
る。即ち板状の配線基板1に設ける導電性配線パターン
2は、コネクタ3を介して外部電源などから電源、グラ
ンド、信号ラインを入力可能にする。更にTAB製品は
単体製品毎にソケット4を配置して導電性パターン2と
電気的に接続して、外部電源などから電源、グランド、
信号を入力可能にする。この時TAB製品は配線基板1
の長さに合わせ、短尺状に切断して使用する。
【0003】
【発明が解決しようとする課題】TAB製品はリール毎
の長尺状の状態で各工程を行うことで自動化が容易にな
るなどの利点があるが、バーンイン工程ではこれを単体
や短尺状に切断するために以下の問題が生ずる。
【0004】イ.TAB製品の切断/継ぎ編集作業時の
曲げ延ばし及び製品への作業者、治具の度々の接触によ
り、テープやテープ上のリードパターンの変形、静電気
などが発生し製品の物理的あるいは電気的破壊や信頼性
の低下などを起こす。
【0005】ロ.単体製品間の距離が短いパターンでは
切断/継ぎ編集を行う際に切断回数分の製品をつぶすの
で、製品の歩留まりを低下させる。
【0006】ハ.切断作業や継ぎ編集は自動化し難く、
作業時間や人手がかかる。
【0007】ニ.個別の製品パターンに合わせた専用ソ
ケットを配線基板に固定するために、テープ幅や汎用性
に欠ける。
【0008】本発明はこのような事情により成されたも
ので、特に長尺状のTAB製品に対応しかつ、自動化に
適した汎用性のある半導体素子用バーイン装置を提供す
る。
【0009】
【課題を解決するための手段】導電性配線パターンを備
える柔軟性のあるテープ状配線基板と,TAB製品と,
前記テープ状配線基板とTAB製品を同一面上に並列に
配置固定すると共に両者を電気的に接続するソケット
と,前記テープ状配線基板、TAB製品基板及びソケッ
トを一括して収容する部材とに本発明に係わる半導体素
子用バーイン装置の特徴がある。
【0010】また前記各部品を一括して収納する恒温槽
を備える点にも特徴がある。
【0011】
【作用】本発明に係わる半導体素子用バーイン装置の特
徴は、主として配線基板とソケットの改良にある。即
ち、配線パターンを形成した柔軟性のあるテープ状配線
基板とTAB製品をソケットにより同一面上に並列に配
置固定し、バーンイン用の電源、グランド、信号ライン
は、外部から配線基板及びソケットを介してTAB製品
に供給される。ソケットは1製品毎に独立しており、着
脱自在とする。
【0012】このような配線パターンを形成した柔軟性
のあるテープ状配線基板とTAB製品及びソケットを例
えば支持棒などの一括して設置する部材を介して恒温槽
に収納することで、長尺状のTAB製品を切断せずに恒
温槽内で電気的エージングにかけられる装置である。
【0013】
【実施例】本発明に係わる実施例を図2乃至図9により
説明する。図2は、配線パターンを形成した柔軟性のあ
るテープ状の配線基板とTAB製品をソケットにより同
一面上に並列に配置固定すると共に電気的に接続し、更
に例えば支持棒即ち一括して収容する部材により巻取っ
た状態で恒温槽に収納した状態を示す図である。
【0014】図3はTAB製品の構成図、図4は配線パ
ターンを形成した柔軟性のあるテープ状配線基板の上面
図である。図5はソケットに配線基板及びTAB製品を
設置する部分にピンは位置を示す上面図、図6はソケッ
トの断面図、図7はソケット内部または裏面に設ける配
線基板上の、配線基板とTAB製品を電気的に接続する
配線パターン例、図8はソケットに配線基板とTAB製
品を設置固定し、両者を電気的に接続した状態を明らか
にする斜視図であり、図9は他の実施例である。
【0015】図4に示す例えばポリイミド樹脂などで構
成する柔軟性のある配線基板15は、多層フレキシブル
基板を加工したものであり、外部からの電源、グラン
ド、信号ライン供給するための配線パターン16を形成
する。
【0016】図5から図7はソケット17の電気的導通
部分の構造図である。図6に明らかなようにソケット1
7は本体部分18と2枚の蓋部19で構成し、両者の接
触部分に設置するバネ付き支点20に対して開閉自在と
する。蓋部の両端には自動化に適した開閉の容易な爪型
の蓋押さえ機構21を設置する。更に本体部18には図
6に示すようにTAB製品(図3参照)のアウターリー
ド11に接触し、電気的に導通するピン24−a、及び
図4に示す配線基板の配線パターン16に接触し電気的
に導通するピン24−bを立てる。図5はこのピンの配
置を上面から見た図である。
【0017】本体部18の内部あるいは裏面には図7に
示す配線用基板23を設け、配線パターン22によりT
AB製品に接触するピン24−aと配線基板に接触する
ピン24−bは電気的に接続される。
【0018】ソケット17により導電性配線パターンを
形成した柔軟性のあるテープ状配線基板とTAB製品を
同一面上に並列に配置固定すると共に両者を電気的に接
続した状態を図8の斜視図により明らかにする。
【0019】ソケット17の蓋部19を開けて、本体部
18に立てられた導電性のピン24−aには、TAB製
品のアウターリード11を、導電性のピン24−bに
は、配線基板の導電性配線パターン16を接触させて、
並列に配置し蓋部を閉じて固定する。
【0020】この時TAB製品のアウターリード11と
配線基板上の外部からの電源、グランド、信号ラインを
入力するための配線パターン16とはソケット17の内
部、あるいは裏面に設けた配線用基板23上の、配線パ
ターン22により電気的に接続されると同時にTAB製
品とテープ状の配線基板は平行して設置固定される。こ
のような状態にセット後、図2に示すように例えば支持
棒即ち一括して収容する部材26により巻き取った状態
で恒温槽27に収納して、任意の温度で通電状態による
環境試験即ちバーイン工程を行う。なお外部電源などか
らの電源、グランド、信号ライン供給用コネクター28
は恒温槽27外の適当な位置で接続する。支持棒26へ
の巻取りに際しては、TAB製品と配線基板を同一面上
に、平行に渦巻状に収容するので、長尺状のTAB製品
を一括して巻取ることができる。
【0021】図8に明らかなように必要に応じてソケッ
トの本体部18の裏面に例えばステンレスなどで加工し
た非導電性のスペーサ25を設置するが、これは巻取り
時物理的、電気的な保護材としての役割をする。
【0022】図9に示す本発明の第2実施例は恒温槽2
7外に自動着脱装置を設置する。即ち、予めソケットを
装着し巻取られているテープ状の配線基板30を引出し
ながら、ソケット17の蓋部19のTAB製品側を装置
29部分で開き、装置32部分でリール31から引出し
たTAB製品10を配線基板と平行に配置し蓋を閉じ固
定する。次に恒温槽27内の治具例えば支持棒33、3
4などでこれらを支えて、恒温槽27内に収納し、バー
イン工程を行う。
【0023】この例ではソケット、TAB製品、配線基
板更に使用していればスペサーなどの重さが分散される
ので、製品の外からの応力がかからず製品の信頼性が向
上する。更にその収納形状からバーイン工程の自動化が
しやすいだけでなく、恒温槽27内での熱効率の向上、
均一な温度分布が得られる。
【0024】更に恒温槽27のサイズに応じ長尺状のT
AB製品を一度に収納することができる。
【0025】
【発明の効果】本発明に係わる半導体素子用バーイン装
置は、TAB製品を長尺状でバーイン工程を行うことが
可能になるので以下の利点が得られる。
【0026】1.TAB製品の切断・継ぎ編集などの作
業がなくなるので、製品の変形、静電破壊などが起きに
くくきなり製品の信頼性が向上する。
【0027】2.TAB製品の切断・継ぎ編集などをな
くすことで、物理的要因による製品の無駄がでず歩留ま
りが向上する。
【0028】3.リール状態でバーイン工程が行えるの
で、ソケット着脱、恒温槽への収納/取出しなどの自動
化が可能となる。
【0029】4.TAB製品のテープ幅、製品パターン
に対してソケットの交換により、配線基板に汎用性を持
たせられる。
【図面の簡単な説明】
【図1】従来のタブ製品用バーンイン装置の概略を示す
図である。
【図2】本発明の実施例に係わるバーンイン装置の要部
を示す図である。
【図3】本発明の実施例に係わるバーンイン装置のソケ
ットの構造を示す図である。
【図4】導電性配線パターンを形成した柔軟性のあるテ
ープ状配線基板を示す図である。
【図5】本発明におけるソケットの、配線基板及びTA
B製品を設置する部分のピン配置を示す上面図である。
テープ状配線基板
【図6】本発明におけるソケットの断面図である。
【図7】本発明におけるソケットの、内部あるいは裏面
に設けた配線用基板を示す図である。
【図8】本発明におけるソケットに、テープ状配線基板
とTAB製品を設置固定し、両者を電気的に接続した状
態を示す斜視図である。
【図9】本発明の他の実施例を示す図である。
【符号の説明】
1:板状の配線基板、 2、16:導電性配線パターン、 3、28:コネクター、 4:従来のソケット、 5、10:TAB製品、 11:TAB製品のアウターリード、 12:半導体チップ、 15:柔軟性のあるテープ状配線基板、 17:本発明に使用するソケット、 18:ソケット本体部、 19:ソケット蓋部、 20:バネ付きの支点、 21:開閉の容易な爪型の蓋押さえ機構、 22:配線基板とTAB製品を電気的に接続するための
配線パターン、 23:ソケット内部あるいは裏面に設けられた配線用基
板、 24−a:(TAB製品のアウターリードに接触させ
る)ソケットのピン、 24−b:(配線基板の配線パターンに接触させる)ソ
ケットのピン、 25:非導電性スペーサー、 26、33、34:支持棒、 27:恒温槽、 29、32:ソケット自動脱着装置、 30:予めソケットを装着した配線基板(使用している
場合はスペーサを含む)をリール状に巻取ったもの、 31:リール状のTAB製品。
【手続補正書】
【提出日】平成5年11月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】従来TAB製品のバーイン工程を行うに
は、図1の斜視図に明らかにするように板状の配線基板
1に、固定したソケットを介して外部から電源、グラン
ド、信号ラインを入力しながら行う方法が採られてい
る。即ち板状の配線基板1に設ける導電性配線パターン
2は、コネクタ3を介して外部電源などから電源、グラ
ンド、信号ラインを入力する。更にTAB製品は単体製
品毎にソケット4を配置して導電性パターン2と電気的
に接続して、外部電源などから電源、グランド、信号を
入力可能にする。この時TAB製品には配線1の長さに
合わせ、短尺状に切断して工程を行う
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】ニ.個別の製品パターンに合わせた専用ソ
ケットを配線基板に固定するために、テープ幅やパター
ンに対する汎用性に欠ける。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】図3はTAB製品の構成図、図4は配線パ
ターンを形成した柔軟性のあるテープ状配線基板の上面
図である。図5はソケット配線基板及びTAB製品を
設置する部分にピン置を示す上面図、図6はソケット
の断面図、図7はソケット内部または裏面に設ける配線
基板上の、配線基板とTAB製品を電気的に接続する
配線パターン例、図8はソケットに配線基板とTAB製
品を設置固定し、両者を電気的に接続した状態を明らか
にする斜視図であり、図9は他の実施例である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】図8に明らかなように必要に応じてソケッ
トの本体部18の裏面に例えばステンレスなどで加工し
た非導電性のスペーサ25を設置するが、これは巻取り
物理的・電気的な保護材としての役割をする。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正内容】
【0023】この例ではソケット、TAB製品、配線基
板更に使用していればスペーサなどの重さが分散される
ので、製品外からの応力がかからず製品の信頼性が向
上する。更にその収納形状からバーイン工程の自動化が
しやすいだけでなく、恒高槽27内での熱効率の向上、
均一な温度分布が得られる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】従来のTAB製品の構成図である
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】本発明におけるソケットの、テープ状配線基板
及びTAB製品を設置する部分のピン配置を示す上面図
である

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 導電性配線パターンを備える柔軟性のあ
    るテープ状配線基板と,TAB製品と,前記テープ状配
    線基板とTAB製品を同一面上に並列に配置固定すると
    共に両者を電気的に接続するソケットと,前記テープ状
    配線基板、TAB製品基板及びソケットを一括して収容
    する部材とを具備することを特徴とする半導体素子用バ
    ーイン装置。
  2. 【請求項2】 前記各部品を一括して収納する恒温槽を
    備えることを特徴とする半導体素子用バーイン装置。
JP5231224A 1993-09-17 1993-09-17 半導体素子用バーイン装置 Expired - Fee Related JP3038284B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5231224A JP3038284B2 (ja) 1993-09-17 1993-09-17 半導体素子用バーイン装置
US08/306,311 US5502398A (en) 1993-09-17 1994-09-15 Semiconductor device burn-in apparatus
EP94114565A EP0644579A3 (en) 1993-09-17 1994-09-15 Annealing apparatus for semiconductor devices.
KR1019940023591A KR0161360B1 (ko) 1993-09-17 1994-09-16 반도체 소자용 번인장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5231224A JP3038284B2 (ja) 1993-09-17 1993-09-17 半導体素子用バーイン装置

Publications (2)

Publication Number Publication Date
JPH0783997A true JPH0783997A (ja) 1995-03-31
JP3038284B2 JP3038284B2 (ja) 2000-05-08

Family

ID=16920268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5231224A Expired - Fee Related JP3038284B2 (ja) 1993-09-17 1993-09-17 半導体素子用バーイン装置

Country Status (4)

Country Link
US (1) US5502398A (ja)
EP (1) EP0644579A3 (ja)
JP (1) JP3038284B2 (ja)
KR (1) KR0161360B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560849A (en) * 1967-08-15 1971-02-02 Aai Corp Liquid temperature controlled test chamber and transport apparatus for electrical circuit assemblies
US3761808A (en) * 1970-07-08 1973-09-25 Aai Corp Testing arrangement
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
JPS61185949A (ja) * 1985-02-13 1986-08-19 Sharp Corp フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法
US4745354A (en) * 1985-05-20 1988-05-17 Fts Systems, Inc. Apparatus and methods for effecting a burn-in procedure on semiconductor devices
US4779047A (en) * 1986-06-23 1988-10-18 Vtc Incorporated Burn-in apparatus for integrated circuits mounted on a carrier tape
JPH0245949A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体素子の通電試験方法
JPH02266275A (ja) * 1989-04-06 1990-10-31 Mitsubishi Electric Corp 半導体装置の検査方法およびそれに用いられるテープペア
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
JP2834799B2 (ja) * 1989-11-10 1998-12-14 タバイエスペック株式会社 タブパッケージのバーンインテスト用治具
JPH04127550A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd Tab形半導体集積回路装置のエージング方法およびそれに用いるエージング用フィルム
JPH04130279A (ja) * 1990-09-21 1992-05-01 Toshiba Corp 半導体用環境試験装置
JPH0519013A (ja) * 1991-07-11 1993-01-26 Dainameeshiyon Kk バーイン方法およびその装置
JPH05160221A (ja) * 1991-12-10 1993-06-25 Mitsubishi Electric Corp Tabテープ及びバーンイン用信号印加装置

Also Published As

Publication number Publication date
JP3038284B2 (ja) 2000-05-08
EP0644579A2 (en) 1995-03-22
KR0161360B1 (ko) 1999-02-01
US5502398A (en) 1996-03-26
KR950010010A (ko) 1995-04-26
EP0644579A3 (en) 1996-03-06

Similar Documents

Publication Publication Date Title
JP2746763B2 (ja) バーンイン装置およびこれを用いるバーンイン方法
US4792532A (en) Semiconductor device and process for producing the same, and tape carrier used in said process
US4977441A (en) Semiconductor device and tape carrier
US5578919A (en) Method of testing semiconductor device and test apparatus for the same
JPH0587873A (ja) 集積回路チツプのバーンイン選別方法および装置
JPH0783997A (ja) 半導体素子用バーイン装置
US5700979A (en) Flexible strip cable with extension for testing
KR101729068B1 (ko) 커넥터 지그
JPH0529418A (ja) 半導体装置のバーイン方法及びそれに用いるバーインボード
JP2922324B2 (ja) タブパッケージの螺旋形装着用ソケット及び装置
JPH03102848A (ja) 半導体装置のエージング方法
KR102436670B1 (ko) 제품 모델에 따라 교체와 선택적인 테스트가 가능한 어댑터 장치를 구비하는 검사시스템
JP4774091B2 (ja) 電源タワーを具えた多層バーンイン基板構造
JPH08105934A (ja) Icのバーンイン装置
JP4906747B2 (ja) 信頼性試験に用いられるテストボード及び信頼性試験方法
JP2834799B2 (ja) タブパッケージのバーンインテスト用治具
JP2929324B2 (ja) タブパッケージの螺旋形装着装置
JP2002340973A (ja) 電子部品の検査装置
JPH05160221A (ja) Tabテープ及びバーンイン用信号印加装置
JP2922323B2 (ja) タブパッケージ装着用ソケット装置
JPH0232613Y2 (ja)
JPH1082823A (ja) テープキャリア型半導体装置のバーンイン方法およびバーンイン装置
JP2001074814A (ja) 回路基板検査装置
JP3237166B2 (ja) 半導体装置の検査方法
JP2536481B2 (ja) Icのバ―ンイン・テスト装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees