JPH077787B2 - 半導体素子検査装置及びその製法 - Google Patents

半導体素子検査装置及びその製法

Info

Publication number
JPH077787B2
JPH077787B2 JP26754686A JP26754686A JPH077787B2 JP H077787 B2 JPH077787 B2 JP H077787B2 JP 26754686 A JP26754686 A JP 26754686A JP 26754686 A JP26754686 A JP 26754686A JP H077787 B2 JPH077787 B2 JP H077787B2
Authority
JP
Japan
Prior art keywords
probe
semiconductor element
substrate
inspection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26754686A
Other languages
English (en)
Other versions
JPS63122140A (ja
Inventor
進 春日部
稔 田中
和夫 廣田
中 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26754686A priority Critical patent/JPH077787B2/ja
Publication of JPS63122140A publication Critical patent/JPS63122140A/ja
Publication of JPH077787B2 publication Critical patent/JPH077787B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、はんだ接続用端子を有する半導体素子の特性
を検査する装置に関するものである。
〔従来の技術〕
半導体素子の検査には、第8図に示したような半導体素
子を形成したウェハ1の個々のチップ状の半導体素子2
の表面の縁に、蒸着、スパッタあるいはめっき等により
形成した電極3を使用して第2図,第3図に示すように
プローブカード4からななめに出たタングステン針など
のプローブ5を、該プローブ5のたわみを利用した接触
圧により前記電極3をこすって接触をとり、その電気特
性を検査する方法が用いられている。
半導体素子の高密度化が進み、第4図に示したようには
んだ溶融接続に供するはんだボール6をその電極上に有
する半導体素子を形成したチップ2を、はんだ溶融によ
って第5図に示すようにセラミック多層基板などの配線
基板7の表面の電極8と半導体素子2の電極上のはんだ
ボール6で接続する方法は、高密度実装,歩留りの高い
一括接続に適することから、その応用が拡大している。
半導体素子の高密度化が進み、高速信号による動作試験
が必要となった場合のはんだボール6をその電極上に有
する前記半導体素子2の特性検査を可能とする検査方法
及び検査装置として、廣田らにより、特開昭58−73129
に記載のように、第6図,第7図に示したごとく、信号
用導体配線9を電源導体層10をレファレンス層とした一
定の特性インピーダンスをもつラインとして形成した多
層基板からなるプローブカード11の表面に、上記半導体
素子2の電極に対応する位置にニッケツメッキを施した
タングステンなどにより形成した突起電極12を形成し、
上記多層基板11を、その突起電極12を形成し、上記多層
基板11を、その突起電極12を有する面とは逆の面の熱源
13から加熱し、上記突起電極12を上記はんだボール6に
押しあて、はんだの溶融により導通をとり、信号の授受
を行ない、半導体素子の検査を行なった後、再度上記多
層基板11を加熱し、はんだを溶かして突起電極12を引き
はなすことにより行なう半導体素子検査方法および装置
が提案されている。
〔発明が解決しようとする問題点〕
第2図,第3図に示した従来のプローブカードの検査方
法では、プローブ5の形状から、そこでの集中インダク
タンスが大きく、高速信号での検査に限界がある。すな
わち、プローブカード上での信号線の特性インピーダン
スをR,プローブの集中インダクタンスをLとすると、時
定数はL/Rとなり、R=50Ω,L=50nHの場合で1nSで、こ
の程度の高速信号を扱うと波形がなまり正確な検査がで
きない。加えて、ある程度の接触圧を得るため、プロー
ブのたわみによるバネ性を利用しているため、プローブ
長を10mm以上にする必要があり、裸プローブによるイン
ピーダンスの不整合,高速信号の反射,クロストーク等
のため波形が乱れる欠点がある。したがって、通常は直
流的な特性検査に限られている。また、上記のプロービ
ング方式では、プローブの空間的な配置に限界があり、
半導体素子の電極の高密度化,総数の増大に対応できな
くなっている。
一方、第6図,第7図に示した、はんだ溶融により半導
体素子電極と突起電極間の導通をとって信号線を一定の
特定インピーダンスをもつラインに形成した多層基板か
らなるプローブカードで第4図のような半導体素子を検
査する方法では、高速電気特性を検査することは可能で
あるが、半導体素子の電極上のはんだボールを溶融させ
る必要があるため、半導体素子に熱ストレスを与え、ま
た、作業性が悪く検査時間が長くなる欠点がある。
上記第4図のような半導体素子の検査を行なうために
は、短時間で半導体素子にストレスを与えることが少な
く、100〜500μmピッチの高密度で10mm2に数百本以上
の多数本の電極に対応でき、高速電気特性が測定可能な
検査方法および装置が必要である。
本発明は、上記半導体素子を効率よく高信頼度で検査す
る装置を提供するものである。
〔問題点を解決するための手段〕
本発明は、はんだ溶融接続のためのはんだボールを電極
上に形成した半導体素子を検査するに当り、上記電極に
対応する位置にスルーホールを設けたプローブ固定基板
にプローブを挿入して固定し、該プローブ固定基板を、
上記プローブの対応する同一の位置に電極を有する多層
基板にはさんだ等により溶融接続し、該多層基板に一定
の特性インピーダンスをもつラインに形成した信号線に
より、同軸コネクタらにより接続された検査回路につな
がった検査装置を提案した。また、確実はんだボールと
の接触をとるため、プローブとしてタングステン線を電
解研摩して、その先端部をとがらせた形状もしくは曲面
をもった形状、もしくはプローブがその先端部をとがら
せた形状の一部に凹凸をもった形状にしたプローブを採
用した。
前記プローブを作成するに当り、該プローブ固定基板に
プローブを挿入してはんだ等により溶融接続後、該プロ
ーブの全数を共通の正極として、一括して電解研摩を行
ない、電解研摩の液面を利用してプローブの長さおよび
平面性を一定にする製法を用いた。
〔作用〕
本構成の半導体素子装置では、プローブをタングステン
線の先端部をとがらせた形状にすることにより、はんだ
ボールの表面の接触不良原因となる酸化物を容易に突き
破り、はんだ材料と良好な接触が可能となる。また、プ
ローブの先端部をとがらせた形状の一部に凹凸部をもた
せることにより、はんだバンプへ圧入されたプローブ
が、塑性変形するはんだ材料中で抜けにくくなり、電気
特性を測定中に振動あるいは熱膨張らの要因で接触不良
となることを防止するのに役立ち、高信頼性の接触を保
つことが可能となる。なお、はんだボールにプローブを
挿入しておこなう上記の検査方法において、はんだボー
ルの内部歪によりある程度の単性を有するため、プロー
ブにバネ性がなくても良好な接触が可能となる。
信号用導体配線を電源導体層をレファレンス層とした一
定の特性インピーダンスをもつラインとして形成した多
層基板の半導体素子のはんだボール位置に対応した位置
に形成した電極に、数mm以下の長さにした上記プローブ
を接続することにより、高速信号が乱れることを防止す
ることができる。
上記の働きにより、100〜500μmピッチの高密度,10mm2
に数百以上の超多ピンでnS程度の高速信号による動作試
験が可能な、はんだボールを被接触材料としたプローピ
ングヘッドが可能で、短時間で効率よく高信頼性で検査
可能な半導体素子検査が可能となる。
〔実施例〕
はんだ溶融接続のためのはんだボールを電極上に形成し
た半導体素子の該電極に対応する位置にプローブ固定基
板に固定した先端形状を適宜に成形したプローブを、イ
ンピーダンスを整合させた各層基板に接続した構成によ
り、高密度,超多ピン,高速電気特性を測定可能な半導
体素子検査装置の一例を以下、図面にしたがって説明す
る。
第1図及び第9図は、本発明の主要構成部分を断面図で
示したものである。14はその内部に信号配線,電源層を
有する第9図に示したようなパターン間隔拡大用の多層
配線基板、つまり、プローブ固定用のアルミナ基板16側
の信号配線9それぞれの間隔を、ガラスエポキシ多層基
板17側では、広くなるような配線構造となっている。そ
の多層配線基板14は、通常アルミナセラミックスで作ら
れる。15は、この多層配線基板の下面の電極にはんだ溶
融接続されて直角に突き出たタングステン線からなるプ
ローブで、多層配線基板の内部の信号配線9や電源層10
と接続されている。ここで、信号配線9は電源層10をレ
ファレンス層としたストリップ線路又はマイクロストリ
ップ線路となっており、一定の特性インピーダンスを有
している。
プローブ15としては、タングステン線を用い、その被接
触材である半導体素子2の電極上に形成されたはんだボ
ール6と良好な接触を得るため、はんだボール6の表面
酸化物を突き破ることが可能なようにタングステン線の
先端部分を、10%のNaOH液中でタングステン線を正極と
して、白金線らを負極として、適当な電圧を印加するこ
とにより電解研摩して、第10図(a),(b)に示した
ようにタングステンプローブ15の先端部をとがらせた形
状もしくは曲面をもった形状とする。
前記の多層基板14とタングステンプローブ15との接続
は、検査対象である半導体素子2の電極の位置に対応し
たスルーホールを設けたプローブ固定用のアルミナ基板
16の該スルーホールの壁面をニッケルめっき後、金めっ
き処理し、一方、タングステン線15のスルーホール挿入
部分をニッケルめっき後、金めっき処理して、このタン
グステン線15をプローブ固定用のアルミナ基板16の壁面
及び多層配線基板14の電極にはんだ溶融接続する。多層
配線基板14の上部に配した間隔を広げたパッドはガラス
エポキシ多層基板17の電極にはんだ溶融接続し、このガ
ラスエポキシ多層基板17の内部のインピーダンスが整合
された信号用導体配線を通じて、同軸コネクタ18に接続
された検査回路につながった構成とする。
ここで、エポキシ多層基板17は、寸法的にも材料的にも
従来から既に知られているものを使えばよい。
半導体素子の検査時には、半導体素子を適宜な位置まで
垂直に上に動かし、本発明のプロービングヘッドのプロ
ーブが半導体素子のはんだボールに適宜な深さに圧入さ
れた状態で、電気信号による検査を行なう。
ここで、プロービングの先端加工は、第11図のように、
固定用アルミナ基板16に適当な長さのタングステン線15
を全数挿入してはんだ付け後、上面の電極に金箔もしく
は導電シート19らを圧着して共通の正電極とし、白金線
20らを負電極として10%のNaOH溶液21で電解研摩するこ
とにより、この液面で一括して平面性の良好な先端加工
が可能である。なお、必要に応じて、取りはずし可能な
スルーホールを設けた基板を、上記の先端加工したプロ
ーブに挿入してガイド基板として機械研摩により先端の
一部を平坦化加工した後、該ガイド基板を取りはずした
プローブを用いてもよい。
はんだボールは、プローブ圧入時に塑性変形するため、
より高信頼性の接触を得るためには、第12図(a)〜
(c)のように、プローブの先端部をとがらせた形状に
凹凸部をもたせたものを用いてもよい。
〔発明の効果〕
本発明によれば、はんだバンプを電極上に有した半導体
素子の高速信号による動作試験が可能であり、高密度,
超多ピンの半導体素子の動作試験をすることができる。
従って、短時間で効率よく高信頼性で検査可能な半導体
素子検査が可能となる。
【図面の簡単な説明】
第1図は本発明に係る半導体素子検査装置の主要構成
図、第2図及び第3図は従来技術の検査用プローバを示
す図、第4図は、はんだボールを電極上に有した半導体
素子を示した斜視図、第5図は、はんだ溶融接続をした
半導体素子の実装状態を示す図、第6図は、突起電極と
熱源を有した多層基板からなる従来のプローブカードを
示す図、第7図は、突起電極と多層基板からなる従来の
プローブカードの断面図、第8図は従来使用されていた
半導体素子の電極配置を示した斜視図、第9図は本発明
に係るプロービングヘッド部分の断面図、第10図は本発
明に係るプローブの先端形状の一例を示す図、第11図は
本発明に係るプローブの一括電解研摩方法の模式図、第
12図は本発明に係るプローブ先端形状の他の実施例を示
す図である。 1.……ウェハ,2.……半導体素子,3.……電極,4.……プ
ローブカード,5.……プローブ,6.……はんだボール,7.
……配線基板,8.……電極,9.……信号用導体配線,10.…
…電源導体層,11.……多層基板からなるプローブカー
ド,12.……突起電極,13.……熱源,14.……多層配線基
板,15.……タングステンプローブ,16.……プローブ固定
用のアルミナ基板,17.……ガラスエポキシ多層基板,18.
……同軸コネクタ,19.……導電シート,20……白金線,21
……10%のNaOH溶液。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】被検査対象である半導体素子の電極に検査
    用信号の授受をするプローブと、スルーホールを設けて
    あり、該スルーホールに該プローブを挿入できるように
    したプローブ固定基板と、該プローブ固定基板の上面に
    露出した該プローブ端と接続されており、インピーダン
    ス整合させた信号線を有する多層基板と、該信号線を介
    して接続された検査回路とからなることを特徴とする半
    導体素子の検査装置。
  2. 【請求項2】該多層基板が、該プローブ固定基板側の信
    号線間隔よりも該検査回路側の信号線間隔の方が広くな
    るような信号線構成を有することを特徴とした特許請求
    の範囲第1項記載の半導体素子検査装置。
  3. 【請求項3】該プローブが、その先端部の形状の一部に
    凹部若しくは凸部又は凹凸部を有することを特徴とする
    特許請求の範囲第1項記載の半導体素子検査装置。
  4. 【請求項4】アルミナ基板にスルーホールを設け、該ス
    ルーホールにプローブを挿入し、該プローブの一端を共
    通の電極とし、該プローブの他端を揃えて、一括して電
    解研摩溶液に漬けて電解研摩し、該プローブの一端を多
    層基板の電極とはんだ接続し、該多層基板と同軸コネク
    タを介して検査回路と接続することを特徴とする半導体
    素子の検査装置の製法。
JP26754686A 1986-11-12 1986-11-12 半導体素子検査装置及びその製法 Expired - Lifetime JPH077787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26754686A JPH077787B2 (ja) 1986-11-12 1986-11-12 半導体素子検査装置及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26754686A JPH077787B2 (ja) 1986-11-12 1986-11-12 半導体素子検査装置及びその製法

Publications (2)

Publication Number Publication Date
JPS63122140A JPS63122140A (ja) 1988-05-26
JPH077787B2 true JPH077787B2 (ja) 1995-01-30

Family

ID=17446317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26754686A Expired - Lifetime JPH077787B2 (ja) 1986-11-12 1986-11-12 半導体素子検査装置及びその製法

Country Status (1)

Country Link
JP (1) JPH077787B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990006518A1 (en) * 1988-11-28 1990-06-14 Cimm, Inc. Wireless test fixture
JP2688444B2 (ja) * 1989-12-06 1997-12-10 株式会社日立製作所 半導体lsi検査装置
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JPH11148951A (ja) * 1997-11-18 1999-06-02 Pfu Ltd インピーダンス測定装置およびその配線方法
US11988687B2 (en) 2020-03-13 2024-05-21 Nidec Read Corporation Inspection jig and board inspection apparatus including the same

Also Published As

Publication number Publication date
JPS63122140A (ja) 1988-05-26

Similar Documents

Publication Publication Date Title
US7616016B2 (en) Probe card assembly and kit
TW480692B (en) Contact structure having silicon finger contactors and total stack-up structure using same
JP4521611B2 (ja) 半導体集積回路装置の製造方法
US7106080B2 (en) Probe card and contactor of the same
JP3658029B2 (ja) 接続装置およびその製造方法
JPH11288984A (ja) 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
JP2539453B2 (ja) 半導体素子検査装置
JPH0529406A (ja) 半導体検査装置
JPH11344509A (ja) プローブカード及びプローブピン
JP2005106482A (ja) 接続ピン
JPH077787B2 (ja) 半導体素子検査装置及びその製法
JP4919365B2 (ja) 半導体集積回路の製造方法
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
KR100343402B1 (ko) 유연성 프로브 장치
JP2976619B2 (ja) 半導体素子検査装置およびその製法
TW490566B (en) Contact structure having contact bumps
JP2002048818A (ja) 垂直型プローブカード
JP2688444B2 (ja) 半導体lsi検査装置
JPH0580124A (ja) 半導体素子検査装置
JPS63122141A (ja) 半導体素子検査装置
JP3658334B2 (ja) 半導体装置の製造方法
JPH11142438A (ja) プローブ及びこのプローブを用いたプローブカード
JP4343853B2 (ja) 接続装置および接続装置の製造方法
JP4716454B2 (ja) 半導体集積回路装置の製造方法