JP2688444B2 - 半導体ｌｓｉ検査装置 - Google Patents
半導体ｌｓｉ検査装置Info
- Publication number
- JP2688444B2 JP2688444B2 JP1315339A JP31533989A JP2688444B2 JP 2688444 B2 JP2688444 B2 JP 2688444B2 JP 1315339 A JP1315339 A JP 1315339A JP 31533989 A JP31533989 A JP 31533989A JP 2688444 B2 JP2688444 B2 JP 2688444B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- core wire
- semiconductor lsi
- probe
- inspection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体LSIの電気的性能を作動状態で検査す
る装置に係わり、特に半導体LSIの多数の電極に対して
迅速かつ確実に接触，離間せしめ得るようにプローブ機
構を改良した半導体LSI検査装置に関するものである。
る装置に係わり、特に半導体LSIの多数の電極に対して
迅速かつ確実に接触，離間せしめ得るようにプローブ機
構を改良した半導体LSI検査装置に関するものである。
第４図（Ａ）に示したウエハ１は、その面上に多数の
LSI用の半導体素子（チップ）２が設けられ、切り離し
て使用に供される。第４図（Ｂ）は、上記半導体素子２
の内の１個を拡大して示した斜視図である。該半導体素
子２の表面には、その周囲に沿って多数の電極４が列設
されている。
LSI用の半導体素子（チップ）２が設けられ、切り離し
て使用に供される。第４図（Ｂ）は、上記半導体素子２
の内の１個を拡大して示した斜視図である。該半導体素
子２の表面には、その周囲に沿って多数の電極４が列設
されている。
こうした半導体素子２を工業的に多数生産し、その電
気的性能を検査するには、 第５図，第６図に示すようにプローブカード５からなな
めに出たタングステン針などのプローブ６を、該プロー
ブ６のたわみを利用した接触圧により前記電極４をこす
って接触をとり、その電気特性を検査する方法が用いら
れている。
気的性能を検査するには、 第５図，第６図に示すようにプローブカード５からなな
めに出たタングステン針などのプローブ６を、該プロー
ブ６のたわみを利用した接触圧により前記電極４をこす
って接触をとり、その電気特性を検査する方法が用いら
れている。
半導体素子の高密度化が進み、第７図に示したように
はんだ溶接接続に供する半田ボール３をその電極上に有
するチップ状の半導体素子２を、第８図に示すように配
線基板21の表面に対向させ、上記半田ボール３を介して
接続する方法は、高密度実装、歩留りの高い一括接続に
適することから、その応用が拡大している。
はんだ溶接接続に供する半田ボール３をその電極上に有
するチップ状の半導体素子２を、第８図に示すように配
線基板21の表面に対向させ、上記半田ボール３を介して
接続する方法は、高密度実装、歩留りの高い一括接続に
適することから、その応用が拡大している。
半導体素子の高密度化が進み、高速信号による動作試
験が必要となった場合のはんだ溶接接続に供する半田ボ
ールをその電極上に有する半導体素子の特性検査を可能
とする検査方法及び検査装置として、特開昭58-7312号
公報に記載された技術が公知である。第９図は上記公知
技術の説明部、第10図は同じく要部拡大断面図である。
９はブローブカードであって、電源導体層８をレファレ
ンス層とした、一定の特性インピーダンスを有する信号
用導体配線７が埋設されている。
験が必要となった場合のはんだ溶接接続に供する半田ボ
ールをその電極上に有する半導体素子の特性検査を可能
とする検査方法及び検査装置として、特開昭58-7312号
公報に記載された技術が公知である。第９図は上記公知
技術の説明部、第10図は同じく要部拡大断面図である。
９はブローブカードであって、電源導体層８をレファレ
ンス層とした、一定の特性インピーダンスを有する信号
用導体配線７が埋設されている。
半導体素子２の表面の電極（図示省略）上に付着され
た多数の半田ボール３に対向せしめて、突起電極10が設
けられている。
た多数の半田ボール３に対向せしめて、突起電極10が設
けられている。
この公知技術は、前記のプローブカード９を熱源11で
加熱し、前記突起電極10を半田ボール３に押し当てて、
半田を溶融させて導通させ、信号の授受を行なって半導
体素子の検査を行なった後、再度上記多層基板９を加熱
して、半田を溶かし、突起電極10を引きはなすことによ
り行なうものである。
加熱し、前記突起電極10を半田ボール３に押し当てて、
半田を溶融させて導通させ、信号の授受を行なって半導
体素子の検査を行なった後、再度上記多層基板９を加熱
して、半田を溶かし、突起電極10を引きはなすことによ
り行なうものである。
第５図、第６図に示した従来のプローブカードの検査
方法では、プローブ６の形状から、そこでの集中インダ
クタンスが大きく、高速信号での検査に限界がある。す
なわち、プローブカード上での信号線の特性インピーダ
ンスをＲ、プローブの集中インダクタンスをＬとする
と、時定数はL/Rとなり、Ｒ＝50Ω、Ｌ＝50nHの場合で1
nSで、この程度の高速信号を扱うと波形がなまり正確な
検査ができない。したがって通常は直流的な特性検査に
限られている。また、上記のプロービング方式では、プ
ローブの空間的な配置に限界があり、半導体素子の電極
の高密度化、総数の増大に対応できなくなっている。
方法では、プローブ６の形状から、そこでの集中インダ
クタンスが大きく、高速信号での検査に限界がある。す
なわち、プローブカード上での信号線の特性インピーダ
ンスをＲ、プローブの集中インダクタンスをＬとする
と、時定数はL/Rとなり、Ｒ＝50Ω、Ｌ＝50nHの場合で1
nSで、この程度の高速信号を扱うと波形がなまり正確な
検査ができない。したがって通常は直流的な特性検査に
限られている。また、上記のプロービング方式では、プ
ローブの空間的な配置に限界があり、半導体素子の電極
の高密度化、総数の増大に対応できなくなっている。
一方、第９図，第10図に示した如く半田の溶融により
半導体素子電極と突起電極間の導通をとって、信号線を
一定の特性インピーダンスをもつラインに形成した多層
基板からなるプローブカードで検査する方法では、高速
電気特性を検査することは可能であるが、半導体素子の
電極上の半田ボールを溶融させる必要があるため、半導
体素子に熱ストレスを与え、また、作業性が悪く検査時
間が長くなるという欠点が有る。
半導体素子電極と突起電極間の導通をとって、信号線を
一定の特性インピーダンスをもつラインに形成した多層
基板からなるプローブカードで検査する方法では、高速
電気特性を検査することは可能であるが、半導体素子の
電極上の半田ボールを溶融させる必要があるため、半導
体素子に熱ストレスを与え、また、作業性が悪く検査時
間が長くなるという欠点が有る。
本発明は上述の事情に鑑みて為されたもので、半導体
素子に熱的ストレスを与えることなく、迅速かつ容易に
該半導体素子の高密度の電極に対して導通をとることが
でき、しかも高速電気特性を高精度で測定し得る半導体
LSI検査装置を提供することを目的とする。
素子に熱的ストレスを与えることなく、迅速かつ容易に
該半導体素子の高密度の電極に対して導通をとることが
でき、しかも高速電気特性を高精度で測定し得る半導体
LSI検査装置を提供することを目的とする。
〔課題を解決するための手段〕 前記の目的を達成するため、本発明においては、半導
体LSIの電極に付着された半田ボールに対応せしめ、芯
線を半田よりも硬質の金属で構成した複数本の同軸ケー
ブルを配線するとともに、上記芯線の先端を尖らせてプ
ローブとし、半田ボールに刺入して導通せしめ得るよう
に構成した。
体LSIの電極に付着された半田ボールに対応せしめ、芯
線を半田よりも硬質の金属で構成した複数本の同軸ケー
ブルを配線するとともに、上記芯線の先端を尖らせてプ
ローブとし、半田ボールに刺入して導通せしめ得るよう
に構成した。
上記の構成によれば、針状のプローブの先端が半田ボ
ール表面の酸化被膜を容易に突き破って、確実に金属同
志が接触して導通する。
ール表面の酸化被膜を容易に突き破って、確実に金属同
志が接触して導通する。
上記の操作は常温で行い得るので加熱手段を要せず、
加熱操作も要せず、簡単な設備で迅速に行い得る。しか
も、常温で行うので半導体素子に熱影響を及ぼす虞が無
い。
加熱操作も要せず、簡単な設備で迅速に行い得る。しか
も、常温で行うので半導体素子に熱影響を及ぼす虞が無
い。
さらに、上記のプローブは同軸ケーブル芯線の先端に
形成されているので、該プローブから検査回路までの全
体のインピーダンスを整合させることができ、高速信号
を乱すことなく検査し得る。
形成されているので、該プローブから検査回路までの全
体のインピーダンスを整合させることができ、高速信号
を乱すことなく検査し得る。
第２図は本発明に係る半導体LSI検査装置の一実施例
を示し、概要的な断面図である。その詳細は第１図につ
いて後述するので、先ず全体的な構成について略述す
る。
を示し、概要的な断面図である。その詳細は第１図につ
いて後述するので、先ず全体的な構成について略述す
る。
２は検査対象物の半導体素子であって、その表面に多
数の半田ボール３が配列されている。これらの半田ボー
ル３は半導体素子２の電極（図示省略）に付着されてい
る。
数の半田ボール３が配列されている。これらの半田ボー
ル３は半導体素子２の電極（図示省略）に付着されてい
る。
上記多数の半田ボール３に対向せしめて複数本の同軸
ケーブル16が配置されている。その芯線14の先端は尖ら
されて針状のプローブを形成しており、硬質金属で作ら
れている。ここに硬質とは半田よりも明確に高度が高い
意である。
ケーブル16が配置されている。その芯線14の先端は尖ら
されて針状のプローブを形成しており、硬質金属で作ら
れている。ここに硬質とは半田よりも明確に高度が高い
意である。
上記の同軸ケーブル16の先端部は絶縁基板18および支
持基板19を貫通し、導電性接着剤若しくは半田が固化さ
れた導電材20によってシールド材12同志を導通させてい
る。上記絶縁基板18および支持基板19は、快削性セラミ
ックス，アクリル，ポリイミド，またはエンジニアリン
グプラスチックで構成する。
持基板19を貫通し、導電性接着剤若しくは半田が固化さ
れた導電材20によってシールド材12同志を導通させてい
る。上記絶縁基板18および支持基板19は、快削性セラミ
ックス，アクリル，ポリイミド，またはエンジニアリン
グプラスチックで構成する。
前記同軸ケーブル16の芯線14の他端は、検査回路を有
する配線基板21上に設けられたパッド22に対し、半田23
により機械的にも電気的にも接続されている。
する配線基板21上に設けられたパッド22に対し、半田23
により機械的にも電気的にも接続されている。
前記の支持基板19を図の下方に駆動すると、硬い針状
の先端を有する芯線14が半田ボール３に突き刺さり、確
実に、かつ迅速に導通する。
の先端を有する芯線14が半田ボール３に突き刺さり、確
実に、かつ迅速に導通する。
第１図は上記実施例の要部を拡大して描いた断面図で
ある。
ある。
16は同軸ケーブルであって、14はその芯線、12は同じ
くシールド材、13は同じく絶縁チューブである。
くシールド材、13は同じく絶縁チューブである。
本発明を実施する際上記シールド材12は金属線（例え
ば銅線）を巻回したものでも良く、金属製の網でも良
く、また金属箔であっても良い。
ば銅線）を巻回したものでも良く、金属製の網でも良
く、また金属箔であっても良い。
本例の絶縁チューブ13はポリテトラフルオロエチレン
（Polytetrafluoroethylene）製である。
（Polytetrafluoroethylene）製である。
本例の芯線14はタングステンで構成し、電解研摩によ
りその一端14aを尖らせてある。
りその一端14aを尖らせてある。
本発明を実施する際、上記の芯線14をステンレス鋼で
構成することもできる。
構成することもできる。
絶縁基板18には、芯線14を挿通して位置決めし得る透
孔18aが設けられている。
孔18aが設けられている。
上記の芯線14に、スリーブ15aを外嵌する。このスリ
ーブ15aはベリリウム銅で構成してあるが、本発明を実
施する際、黄銅，洋白，銅，又はステンレス鋼を用いて
構成することもでき、また、該スリーブ15aに金メッ
キ，若しくはロジウムメッキを施しても良い。
ーブ15aはベリリウム銅で構成してあるが、本発明を実
施する際、黄銅，洋白，銅，又はステンレス鋼を用いて
構成することもでき、また、該スリーブ15aに金メッ
キ，若しくはロジウムメッキを施しても良い。
上記のスリーブ15aを、芯線14に対して固着する。固
着方法は圧着，スポット溶接，若しくはレーザ溶接が好
適である。
着方法は圧着，スポット溶接，若しくはレーザ溶接が好
適である。
上記のスリーブ15aの内径は芯線14の外径と略等しく
構成されており、その外径は絶縁材料製の支持基板19に
設けられたスルーホール19aの内径と略等しく構成され
ている。
構成されており、その外径は絶縁材料製の支持基板19に
設けられたスルーホール19aの内径と略等しく構成され
ている。
ポリテトラフルオロエチレン製絶縁チューブ13の外周
を包んでいるシールド材12の、支持基板19に近い側の端
部付近は導電性接着剤で構成された導電材20によって相
互に導通されるとともに相互に固定されている。
を包んでいるシールド材12の、支持基板19に近い側の端
部付近は導電性接着剤で構成された導電材20によって相
互に導通されるとともに相互に固定されている。
第１図において図面参照番号を付した同軸ケーブル16
は１個の構成部材であるが、中央部を切断して取り除い
た状態を描いてあるので、読図の便宜上、その両端部に
それぞれ図面参照番号16を記入した。
は１個の構成部材であるが、中央部を切断して取り除い
た状態を描いてあるので、読図の便宜上、その両端部に
それぞれ図面参照番号16を記入した。
シールド材12,絶縁チューブ13,芯線14も同様に両端部
それぞれに記入してある。
それぞれに記入してある。
以下、説明の便宜上、支持基板19に近い側の端を一端
と呼び、他の側の端を他端と呼ぶ。
と呼び、他の側の端を他端と呼ぶ。
21はインピーダンス整合させた配線基板であって、図
示しない検査回路に接続されている。
示しない検査回路に接続されている。
同軸ケーブル16の他端側において、その芯線14は配線
基板21の芯線用のパッド22に半田23で接続され、機械的
に固着されるとともに電気的に導通される。またシール
ド材12の他端は配線基板21の接地部材に半田で接続され
ている。
基板21の芯線用のパッド22に半田23で接続され、機械的
に固着されるとともに電気的に導通される。またシール
ド材12の他端は配線基板21の接地部材に半田で接続され
ている。
第１図に示した25は接地端子であって、芯線14′にス
リーブ15bを外嵌固着して構成される。
リーブ15bを外嵌固着して構成される。
このようにして、複数（本例において３本以上の複
数）の芯線はそれぞれ給電用，信号入力用，および接地
用に用いられる。
数）の芯線はそれぞれ給電用，信号入力用，および接地
用に用いられる。
前記の導電材20は半田などの固体であっても良いが、
弾性変形し易い導電性合成樹脂を用いることもできる。
このような構成にすれば芯線14の一端に形成されている
プローブに若干の弾性を持たせることができる。
弾性変形し易い導電性合成樹脂を用いることもできる。
このような構成にすれば芯線14の一端に形成されている
プローブに若干の弾性を持たせることができる。
第３図は前記と異なる実施例を示す。
本実施例は、２枚の支持基板19bと同19cとが重ね合わ
されている。
されている。
本例の検査装置の芯線14,14′を定盤24に向けて当接
せしめ、その先端を同一平面に揃えた状態で支持基板19
b,19cに矢印C,Dの如く接触面に沿った反対方向の力を加
えると、スリーブ15a,同15bが剪断方向の力を受ける。
せしめ、その先端を同一平面に揃えた状態で支持基板19
b,19cに矢印C,Dの如く接触面に沿った反対方向の力を加
えると、スリーブ15a,同15bが剪断方向の力を受ける。
上記の剪断方向の力を受けたスリーブ15a,15bは軸芯
方向の摺動が係止され、芯線14,14′の先端が同一平面
に揃った状態で固定される。これにより、芯線14,14′
の一端に形成されているプローブの先端の平面度が良好
な検査装置が構成される。
方向の摺動が係止され、芯線14,14′の先端が同一平面
に揃った状態で固定される。これにより、芯線14,14′
の一端に形成されているプローブの先端の平面度が良好
な検査装置が構成される。
次に、同軸ケーブルの特性インピーダンスについて述
べる。
べる。
同軸ケーブルは一般に、その断面形状が同心円をなし
ており、中心に芯線が配置されている。その直径をｄと
する（単位mm）。
ており、中心に芯線が配置されている。その直径をｄと
する（単位mm）。
芯線の周囲に絶縁体を介して外部導体が設けられる。
その直径をＤとする（単位mm）。
その直径をＤとする（単位mm）。
上記外部導体の囲りは保護被膜で包まれている。
同軸ケーブルのインピーダンスＺ0（単位Ω）は次式
で表わされる。
で表わされる。
ここでεrは絶縁体の比誘電率 dsはシールド素線径である（単位mm） 例えば、特性インピーダンスＺ0が50Ωで、絶縁体外径
Ｄが0.2mmの同軸ケーブルを製作するには、絶縁体に比
誘電率εrが2.1のポリテトラフルオロエチレンを使用
し、シールド素線径dsが0.03mmの銅線を使用した場合、
芯線として外径ｄが0.073mmのタングステン線を使用す
ればよい。
Ｄが0.2mmの同軸ケーブルを製作するには、絶縁体に比
誘電率εrが2.1のポリテトラフルオロエチレンを使用
し、シールド素線径dsが0.03mmの銅線を使用した場合、
芯線として外径ｄが0.073mmのタングステン線を使用す
ればよい。
上記同軸ケーブルの両端のタングステン線を裸にし
て、一方は、検査回路の電極に接続し、他方は、電解研
摩によって尖らせてプローブとして用いることにより、
特性インピーダンスの不整合部分を極力少なくすること
ができ、検査用の電気信号の反射，減衰，なまりなどの
乱れを少なくして、高速の電気信号を正確に伝播するこ
とができる。
て、一方は、検査回路の電極に接続し、他方は、電解研
摩によって尖らせてプローブとして用いることにより、
特性インピーダンスの不整合部分を極力少なくすること
ができ、検査用の電気信号の反射，減衰，なまりなどの
乱れを少なくして、高速の電気信号を正確に伝播するこ
とができる。
以上説明したように本発明の半導体LSI検査装置は、 針状のプローブの先端を半田ボールに突き刺して導通
せしめる構造であるから、加熱して半田を溶融せしめる
必要が無いので、（イ）熱源を必要とせず構造が簡単で
あり、（ロ）加熱操作を必要としないので操作が迅速，
容易に行われ、（ハ）加熱操作を要しないので半導体LS
Iに熱影響を及ぼさない。
せしめる構造であるから、加熱して半田を溶融せしめる
必要が無いので、（イ）熱源を必要とせず構造が簡単で
あり、（ロ）加熱操作を必要としないので操作が迅速，
容易に行われ、（ハ）加熱操作を要しないので半導体LS
Iに熱影響を及ぼさない。
さらに、上記プローブが同軸ケーブル芯線の先端に形
成されているので、高密度の電極に対応した高密度のプ
ローブを構成し易い上に、インピーダンス整合が容易で
高速電気特性を高精度で測定することができる。
成されているので、高密度の電極に対応した高密度のプ
ローブを構成し易い上に、インピーダンス整合が容易で
高速電気特性を高精度で測定することができる。
第１図及び第２図は本発明に係わる半導体LSI検査装置
の一実施例を示し、 第１図は要部断面図、第２図は全体的な断面図である。 第３図は上記と異なる実施例の要部断面図である。 第４図（Ａ）はウエハの斜視図、第４図（Ｂ）は半導体
素子の斜視図である。 第５図および第６図は従来例のプローブカードを示し、
第５図は断面図、第６図は平面図である。 第７図乃至第10図は公知技術の説明図であり、第７図は
半田ボールを設けた半導体素子の斜視図、第８図は上記
半導体素子と配線基板とを描いた斜視図、第９図は同じ
く側面図、第10図はプローブカードの断面図である。 12……シールド材、13……絶縁チューブ、14,14′……
芯線、14a……芯線の一端を尖らせた先端、18……絶縁
基板、18a……スルーホール、15a,15b……スリーブ、16
……同軸ケーブル、18……絶縁基板、18a……スルーホ
ール、19……支持基板、19a……スルーホール、19b,19c
……支持基板、20……導電材、21……配線基板、22……
芯線用のパッド、23……半田。
の一実施例を示し、 第１図は要部断面図、第２図は全体的な断面図である。 第３図は上記と異なる実施例の要部断面図である。 第４図（Ａ）はウエハの斜視図、第４図（Ｂ）は半導体
素子の斜視図である。 第５図および第６図は従来例のプローブカードを示し、
第５図は断面図、第６図は平面図である。 第７図乃至第10図は公知技術の説明図であり、第７図は
半田ボールを設けた半導体素子の斜視図、第８図は上記
半導体素子と配線基板とを描いた斜視図、第９図は同じ
く側面図、第10図はプローブカードの断面図である。 12……シールド材、13……絶縁チューブ、14,14′……
芯線、14a……芯線の一端を尖らせた先端、18……絶縁
基板、18a……スルーホール、15a,15b……スリーブ、16
……同軸ケーブル、18……絶縁基板、18a……スルーホ
ール、19……支持基板、19a……スルーホール、19b,19c
……支持基板、20……導電材、21……配線基板、22……
芯線用のパッド、23……半田。
Claims (11)
- 【請求項１】半導体LSIの電極に付着された半田ボール
に対応せしめ、芯線を半田よりも硬質の金属で構成した
複数本の同軸ケーブルを配線するとともに、上記芯線の
先端を尖らせてプローブとし、半田ボールに刺入して導
通せしめ得るように構成したことを特徴とする半導体LS
I検査装置。 - 【請求項２】前記のプローブを構成している硬質の金属
は、タングステン、若しくはステンレス製であって、該
プローブの先端を電解研磨によって尖らせてあることを
特徴とする請求項１に記載の半導体LSI検査装置。 - 【請求項３】前記複数本の芯線それぞれの先端に形成さ
れたプローブは、給電用と、信号入出力用と、接地用と
から成る少なくとも３種類の配線を構成していることを
特徴とする請求項１もしくは請求項２の何れかに記載の
半導体LSI検査装置。 - 【請求項４】前記の複数本の同軸ケーブルの芯線の先端
部近傍は、電気絶縁材料製の支持板に設けられたスルー
ホールに挿通されており、かつ、上記複数本の同軸ケー
ブルのそれぞれのシールド材は、相互に導電性接着剤に
よって接着されていることを特徴とする請求項１に記載
の半導体LSI検査装置。 - 【請求項５】前記の導電性接着剤は、弾性を有する合成
樹脂系の接着剤であって、前記複数本の同軸ケーブル
は、相互の位置関係を弾性的に変化せしめ得る構造であ
ることを特徴とする請求項４に記載の半導体LSI検査装
置。 - 【請求項６】前記芯線の外径と略等しい内径を有すると
ともに、前記支持板のスルーホールの内径と略等しい外
径を有する金属製スリーブが、前記芯線の先端部近傍に
外嵌され、固着されていることを特徴とする請求項４に
記載の半導体LSI検査装置。 - 【請求項７】前記の支持板の枚数は複数枚であって、相
互に接触して重ね合されており、該複数枚の支持板のそ
れぞれに設けられたスルーホールに前記の金属製スリー
ブが摺動可能に嵌合されていて、該複数枚の支持板が相
互に接触面に沿って滑る方向の力を加えられたとき、該
支持板のスルーホールの内壁面が上記の金属製スリーブ
に剪断方向の力を与えて該金属製スリーブの摺動を阻止
する構造であることを特徴とする請求項６に記載の半導
体LSI検査装置。 - 【請求項８】前記の金属製スリーブは、ベリリウム銅、
黄銅、洋白、銅、若しくはステンレス製であり、該金属
製スリーブは、金メッキ若しくはロジウムメッキが施さ
れ又は無メッキであり、該金属製スリーブは芯線に対し
て圧着、スポット溶接、若しくはレーザ溶接によって固
着されていることを特徴とする請求項６もしくは請求項
７に記載の半導体LSI検査装置。 - 【請求項９】前記の同軸ケーブルは、検査回路に接続さ
れていることを特徴とする請求項１に記載の半導体LSI
検査装置。 - 【請求項１０】前記の同軸ケーブルは、特定のインピー
ダンスを有する配線基板に接続されており、かつ、前記
配線基板は、検査回路に接続されていることを特徴とす
る請求項１に記載の半導体LSI検査装置。 - 【請求項１１】前記同軸ケーブルの芯線が、配線基板の
パッドに直接、電気的かつ機械的に接続されており、該
同軸ケーブルのシールド材が該配線基板の接地部材に接
続されていることを特徴とする請求項10に記載の半導体
LSI検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315339A JP2688444B2 (ja) | 1989-12-06 | 1989-12-06 | 半導体ｌｓｉ検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315339A JP2688444B2 (ja) | 1989-12-06 | 1989-12-06 | 半導体ｌｓｉ検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177038A JPH03177038A (ja) | 1991-08-01 |
| JP2688444B2 true JP2688444B2 (ja) | 1997-12-10 |
Family
ID=18064220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315339A Expired - Fee Related JP2688444B2 (ja) | 1989-12-06 | 1989-12-06 | 半導体ｌｓｉ検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688444B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001356136A (ja) * | 2000-06-15 | 2001-12-26 | Advantest Corp | 集積化マイクロコンタクトピン及びその製造方法 |
| US7108546B2 (en) | 2001-06-20 | 2006-09-19 | Formfactor, Inc. | High density planar electrical interface |
| US7150095B2 (en) * | 2004-08-31 | 2006-12-19 | Fujitsu Limited | Method for manufacturing probe needle, method for manufacturing probe card, and probe card |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5486269A (en) * | 1977-12-22 | 1979-07-09 | Fujitsu Ltd | Semiconductor device |
| JPH077787B2 (ja) * | 1986-11-12 | 1995-01-30 | 株式会社日立製作所 | 半導体素子検査装置及びその製法 |
| JPH0652748B2 (ja) * | 1987-05-12 | 1994-07-06 | 東京エレクトロン株式会社 | プロ−ブカ−ド |
-
1989
- 1989-12-06 JP JP1315339A patent/JP2688444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03177038A (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559668B1 (en) | Low-current pogo probe card | |
| US7977583B2 (en) | Shielded cable interface module and method of fabrication | |
| US6118287A (en) | Probe tip structure | |
| US7180321B2 (en) | Tester interface module | |
| KR20140013985A (ko) | 검사용 지그 및 접촉자 | |
| JP2539453B2 (ja) | 半導体素子検査装置 | |
| US20090085591A1 (en) | Probe tip including a flexible circuit board | |
| KR200462338Y1 (ko) | 반도체 소자 검사용 프로브 카드 | |
| JP2688444B2 (ja) | 半導体ｌｓｉ検査装置 | |
| JP2976619B2 (ja) | 半導体素子検査装置およびその製法 | |
| JPS63122141A (ja) | 半導体素子検査装置 | |
| JP2002048818A (ja) | 垂直型プローブカード | |
| JPH0580124A (ja) | 半導体素子検査装置 | |
| JPH077787B2 (ja) | 半導体素子検査装置及びその製法 | |
| JP2976321B2 (ja) | プローブ装置 | |
| JPH0964126A (ja) | ウェーハプローバ用接続リング | |
| JPH0799220A (ja) | プローブカード、プローブカード用同軸プローブ針、及びその製造方法 | |
| JP2004354139A (ja) | 高周波信号用プローブ及びこのプローブを用いた半導体試験装置 | |
| JP2971706B2 (ja) | プローブカード及び同軸プローブ針の端末処理方法 | |
| JP2001242195A (ja) | コンタクトストラクチャ | |
| JPS63317784A (ja) | 半導体素子検査装置 | |
| WO2023013413A1 (ja) | プローブカード | |
| JPH01319961A (ja) | 半導体素子検査装置 | |
| JP2004139801A (ja) | 接続介在体 | |
| WO1999042851A1 (fr) | Structure d'interface de dispositif de test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |