JPS63317784A - 半導体素子検査装置 - Google Patents

半導体素子検査装置

Info

Publication number
JPS63317784A
JPS63317784A JP62153267A JP15326787A JPS63317784A JP S63317784 A JPS63317784 A JP S63317784A JP 62153267 A JP62153267 A JP 62153267A JP 15326787 A JP15326787 A JP 15326787A JP S63317784 A JPS63317784 A JP S63317784A
Authority
JP
Japan
Prior art keywords
probe
insulating material
core wire
coaxial cable
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62153267A
Other languages
English (en)
Other versions
JPH0752209B2 (ja
Inventor
Susumu Kasukabe
進 春日部
Masafumi Okubo
雅史 大久保
Yutaka Akiba
豊 秋庭
Minoru Tanaka
稔 田中
Ataru Yokono
中 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62153267A priority Critical patent/JPH0752209B2/ja
Priority to US07/209,637 priority patent/US4931726A/en
Publication of JPS63317784A publication Critical patent/JPS63317784A/ja
Publication of JPH0752209B2 publication Critical patent/JPH0752209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の特性を検査する装置に係り、特
に高密度、超多ピンの半導体素子の高速電気特性を検査
するのに好適な装置に関する。
〔従来の技術〕
従来、半導体素子の検査には、第8図に示したようなウ
ェハ1の個々のチップ状の半導体素子2の表面の縁に蒸
着、スパッタあるいはめっき等により形成された電極3
を使用して、第2図、第3図に示すようにプローブカー
ド4からななめに出たタングステン針などのプローブ5
を該プローブ5のたわみを利用した接触圧により前記電
極3にこすりつけて導通をとり、素子の電気特性を検査
する方法が用いられていた。
半導体素子の高密度化が進むに従い、第4図に示したよ
うなはんだ溶融接続に供するはんだボール6をその1′
s、極上に有するチップ状の半導体素子2を、はんだ溶
融によって第5図に示すようにセラミック多層基板など
の配線基板7の表面の電極8と接続する方法が、高密度
実装、歩留りの高い一括#続に適する点に注目され、そ
の応用が拡大している。
このようなはんだ溶融接続に供するはんだボールをその
は極上に有した半導体素子の特性検査を可能吉する検査
方法および検査装置として、炭田らによる特開昭58−
73]29号の発明では、第6図。
第7図にボすように、信号用導体配線9を、電源導体層
10をレファレンス層とした一定の特性インピーダンス
を持つラインとして形成した多層基板からなるプローブ
カード11の表面の上記半導体素子2の電極に対応する
位置に、ニッケルめっきを施したタングステン等からな
る突起電極12を形成し、上記プローブカード11をそ
の突起電極J2を有゛する面とは逆の面の熱源13から
加熱し、上記突起1!L極12を上記はんだボール6に
押しあて、はんだの溶融により導通をとり、信号の授受
を行ない、半導体素子の検査を行なった後、再度上記プ
ローブカード11を加熱し、はんだを溶かして突起電極
12を引きはなすという半導体素子検査技術が提案され
ている。
〔発明が解決しようとする問題点〕
第2図、第3図に示した従来のプローブカードによる検
査方法では、プローブ5の形状から、そこでの集中イン
ダクタンスが大きく、高速信号での検査に限界がある。
すなわち、プローブカード上での信号線の特性インピー
ダンスをR,プローブの集中インダクタンスをLとする
と、時定数L/Rは、R=500、L=5OnHの場合
でInsとなり、この程度の高速信号を扱うと、波形が
なまり、正確な特性検査ができない。したがって、通常
は直流的な特性検査に限られている。また、上記のブロ
ービング方式では、プローブの空間的な配置に限界があ
り、半導体素子の電極の高督度化、総数の増大に対応で
きなくなっている。
一方、第6図、第7図に示した、はんだ溶融により半導
体素子電極と突起電極間の導通をとって、信号線を一定
の特性インピーダンスを持つラインに形成した多層基板
からなるプローブカードで検査する方法は、高速電気特
性を検査することは可能であるが、半導体素子の電極上
のはんだボールを溶融させる必要があるため、半導体素
子に熱ストレスを与え、また作業性が悪く、検査時間が
長くなるという欠点がある。また、半導体素子の冷却フ
ィンや半導体素子を搭載した基板の電極パッドの補修布
線などのブロービング時に障害物となるものが存在した
り、プローブの被接触面に段差がある場合には、従来の
プローブでは検査が困難である。
すなわち、半導体素子の検査には、■時間で、半導体素
子にストレスを与えることが少なく、高密度で多数本の
電極、段差のある電極あるいは複雑な空間配置の電極に
も対応でき、かつ高速電気特性の測定が可能な検査装置
が必要となってきている。
本発明の目的は、上記従来技術の問題点を解決し、半導
体素子を効率良く、高信頼度で検査できる装置を提供す
ることにある。
〔問題点を解決するための手段〕
上記目的は、検査対象である半導体素子の電極に接触し
て検査用信号の授受を行なう複数のプローブ用芯線と、
該プローブ用芯線が1本ずつ可動に挿通された複数の絶
縁材の管と、該絶縁材の管の両端がそれぞれ挿入固定さ
れたスルーホールを有する1対の固定基板と、これら固
定基板間に固定された前記複数の絶縁材の管の周りを包
み、共通接地された導電材と、前記絶縁材の管の検査対
象とは反対側の端部から導出されたプローブ用芯線をそ
れぞれ絶縁材で被覆し、さらにその外周をシールド材で
被覆して形成された複数の同軸ケーブルと、該同軸ケー
ブルが1本ずつ可動に挿通されたスルーホールを有する
第3の固定基板と、前記同軸ケーブルのそれぞれの末端
に設けられたフランジと前記第3の固定基板との間に介
装され各同軸ケーブルをプローブ用芯線が電極と接触す
る方向に個別に押圧する複数のスプリングと、前記同軸
ケーブルに接続された検査回路とを有する構成とするこ
さで達成される。
〔作用〕
本発明の半導体素子検査装置は、芯線を絶縁材で被覆し
、さらにその外周をシールド材で被覆して特定の特性イ
ンピーダンスを持たせた同軸ケーブルの芯線をプローブ
として用い、該プローブ用芯線の同軸ケーブルから露出
した先の部分を1対の固定基板間に固定した複数の絶縁
材の管に1本ずつ通して、該プローブ用芯線の先端部を
それぞれ検査対象物である半導体素子の電極に対応した
位置に導き、前記1対の固定基板間に固定された絶縁材
の管の周りは導電材で包み、これを共通接地することに
より、プローブ用芯線を先端部付近までシールドしてい
るので、プローブから検査回路までの全体のインピーダ
ンスの整合がとれ、高速信号の波形の乱れを防止するこ
♂ができる。
また、プローブ用芯線と絶縁材の管との間および同軸ケ
ーブルと第3の固定基板との間には適度のクリアランス
を持たせてプローブ用芯線を可動としてあり、それぞれ
のプローブ用芯線はスプリングにより被接触対象の電極
番こ向って1固別に押圧されるので、ある程度の段差の
ある一極に対しても支障なく接触可能であり、プローブ
を構成する同軸ケーブルに適度の柔軟性を持たせること
により、冷却フィンなどの障害物のある複雑な空間配置
の電極にも同軸ケーブルをわん曲させることで対応する
ことができる。
以上の作用により、高密度、超多ピンの半導体素子の電
気特性測定用の電極を被接触対象とした、高速信号によ
る動作試験の可能なプローピングヘッドを実現でき、短
時間で効率良く、高信頼性の検査が可能となる。
〔実施例〕
以下、本発明の実施例を図面にしたがって説明する。
第1図は本発明による半導体素子検査装置の主要構成部
分の断面図、第9図はそのブロービングヘッド部の詳細
断面図である。なお、第1図(a)は、半導体素子2を
搭載した基板14の表面に形成された電極15をブロー
ビングの被接触対象とする場合の実施例を、第1図(b
)は半導体素子2の表面にはんだボール等により形成さ
れた電極16をブロービングの被接触対象とする場合の
実施例を示す。
プローブ用芯線17には適度のたわみ性を持つタングス
テン線などを用い、該プローブ用芯線17の外径よりも
若干大きな内径を有するテフロン等の絶縁材の管18の
一方の端部を真鍮または銅などの導電材からなる固定基
板19に設けたスルーホールの一つに挿入固定し、他方
の端部を同様に真鍮または銅などの導電材からなる固定
基板20に設けたスルーホールの一つに挿入固定する。
固定基板19のスルーホールは半導体素子の電気特性測
定用の電極15または16とそれぞれ対応する位置に設
けられ、固定基板20のスルーホールは電極15または
16より拡大したピッチで設けられており、絶縁材の管
18を適宜の長さでわん曲させることにより、該絶縁材
の管18を前記1対の固定基板19 、20間に固定し
である。固定基板19 、20間に固定した絶縁材の管
18の周りには、たとえばエポキシ樹脂に銀粉を混入し
た導電性塗料のような導電材21を充填し、導電材から
なる1対の固定基板19 、20を介して共通接地され
たシールドとする。また、導電材21を充填する代りに
、絶縁材の管18の外周に導電材塗料を塗布したり、編
組導体を被覆してシールドとしてもよい。このシールド
された絶縁材の管18の中にプローブ用芯線17を1本
ずつ可動に挿通し、絶縁材の管18の固定基板19側端
部から導出された芯線17の先端部を針状に加工してプ
ローブとし、固定基板20側端部から導出された芯線1
7の周りをテフロン等の絶縁材22で被覆し、さらにそ
の外周をステンレスパイプ等のシールド材nで被覆して
同軸ケーブル24を形成する。真鍮または銅などの導電
材からなる第3の固定基板27には前記基板20のスル
ーホールとそれぞれ対応する位置に同軸ケーブル24の
外径よりも若干大きな径の穴を設けてあり、この穴に同
軸ケーブル24を1本ずつ可動に挿通し、同軸ケーブル
24の末端に設けたフランジ25と前記固定基板27と
の間に同軸ケーブル24を取り巻くようにスプリング2
6を介装して、プローブ用芯線17を電極15または1
6と接触する方向に押圧させる。同軸ケーブル24は同
軸コネクタ28に接続し、該コネクタを介して検査回路
(図示せず)に接続される構成とする。
上記実施例は信号用プローブに適用した例であるが、信
号用プローブのほかに電源用プローブやアース用プロー
ブが混在している場合の実施例を第1O図に示す。本実
施例では、第1図および第9図に示した導電材からなる
固定基板27に代えて、セラミックまたはガラスのよう
な絶縁材からなる固定基板29に、導体ペーストの厚膜
印刷等の手段により、電源用プローブ旦に対しては所定
の電圧が印加できる電源用厚膜配線30を、また信号用
プo −7’へのシールド材23およびアース用プロー
ブCに対しては、共通アースがとれるアース用厚膜配線
31を形成したものを用いている。電源用プローブ旦は
、信号用プローブΔと同様に1対の導電材からなる固定
基板19 、20間に固定した絶縁材の管18内にプロ
ーブ用芯線17を可動に挿通し、絶縁材の管18の固定
基板20側端部から導出されたプローブ用芯線17の周
りにステンレスパイプ等の導電材の管32をかぶせ、こ
の導電材の管32の末端に設けたフランジ25に一端を
接し、他端が固定基板29上の電源用厚膜配線30に接
するように装着したスプリング26を介してプローブ用
芯線17に電圧を印加する構成とすればよい。また、ア
ース用プローブCは、絶縁材の管18の代わりにステン
レスパイプ等の導電材の管33を用いて、その中にプロ
ーブ用芯線17を可動に挿通し、それ以外は電源用プロ
ーブ旦と同様に構成すればよい。
なお、電源電圧を安定化するためには、電源用厚膜配線
30とアース用厚膜配線31との間に、バイパスコンデ
ンサまたはそれと等価な構造体34を接続しておけばよ
い。
〔発明の効果〕
本発明によれば%特定の特性インピーダンスを有する同
軸ケーブルの芯線をプローブとして用い、該プローブ用
芯線の同軸ケーブルから露出した先の部分をシールドさ
れた絶縁材の管に1本ずつ可動に挿通して′a接触対象
の電極と対応する位置に導き、スプリングによって該プ
ローブ用芯線に電極との接触圧を与えているため、プロ
ーブから検出回路までのインピーダンスの整合がトして
、半導体素子の高速電気特性の測定が可能であり、また
彼接触対象の電極に段差があったり、障害物がある場合
にも、半導体素子を短時間に効率良く、高信頼度で検査
できるという効果がある。
【図面の簡単な説明】
第1図は本発明による半導体検査装置の主要構成部分の
断面図、第2図は従来技術による検査用プローブの断面
図、第3図は第2図の平面図、第4図ははんだボールを
電極上に有する半導体素子の斜視図、WJ5図ははんだ
溶融接続をした半導体素子の実装状態を示す斜視図、第
6図は突起電極と熱源を有する多層基板からなるプロー
ブカードの使用状態図、第7図は突起電極と多J@基板
を有するプローブカードの断面図、第8図は半導体素子
の電極配置の一例を示す斜視図、第9図は本発明による
ブロービングヘッド部の一実施例を示す断面図、第10
図は本発明によるブロービングヘッド部の他の実施例を
示す断面図である。 2・・・半導体素子    14・・・基板15 、1
6・・・電極     17・・・プローブ用芯線18
・・・絶縁材の管 19 、20・・・導電材の固定基板 21・・・導電材      22・・・絶縁材n・・
・シールド材    24・・・同軸ケーブル25・・
・フランジ     26・・・スプリング27・・・
導電材の基板   28・・・同軸コネクタ29・・・
絶縁材の基板   30・・・電源用厚膜配線録31・
・・アース用厚膜配線 32 、33・・・導電材の管
あ・・・バイパスコンデンサ 代理人 弁理士  小 川 勝 男 第2叉 第3同

Claims (1)

    【特許請求の範囲】
  1. 1、検査対象である半導体素子の電極に接触して検査用
    信号の授受を行なう複数のプローブ用芯線と、該プロー
    ブ用芯線が1本ずつ可動に挿通された複数の絶縁材の管
    と、該絶縁材の管の両端がそれぞれ挿入固定されたスル
    ーホールを有する1対の固定基板と、これら固定基板間
    に固定された前記複数の絶縁材の管の周りを包み、共通
    接地された導電材と、前記絶縁材の管の検査対象とは反
    対側の端部から導出されたプローブ用芯線をそれぞれ絶
    縁材で被覆し、さらにその外周をシールド材で被覆して
    形成された複数の同軸ケーブルと、該同軸ケーブルが1
    本ずつ可動に挿通されたスルーホールを有する第3の固
    定基板と、前記同軸ケーブルのそれぞれの末端に設けら
    れたフランジと前記第3の固定基板との間に介装され各
    同軸ケーブルをプローブ用芯線が電極と接触する方向に
    個別に押圧する複数のスプリングと、前記同軸ケーブル
    に接続された検査回路とを有することを特徴とする半導
    体素子検査装置。
JP62153267A 1987-06-22 1987-06-22 半導体素子検査装置 Expired - Fee Related JPH0752209B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62153267A JPH0752209B2 (ja) 1987-06-22 1987-06-22 半導体素子検査装置
US07/209,637 US4931726A (en) 1987-06-22 1988-06-21 Apparatus for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62153267A JPH0752209B2 (ja) 1987-06-22 1987-06-22 半導体素子検査装置

Publications (2)

Publication Number Publication Date
JPS63317784A true JPS63317784A (ja) 1988-12-26
JPH0752209B2 JPH0752209B2 (ja) 1995-06-05

Family

ID=15558721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62153267A Expired - Fee Related JPH0752209B2 (ja) 1987-06-22 1987-06-22 半導体素子検査装置

Country Status (1)

Country Link
JP (1) JPH0752209B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043281A (ja) * 2003-07-24 2005-02-17 Fujitsu Ltd プローブカード
US7232314B2 (en) 2005-07-07 2007-06-19 Fujitsu Limited End structure of coaxial cable
CN105055019A (zh) * 2015-09-11 2015-11-18 安进医疗科技(北京)有限公司 手术用手柄、电磁刀手术系统、定位系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4524076Y1 (ja) * 1967-09-08 1970-09-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4524076Y1 (ja) * 1967-09-08 1970-09-21

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043281A (ja) * 2003-07-24 2005-02-17 Fujitsu Ltd プローブカード
US7232314B2 (en) 2005-07-07 2007-06-19 Fujitsu Limited End structure of coaxial cable
CN105055019A (zh) * 2015-09-11 2015-11-18 安进医疗科技(北京)有限公司 手术用手柄、电磁刀手术系统、定位系统及方法
CN105055019B (zh) * 2015-09-11 2024-05-10 安进医疗科技(北京)有限公司 手术用手柄、电磁刀手术系统、定位系统

Also Published As

Publication number Publication date
JPH0752209B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
US4931726A (en) Apparatus for testing semiconductor device
KR0138618B1 (ko) 프로브카드, 프로브카드용 동축 프로브빔 및 그 제조방법
US7977583B2 (en) Shielded cable interface module and method of fabrication
JP5254919B2 (ja) 高性能テスターインタフェースモジュール
JP3974257B2 (ja) 低電流測定システム
US7180321B2 (en) Tester interface module
JP2539453B2 (ja) 半導体素子検査装置
JPS60260861A (ja) プロ−ブ
JP3165066B2 (ja) 管状ばねを持つ弾性コネクタ
US20220178969A1 (en) Probe device and method of assembling the same
JPS63317784A (ja) 半導体素子検査装置
JP2976619B2 (ja) 半導体素子検査装置およびその製法
JPS63122141A (ja) 半導体素子検査装置
JP2720146B2 (ja) ウェーハプローバ用接続リング
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
JPS6156981A (ja) 半導体検査装置
JPH0799220A (ja) プローブカード、プローブカード用同軸プローブ針、及びその製造方法
JP2688444B2 (ja) 半導体lsi検査装置
JP2976321B2 (ja) プローブ装置
JPH0580124A (ja) 半導体素子検査装置
JP2001242195A (ja) コンタクトストラクチャ
JP2971706B2 (ja) プローブカード及び同軸プローブ針の端末処理方法
JPS63187642A (ja) 半導体素子検査装置
US6717423B1 (en) Substrate impedance measurement
JPS6171367A (ja) 固定ブロ−ブカ−ド

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees