JPS63187642A - 半導体素子検査装置 - Google Patents

半導体素子検査装置

Info

Publication number
JPS63187642A
JPS63187642A JP1835887A JP1835887A JPS63187642A JP S63187642 A JPS63187642 A JP S63187642A JP 1835887 A JP1835887 A JP 1835887A JP 1835887 A JP1835887 A JP 1835887A JP S63187642 A JPS63187642 A JP S63187642A
Authority
JP
Japan
Prior art keywords
probe
tubes
coaxial cable
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1835887A
Other languages
English (en)
Inventor
Susumu Kasukabe
進 春日部
Masafumi Okubo
雅史 大久保
Yutaka Akiba
豊 秋庭
Minoru Tanaka
稔 田中
Ataru Yokono
中 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1835887A priority Critical patent/JPS63187642A/ja
Publication of JPS63187642A publication Critical patent/JPS63187642A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の特性を検査する装置に関するも
のである。
〔従来の技術〕
半導体素子の検査には、第8図に示したような半導体素
子を形成したクエハ1の個々のチップ状の半導体素子2
0表面の縁に、蒸着、スパッタあるいはめっき等により
形成した電極6を使用して、第2図、第3図に示すよう
にプローブカード4からななめに出たタングステン針な
どのプローブ5を、該プローブ5のたわみを利用した接
触圧により前記電極3をこすって接触をとり、その電気
特性を検査する方法が用いられている。
半導体素子の高密度化が進み、第4図に示した。
ようにはんだ溶融接続に供するはんだボール6をその電
極上に有する半導体素子を形成したチップ2を、はんだ
溶融によって第5図に示すようにセラミック多層基板な
どの配線基板7の表面の電極8と半導体素子2の電極上
のはんだボール6で接続する方法は、高密度実装、歩留
りの高い一括接続に適することから、その応用が拡大し
ている。
半導体素子の高密度化が進み、高速信号による動作試験
が必要となった場合のはんだ溶融接続に供するはんだボ
ールをその電極上に有する半導体素子の特性検査を可能
とする検査方法及び検査装置として、演出らにより、特
開昭58−73129に記載のように、第6図、第7図
に示したごとく、信号用導体配線9を電源導体層10を
レファレンス層とした一定の特性インピーダンスをもつ
ラインとして形成した多層基板からなるプローブカード
110表面に、上記半導体素子2のに極に対応する位置
にニッケルメッキを施したタングステンなどにより形成
した突起電極12を形成し、上記多層基板11を、その
突記電極12を有する面とは逆の面の熱源13かも加熱
し、上記突起電極12を上記はんだボール6に押しあて
、はんだの溶融により導通をとり、信号の授受を行ない
、半導体素子の検査を行なった後、再度上記多層基板1
1を加熱し、はんだを溶かして突起電極12を引きはな
すことにより行なう半導体素子検査技術が提案されてい
る。
〔発明が解決しようとする問題点〕
第2図、第3図に示した従来のプローブカードの検査方
法では、プローブ5の形状から、そこでの集中インダク
タンスが太き(、高速信号での検査に限界がある。すな
わち、プローブカード上での信号線の特性インピーダン
スなR1プローブの集中インダクタンスなLとすると、
時定数はL/Rとなり、R=50Ω、L=50nHの場
合で1nsで、この程度の高速信号を扱うと波形がなま
り正確な検査ができない。したがって通常は直流的な特
性検査に限られている。また、上記のブロービング方式
では、プローブの空間的な配置に限界があり、半導体素
子の成極の高密度化、総数の増大に対応できなくなって
いる。
一方、第6図、第7図に示した、はんだ溶融により半導
体素子電極と突起電極間の導通をとって、信号線を一定
の特性インピーダンスをもつラインに形成した多層基板
からなるプローブカードで検査する方法では、高速電気
特性を検査することは可能であるが、半導体素子の電極
上のはんだボールを溶融させる必要があるため、半導体
素子に熱ストレスを与え、また、作業性が悪く検査時間
が長(なる欠点がある。また、半導体素子の自己発熱の
ための冷却フィンあるいは半導体素子を搭載した基板の
電極バンドに補修布線らのブロービング時に障害物とな
るものが存在したり、プローブの被接触面に段差がある
場合には、従来のプローブでは検査が困難である。
上記半導体素子の検査を行なうためには、短時間で半導
体素子にストレスを与えることが少なく、高密度で多数
本の電極、段差のある電極あるいは複雑な空間配置にも
対応でき、高速電気特性が測定可能な検査装置が必要で
ある。
本発明の目的は、半導体素子を効率よく高信頼度で検査
できる装置を提供することKある。
〔問題点を解決するための手段〕
本発明は、半導体素子を検査するに当り、上記半導体素
子の表面電極もしくは、半導体素子を搭載した基板の表
面を極に対応する位置にスルーホールを設けた4電性の
基板に、絶縁体で被覆した芯線なプローブとして該P!
縁体を導電材の管の中で可動にしてスプリング性を持つ
ように形成した特定のインピーダンスを有する同軸ケー
ブルを挿入して、該導電性の基板を共通のアースとし、
該同軸ケーブルの他端を同軸コネクタらにより接続され
た検査回路につながった検査装置を提案したヶ〔作用〕 半導体素子の表面電極もしくは、半導体素子を搭載した
基板の表面電極の位置て対応した位置にスルーホールを
設けた導電性の基板を共通のアースとして、適宜な導電
性の管圧、絶縁体で被覆した芯線を挿入して、該絶縁体
で被覆した芯線にスプリング性をもたせて該導電性の管
の中で可動にして形成した特定のインピーダンスを有す
る同軸ケーブルを、該スルーホールへ挿入して固定して
、。
該芯線をプローブとすることにより、プローブから検査
装置までの全体のインピーダンスを整合することができ
、高速信号が乱れることを防止することができる。
また、上記のプローブがスプリング性を有していること
から、ある程度の段差のある被接触対象の′¥!を極に
でも容易に接触可能であり、プローブを構成する同軸グ
ープルに適度な柔軟性を持たせる(とにより、冷却フィ
ンらの障害物のある複雑な空間配置にも同軸ケーブルを
湾曲させることで対応することができる。
上記の働き洗より、高密度、超多ビンで高速信号による
動作試験が可能な半導体素子の電気特性測定用の電極を
被接触対象としたブロービングヘッドが可能で、短時間
で効率よく高信頼性で検査可能な半導体素子検査が可能
となる。
〔実施例〕
同軸ケーブルの絶縁体で被覆した芯線が可動でスプリン
グ性を持たせた特定の特性インピーダンスを有した構造
のものを、半導体素子の電気特性測定用の電極に対応す
る位置にスルーホールを設けた導電材の基板に固定して
、該芯線の先端形状を適宜だ成形してプローブとした構
成により、高密度、超多ビン、高速′電気特性を測定可
能な半導体素子検査装置の一例を、以下、図面にしたが
って説明する。
第1図及び第9図は、本発明の主要構成部分を断面図で
示したものである。
一ステンレス管14の一方の端を、半導体素子の電気特
性測定用の電極15の位置に対応するスルーホールを設
けた真鍮あるいは銅などの導電材の基板16に挿入して
はんだ接続(−1池方の端は、適宜な長さでわん曲させ
ることにより、電極15のピッチあるいは相対的な位置
を拡大したスルーホールを設けた真鍮あるいは銅などの
導電材の基板17に挿入してはんだ接続し、該ステンレ
ス管14の内径よりも若干小さな外径を有するテフロン
18で被覆したタングステンプローブ19を該ステンレ
ス管14に挿入して可動な同軸ブープル部分を作り、該
ステンレス管140心極15とは逆の終端部から露出し
た該テフロン18の外周をクリアランスなしのステンレ
ス管20でシールドし、該ステンレス管20の先端部に
適当なフランジあるいは凸部21を設け、該ステンレス
管20との間にクリアランスを設けたスプリング22を
挿入して、該スプリング22の他端を、基板17のスル
ーボールと同じ位置にステンレス管20の外径よりも若
干大きな径を有した基板23で固定して、該ステンレス
管20にスプリング性を持たせた構造の同軸ゲーブルを
検査回路につながっている同軸コネクタ24に接続した
構成とする。
なお、本実施例では、ステンレス管をわん曲させて電極
15のパターンを拡大した基板17および23を用いて
、スプリング性を持たせる構造としたが、電極15のパ
ターン寸法が他の構成材の大きさに対して余裕のある場
合は、第1o図のごと<、1M15のパターンと同じパ
ターンで穴径のみを適宜忙選んで、テフロン18で被覆
したタングステンプローブ12をステンレス管2oでシ
ールドした同軸ケーブルを用いて、該ステンレス管20
の外径より若干大きな径を有した2枚の基板25にスプ
リング22乞はさみ込んだ構成にしてもよい。
〔発明の効果〕
本発明によれば、被検査対象に段差があったり、障害物
を有する場合にも、半導体素子を効率よく高倍M度で検
査できるとい5効未を有する。
【図面の簡単な説明】
一第1図は、本発明に係る半導体検査装置の主要構成図
、第2図及び第3図は、従来技術の検査用プローブを示
す図、第4図は、はんだボールを電極上に有した半導体
素子を示した図、第5図は、はんだ溶融接続をした半導
体素子の実装状態を示す図、第6図は、突起電極と熱源
を有した多層基板からなるプローブカードを示す図、第
7図は、突起電極と多層基板からなるプローブカードの
断面を示す図、第8図は、従来使用されていた半導体素
子の′成極配置を示した斜面図、第9図は、本。 発明に係るブロービング部分の断面図、第10図は、本
発明に係るブロービング部の他の実施例を示す図である
。 1・・・ウェハ、2・・・半導体素子、3・・・電極、
4・・・プローブカード、5・・・プローブ、6・・・
はんだボール、7・・・配線基板、8・・・電極、9・
・・信号用導体配線、10・・・電源導体層、11・・
・多層基板からなるプローブカード、12・・・突起電
極、13・・・熱源、14・・・ステンレス管、15・
・パ電極、16・・・4竜材の基板、17・・・導電材
の基板、18・・・テフロン、、19・・・タングステ
ンプローブ、2o・・・ステンレス管、21・・・凸部
、22・・・スゲ9ング、23・・・導電材の基板、2
4・・・同軸コネクタ。 第3麿 を 子 42 閑5図 躬60 躬8図 第9悶      第70口

Claims (1)

    【特許請求の範囲】
  1. 1 被検査対象である半導体素子の電極に検査用信号の
    授受をするプローブと、該プローブを芯線として絶縁体
    でおおった被覆線と、該被覆との間に適度なクリアラン
    スを設けた導電体の管と、該導電体の管を挿入できるス
    ルーホールを設けたプローブ固定基板と、該導電体の管
    の終端部から露出した該絶縁体の外周をシールド材で被
    覆した同軸ケーブルと、該シールド材との間に適度なク
    リアランスを設けたスプリングと、該同軸ケーブルと接
    続された検査回路とを有することを特徴とする半導体素
    子検査装置。
JP1835887A 1987-01-30 1987-01-30 半導体素子検査装置 Pending JPS63187642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1835887A JPS63187642A (ja) 1987-01-30 1987-01-30 半導体素子検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1835887A JPS63187642A (ja) 1987-01-30 1987-01-30 半導体素子検査装置

Publications (1)

Publication Number Publication Date
JPS63187642A true JPS63187642A (ja) 1988-08-03

Family

ID=11969468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1835887A Pending JPS63187642A (ja) 1987-01-30 1987-01-30 半導体素子検査装置

Country Status (1)

Country Link
JP (1) JPS63187642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845996A (ja) * 1994-07-29 1996-02-16 Nec Corp 半導体装置用試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845996A (ja) * 1994-07-29 1996-02-16 Nec Corp 半導体装置用試験装置

Similar Documents

Publication Publication Date Title
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
JP3326095B2 (ja) 導電性接触子
JP4060919B2 (ja) 電気的接続装置、接触子製造方法、及び半導体試験方法
KR100795127B1 (ko) 웨이퍼 프로브
KR100855208B1 (ko) 고성능 테스터 인터페이스 모듈
US20080106292A1 (en) Probe card having cantilever probes
KR100449204B1 (ko) 고주파용 프로브의 에어 인터페이스 장치
JP3192270B2 (ja) 電極の接続装置
JP2539453B2 (ja) 半導体素子検査装置
JP2001235486A (ja) 検査用プローブ、及び該検査用プローブを備えた検査装置
JP3165066B2 (ja) 管状ばねを持つ弾性コネクタ
JP2976619B2 (ja) 半導体素子検査装置およびその製法
JPS63122141A (ja) 半導体素子検査装置
JPS63187642A (ja) 半導体素子検査装置
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
JPH0580124A (ja) 半導体素子検査装置
JP2001242195A (ja) コンタクトストラクチャ
JP2688444B2 (ja) 半導体lsi検査装置
JP2976321B2 (ja) プローブ装置
JPH0964126A (ja) ウェーハプローバ用接続リング
KR100480665B1 (ko) 수직식 프로브 장치
JPS63317784A (ja) 半導体素子検査装置
JPS63122140A (ja) 半導体素子検査装置及びその製法
JP7271824B2 (ja) 半導体デバイスの検査治具
JPH01319961A (ja) 半導体素子検査装置