JPS63122140A - 半導体素子検査装置及びその製法 - Google Patents
半導体素子検査装置及びその製法Info
- Publication number
- JPS63122140A JPS63122140A JP26754686A JP26754686A JPS63122140A JP S63122140 A JPS63122140 A JP S63122140A JP 26754686 A JP26754686 A JP 26754686A JP 26754686 A JP26754686 A JP 26754686A JP S63122140 A JPS63122140 A JP S63122140A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- electrodes
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000523 sample Substances 0.000 claims abstract description 69
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 23
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 claims description 28
- 238000007689 inspection Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 15
- 238000007747 plating Methods 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 241001590997 Moolgarda engeli Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、はんだ接続用端子を有する半導体素子の特性
を検査する装置に関するものである。
を検査する装置に関するものである。
半導体素子の検査には、第8図に示したような半導体素
子を形成したウェノS1の個々のチップ状の半導体素子
20表面の縁に、蒸着、スパッタあるいはめつぎ等によ
り形成した電極5を使用して第2図、第5図に示すよう
にプローブカード4からかなめに出たタングステン針な
どのプローブ5を、該プローブ5のたわみを利用した接
触圧により前記゛電極5をこすって接触をとり、その電
気特性を検査する方法が用いられている。
子を形成したウェノS1の個々のチップ状の半導体素子
20表面の縁に、蒸着、スパッタあるいはめつぎ等によ
り形成した電極5を使用して第2図、第5図に示すよう
にプローブカード4からかなめに出たタングステン針な
どのプローブ5を、該プローブ5のたわみを利用した接
触圧により前記゛電極5をこすって接触をとり、その電
気特性を検査する方法が用いられている。
半導体素子の高密度化が進み、第4図に示したようには
んだ溶融接続に供するはんだボール6をその電極上に有
する半導体素子を形成したチップ2を、はんだ溶融によ
って第5図に示すようにセラミック多層基板などの配線
基板7の表面の電極8と半導体素子2の電極上のはんだ
ボール6で接続する方法は、高密度実装1歩留りの高い
一括接続に適することから、その応用が拡大し、ている
。
んだ溶融接続に供するはんだボール6をその電極上に有
する半導体素子を形成したチップ2を、はんだ溶融によ
って第5図に示すようにセラミック多層基板などの配線
基板7の表面の電極8と半導体素子2の電極上のはんだ
ボール6で接続する方法は、高密度実装1歩留りの高い
一括接続に適することから、その応用が拡大し、ている
。
半導体素子の高密度化が進み、高速信号による動作試験
が必要となった場合のはんだボール6をその電極上に有
する前記半導体素子2の特性検査を可能とする検査方法
及び検査装置として、贋田らにより、特開昭58−73
129に記載のように、第6図、97図に示したごとく
、信号用導体配線9を電源導体層10をレファレンス層
とした一定の特性インピーダンスをもつラインとして形
成した多層基板からなるプローブカード11の表面に、
上記半導体素子2の電極に対応する位置にニッケルメッ
キを施したタングステンなどにより形成した突起電極1
2を形成し、上記多層基板11を、その突起電極12を
有する面とは逆の面の熱源13から加熱し、上記突起電
極12を上記はんだボール6に押しあて、はんだの溶融
により導通をとり、信号の授受を行ない、半導体素子の
検査を行なった後、再度上記多層基板11を加熱し、は
んだを溶かして突起電極12を引きはなすことにより行
なう半導体素子検査方法および装置が提案されている。
が必要となった場合のはんだボール6をその電極上に有
する前記半導体素子2の特性検査を可能とする検査方法
及び検査装置として、贋田らにより、特開昭58−73
129に記載のように、第6図、97図に示したごとく
、信号用導体配線9を電源導体層10をレファレンス層
とした一定の特性インピーダンスをもつラインとして形
成した多層基板からなるプローブカード11の表面に、
上記半導体素子2の電極に対応する位置にニッケルメッ
キを施したタングステンなどにより形成した突起電極1
2を形成し、上記多層基板11を、その突起電極12を
有する面とは逆の面の熱源13から加熱し、上記突起電
極12を上記はんだボール6に押しあて、はんだの溶融
により導通をとり、信号の授受を行ない、半導体素子の
検査を行なった後、再度上記多層基板11を加熱し、は
んだを溶かして突起電極12を引きはなすことにより行
なう半導体素子検査方法および装置が提案されている。
第2図、第3図に示した従来のプローブカードの検査方
法では、プローブ5の形状から、そこでの集中インダク
タンスが大ぎく、高速信号での検査に限界がある。丁な
わち、プローブカード上での信号線の特性インピーダン
スなR,プローブの集中インダクタンスをLとすると、
時定数はL/Rトtx ’l、R=50Q、L=5On
Hの場合テ1nsテ、この程度の高速信号を扱うと波形
がなまり正確な検査ができない。加えて、ある程度の接
触圧を得ろ霞め、プローブのたわみによるバネ性を利用
しているため、プローブ長を10mm以上にする必要が
あり、裸プローブによるインピーダンスの不整合、高速
信号の反射、クロストーク等のため波形が乱れろ欠点が
ある。したがって、通常は直流的な特性検査に限られて
いる。また、上記のブロービング方式では、プローブの
空間的な配置に限界があり、半導体素子の電極の高密度
化、総数の増大に対応できな(なっている。
法では、プローブ5の形状から、そこでの集中インダク
タンスが大ぎく、高速信号での検査に限界がある。丁な
わち、プローブカード上での信号線の特性インピーダン
スなR,プローブの集中インダクタンスをLとすると、
時定数はL/Rトtx ’l、R=50Q、L=5On
Hの場合テ1nsテ、この程度の高速信号を扱うと波形
がなまり正確な検査ができない。加えて、ある程度の接
触圧を得ろ霞め、プローブのたわみによるバネ性を利用
しているため、プローブ長を10mm以上にする必要が
あり、裸プローブによるインピーダンスの不整合、高速
信号の反射、クロストーク等のため波形が乱れろ欠点が
ある。したがって、通常は直流的な特性検査に限られて
いる。また、上記のブロービング方式では、プローブの
空間的な配置に限界があり、半導体素子の電極の高密度
化、総数の増大に対応できな(なっている。
一方、第6図、第7図に示した。はんだ溶融により半導
体素子電極と突起電極間の導通をとって信号線を一定の
特性インピーダンスをもつラインに形成した多層基板か
らなるプローブカードで第4図のような半導体素子を検
査する方法では、高速電気特性を検査することは可能で
あるが、半導体素子の電極上のはんだボールを溶融させ
る必要かある1、−め、半導体素子に熱ストレスを与え
、また1作業性が悪く検査時間が長くなる欠点があるb
上記第4図のような半導体素子の検査を行なうtめには
、短時間で半導体素子にストレスを与えることが少なく
、100〜50ローピツチの高密度で10mmに数百本
以上の多数本の電極に対応でき、高速電気特性が測定可
能な検査方法および装置が必要である。
体素子電極と突起電極間の導通をとって信号線を一定の
特性インピーダンスをもつラインに形成した多層基板か
らなるプローブカードで第4図のような半導体素子を検
査する方法では、高速電気特性を検査することは可能で
あるが、半導体素子の電極上のはんだボールを溶融させ
る必要かある1、−め、半導体素子に熱ストレスを与え
、また1作業性が悪く検査時間が長くなる欠点があるb
上記第4図のような半導体素子の検査を行なうtめには
、短時間で半導体素子にストレスを与えることが少なく
、100〜50ローピツチの高密度で10mmに数百本
以上の多数本の電極に対応でき、高速電気特性が測定可
能な検査方法および装置が必要である。
本発明は、上記の半導体素子を効率よく高信頼度で検査
する装置を提供するものである。
する装置を提供するものである。
本発明は、はんだ溶融接続のためのはんだボールを電極
上に形成した半導体素子を検査するに当り、上記電極に
対応する位置にスルーホールを設けたプローブ固定基板
にプローブを挿入して同定し、該プローブ固定基板を、
上記プローブに対応する同一の位置に電極を有する多層
基板にはんだ等により溶融接続し、該多層基板に一定の
特性インピーダンスをもつラインに形成した信号線によ
り、同軸コネクタらにより接続された検査回路につなが
った検査装置を提案した。また、確実にはんだボールと
の接触をとるため、プローブとしてタングステン線を電
解研摩して、その先端部をとがらせた形状もしくは曲面
をもった形状、もしくはプローブがその先端部をとがら
せた形状の一部に凹凸をもった形状にしたプローブを採
用した。
上に形成した半導体素子を検査するに当り、上記電極に
対応する位置にスルーホールを設けたプローブ固定基板
にプローブを挿入して同定し、該プローブ固定基板を、
上記プローブに対応する同一の位置に電極を有する多層
基板にはんだ等により溶融接続し、該多層基板に一定の
特性インピーダンスをもつラインに形成した信号線によ
り、同軸コネクタらにより接続された検査回路につなが
った検査装置を提案した。また、確実にはんだボールと
の接触をとるため、プローブとしてタングステン線を電
解研摩して、その先端部をとがらせた形状もしくは曲面
をもった形状、もしくはプローブがその先端部をとがら
せた形状の一部に凹凸をもった形状にしたプローブを採
用した。
前記プローブを作成するに当り、該プローブ固定基板に
プローブを挿入してはんだ等により溶融接続後、該プロ
ーブの全数を共通の正極として、一括して電解研摩を行
ない、電解研摩の液面を利用してプローブの長さおよび
平面性を一定にする製法を用いた。
プローブを挿入してはんだ等により溶融接続後、該プロ
ーブの全数を共通の正極として、一括して電解研摩を行
ない、電解研摩の液面を利用してプローブの長さおよび
平面性を一定にする製法を用いた。
本構成の半導体素子検査装置では、プローブをタングス
テン線の先端部をとがらせた形状にすることにより、は
んだボールの表面の接触不良原因となる酸化物を容易に
突き破り、はんだ材料と良好な接触が可能となる。また
、プローブの先端部をとがらせた形状の一部に凹凸部を
もたせることにより、はんだバンプへ圧入されたプロー
ブが、塑性変形するはんだ材料中で抜げに(くな9.電
気特性を測定中に摂動あるいは熱膨張らの要因で接触不
良となることを防止するのに役立ち、高信頼性の接触を
保つことが可能となる。なお、はんだボールにプローブ
を挿入しておこなう上記の検査方法におい1、はんだボ
ールが内部歪によりある程度の単性を有するため、プロ
ーブにバネ性がなくても良好な接触が可能となる。
テン線の先端部をとがらせた形状にすることにより、は
んだボールの表面の接触不良原因となる酸化物を容易に
突き破り、はんだ材料と良好な接触が可能となる。また
、プローブの先端部をとがらせた形状の一部に凹凸部を
もたせることにより、はんだバンプへ圧入されたプロー
ブが、塑性変形するはんだ材料中で抜げに(くな9.電
気特性を測定中に摂動あるいは熱膨張らの要因で接触不
良となることを防止するのに役立ち、高信頼性の接触を
保つことが可能となる。なお、はんだボールにプローブ
を挿入しておこなう上記の検査方法におい1、はんだボ
ールが内部歪によりある程度の単性を有するため、プロ
ーブにバネ性がなくても良好な接触が可能となる。
信号用導体配線を電源導体層をレファレンス層とした一
定の特性インピーダンスをもつラインとして形成した多
層基板の半導体素子のはんだボール位置に対応した位置
に形成した電極に、数mm以下の長さにした上記プロー
ブを接続することにより、高速信号が乱゛れることを防
止することができる。
定の特性インピーダンスをもつラインとして形成した多
層基板の半導体素子のはんだボール位置に対応した位置
に形成した電極に、数mm以下の長さにした上記プロー
ブを接続することにより、高速信号が乱゛れることを防
止することができる。
上記の働きにより、100〜500μmピッチの高密度
、10mm’に数百本以上の超多ピンでn8程度の高速
信号による動作試験が可能な、はんだボールを被接触材
料としたブロービングヘッドが可能で、短時間で効率よ
(高信頼性で検査可能な半導体素子検査か可能となる。
、10mm’に数百本以上の超多ピンでn8程度の高速
信号による動作試験が可能な、はんだボールを被接触材
料としたブロービングヘッドが可能で、短時間で効率よ
(高信頼性で検査可能な半導体素子検査か可能となる。
はんだ溶融接続のためのはんだボールを電極上に形成し
た半導体素子の該電極に対応する位置にプローブ固定基
板に固定した先端形状を適宜に成形したプローブを、イ
ンピーダンスを整合させた多層基板に接続した構成によ
り、高密度、超多ピン、高速電気特性を測定可能な半導
体素子検査装置の一例を以下、図面にしたがって説明す
る。
た半導体素子の該電極に対応する位置にプローブ固定基
板に固定した先端形状を適宜に成形したプローブを、イ
ンピーダンスを整合させた多層基板に接続した構成によ
り、高密度、超多ピン、高速電気特性を測定可能な半導
体素子検査装置の一例を以下、図面にしたがって説明す
る。
第1図及び第9図は、本発明の主要構成部分を断面図で
示したものである。14はその内部に信号配線、を源層
を有する第9図に示したようなパターン間隔拡大用の多
層配線基板、つまり、プローり固定用のアルミナ基板1
6側の信号配線9それぞれの間隔を、ガラスエポキシ多
層基板17側では、広くなるような配線構造となってい
る。その多層配線基板14は、通常アルミナセラミック
スで作られる。15は、この多層配線基板の下面の電極
にはんだ溶融接続されて直角に突き出たタングステン線
からなるプローブで、多層配線基板の内部の信号配線9
や電源層10と接続されている。ここで、信号配線9は
電源層10をレファレンス層としたス。
示したものである。14はその内部に信号配線、を源層
を有する第9図に示したようなパターン間隔拡大用の多
層配線基板、つまり、プローり固定用のアルミナ基板1
6側の信号配線9それぞれの間隔を、ガラスエポキシ多
層基板17側では、広くなるような配線構造となってい
る。その多層配線基板14は、通常アルミナセラミック
スで作られる。15は、この多層配線基板の下面の電極
にはんだ溶融接続されて直角に突き出たタングステン線
からなるプローブで、多層配線基板の内部の信号配線9
や電源層10と接続されている。ここで、信号配線9は
電源層10をレファレンス層としたス。
トリップ線路又はマイクロストリップ線路となっており
、一定の特性インピーダンスを有している。
、一定の特性インピーダンスを有している。
プローブ15としては、タングステン線を用い、その被
接触材である半導体素子2の電極上に形成されたはんだ
ボール6と良好な接触を得るため、はんだボール60表
面酸化物を突き破ることが可能なようにタングステン線
の先端部分を、10%のNaOH液中でタングステン線
を正極として、白金ステンプロープ15の先端部をとが
らせた形状もしくは曲面をもった゛形状とする。
接触材である半導体素子2の電極上に形成されたはんだ
ボール6と良好な接触を得るため、はんだボール60表
面酸化物を突き破ることが可能なようにタングステン線
の先端部分を、10%のNaOH液中でタングステン線
を正極として、白金ステンプロープ15の先端部をとが
らせた形状もしくは曲面をもった゛形状とする。
前記の多層基板14とタングステン7′ロープ15との
接続は、検査対象である半導体素子2の電極の位置に対
応したスルーホールを設けたプローブ固定用のアルミナ
基板16の該スルーホールの壁面をニッケルめっき後、
金めつぎ処理し、−万、タングステン線15のスルーホ
ール挿入部分をニッケルめっき後、金めつぎ処理して、
このタングステン線15をプローブ固定用のアルミナ基
板16の壁面及び多層配線基板14の電極にはんだ溶融
接続する。
接続は、検査対象である半導体素子2の電極の位置に対
応したスルーホールを設けたプローブ固定用のアルミナ
基板16の該スルーホールの壁面をニッケルめっき後、
金めつぎ処理し、−万、タングステン線15のスルーホ
ール挿入部分をニッケルめっき後、金めつぎ処理して、
このタングステン線15をプローブ固定用のアルミナ基
板16の壁面及び多層配線基板14の電極にはんだ溶融
接続する。
多層配線基板14の上部に配した間隔を広げたパッドは
ガラスエポキシ多層基板17の電極にはんだ溶融接続し
、このガラスエポキシ多層基板17の内部のインピーダ
ンスが整合された信号用導体配線を通じて、同軸コネク
タ18に接続された検査回路につながった構成とする、 ここで、エポキシ多層基板17は、寸法的にも材料的に
も従来から既に知られているものを使えばよい。
ガラスエポキシ多層基板17の電極にはんだ溶融接続し
、このガラスエポキシ多層基板17の内部のインピーダ
ンスが整合された信号用導体配線を通じて、同軸コネク
タ18に接続された検査回路につながった構成とする、 ここで、エポキシ多層基板17は、寸法的にも材料的に
も従来から既に知られているものを使えばよい。
半導体素子の検査時には、半導体素子を適宜な位置まで
垂直に上に動かし、本発明のブロービングヘッドのプロ
ーブが半導体素子のはんだボールに適宜な深さに圧入さ
れた状態で、電気信号による検査な行なう。
垂直に上に動かし、本発明のブロービングヘッドのプロ
ーブが半導体素子のはんだボールに適宜な深さに圧入さ
れた状態で、電気信号による検査な行なう。
ここで、ブロービングの先端加工は、第11図のように
、固定用アルミナ基板16に適当な長さのタングステン
線15を全数挿入してはんだ付は後、上面の電極に全油
もしくは導電シート19らを圧着して共通の正電極とし
、白金線20らを負電極として、10%のNaOH溶液
21で電解研摩することにより、この液面で一括し1平
面性の良好な先端加工が可能である。なお、必要に応じ
℃、取りはずし可能なスルーホールを設けた基板を、上
記の先端加工したプローブに挿入してガイド基板として
機械研摩により先端の−sン平坦化加工した後、該カイ
ト基板を取りはオしたプローブを用いてもよい。
、固定用アルミナ基板16に適当な長さのタングステン
線15を全数挿入してはんだ付は後、上面の電極に全油
もしくは導電シート19らを圧着して共通の正電極とし
、白金線20らを負電極として、10%のNaOH溶液
21で電解研摩することにより、この液面で一括し1平
面性の良好な先端加工が可能である。なお、必要に応じ
℃、取りはずし可能なスルーホールを設けた基板を、上
記の先端加工したプローブに挿入してガイド基板として
機械研摩により先端の−sン平坦化加工した後、該カイ
ト基板を取りはオしたプローブを用いてもよい。
はんだボールは、プローブ圧入時に塑性変形1状に凹凸
部をもたせたものを用いてもよい。
部をもたせたものを用いてもよい。
本発明によれば、はんだバンプを電極上に有した半導体
素子の高速信号による動作試験が可能であり、高密度、
超多ビンの半導体素子の動作試験をすることができる。
素子の高速信号による動作試験が可能であり、高密度、
超多ビンの半導体素子の動作試験をすることができる。
従って、短時間で効率よく高信頼性で検査可能な半導体
素子検査が可能となる。
素子検査が可能となる。
第1図は本発明に係る半導体素子検査装置の主。
要構成図、第2図及び第5図は従来技術の検査用9プロ
ーパを示す図、第4図は、はんだボールを電極上に有し
た半導体素子を示した斜視図、第5図は、はんだ溶融接
続をした半導体素子の実装状態を示す図、第6図は、突
起電極と熱源を有した多層基板からなる従来のプローブ
カードを示す図、第7図は、突起電極と多層基板からな
る従来のプローブカードの断面図、第8図は従来使用さ
れ工いた半導体素子の電極配置を示した斜視図、第9図
は本発明に係るブロービングヘッド部分の断面図、第1
0図は本発明に係るプローブの先端形状の一例を示す図
、第11図は本発明に係る10−プの一括電解研摩方法
の模式図、第12図は本発明に係るプローブ先端形状の
他の実施例を示す図である。 1、−1.ウェハ、2.・・・半導体素子。 6、・・・電極、 4・・・プローブカード
。 5、・・・プローブ2.&・・・はんだボール。 l・・・配線基板、8.・・・電極。 2・・・信号用導体配線、1α・・・電源導体層。 11、・・・多層基板からなるプローブカード。 12、・・・突起電極、15.・・・熱源。 14、・・・多層配線基板、15.・・・タングステン
プローブ16・・・プローブ固定用のアルミナ基板。 1Z・・・カラスエポキシ多層基板。 18、・・・同軸コネクタ、19・・・導電シート。 20・・・白金線、21・・・10%のNaOH溶液。 代理人升坪士 /JX 川 膀 男 第 1 図 篤 2 図 5 10−フ゛’ 15 タニク〉テニフb
−プ′第5図 第4図 アO−777−h 第8図 躬9図 其12 図 (Q) tb)Cc) 15 タニグステ5アD−ブ
ーパを示す図、第4図は、はんだボールを電極上に有し
た半導体素子を示した斜視図、第5図は、はんだ溶融接
続をした半導体素子の実装状態を示す図、第6図は、突
起電極と熱源を有した多層基板からなる従来のプローブ
カードを示す図、第7図は、突起電極と多層基板からな
る従来のプローブカードの断面図、第8図は従来使用さ
れ工いた半導体素子の電極配置を示した斜視図、第9図
は本発明に係るブロービングヘッド部分の断面図、第1
0図は本発明に係るプローブの先端形状の一例を示す図
、第11図は本発明に係る10−プの一括電解研摩方法
の模式図、第12図は本発明に係るプローブ先端形状の
他の実施例を示す図である。 1、−1.ウェハ、2.・・・半導体素子。 6、・・・電極、 4・・・プローブカード
。 5、・・・プローブ2.&・・・はんだボール。 l・・・配線基板、8.・・・電極。 2・・・信号用導体配線、1α・・・電源導体層。 11、・・・多層基板からなるプローブカード。 12、・・・突起電極、15.・・・熱源。 14、・・・多層配線基板、15.・・・タングステン
プローブ16・・・プローブ固定用のアルミナ基板。 1Z・・・カラスエポキシ多層基板。 18、・・・同軸コネクタ、19・・・導電シート。 20・・・白金線、21・・・10%のNaOH溶液。 代理人升坪士 /JX 川 膀 男 第 1 図 篤 2 図 5 10−フ゛’ 15 タニク〉テニフb
−プ′第5図 第4図 アO−777−h 第8図 躬9図 其12 図 (Q) tb)Cc) 15 タニグステ5アD−ブ
Claims (1)
- 【特許請求の範囲】 1、被検査対象である半導体素子の電極に検査用信号の
授受をするプローブと、スルーホールを設けてあり、該
スルーホールに該プローブを挿入できるようにしたプロ
ーブ固定基板と、該プローブ固定基板の上面に露出した
該プローブ端と接続されており、インピーダンス整合さ
せた信号線を有する多層基板と、該信号線を介して接続
された検査回路とからなることを特徴とする半導体素子
の検査装置。 2、該多層基板が、該プローブ固定基板側の信号線間隔
よりも該検査回路側の信号線間隔の方が広くなるような
信号線構成を有することを特徴とした特許請求の範囲第
1項記載の半導体素子検査装置。 3、該プローブが、その先端部の形状の一部に凹部若し
くは凸部又は凹凸部を有することを特徴とする特許請求
の範囲第1項記載の半導体素子検査装置。 4、アルミナ基板にスルーホールを設け、該スルーホー
ルにプローブを挿入し、該プローブの一端を共通の電極
とし、該プローブの他端を揃えて、一括して電解研摩溶
液に漬けて電解研摩し、該プローブの一端を多層基板の
電極とはんだ接続し、該多層基板と同軸コネクタを介し
て検査回路と接続することを特徴とする半導体素子の検
査装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26754686A JPH077787B2 (ja) | 1986-11-12 | 1986-11-12 | 半導体素子検査装置及びその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26754686A JPH077787B2 (ja) | 1986-11-12 | 1986-11-12 | 半導体素子検査装置及びその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63122140A true JPS63122140A (ja) | 1988-05-26 |
JPH077787B2 JPH077787B2 (ja) | 1995-01-30 |
Family
ID=17446317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26754686A Expired - Lifetime JPH077787B2 (ja) | 1986-11-12 | 1986-11-12 | 半導体素子検査装置及びその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077787B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990006518A1 (en) * | 1988-11-28 | 1990-06-14 | Cimm, Inc. | Wireless test fixture |
JPH03177038A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | 半導体lsi検査装置 |
JPH06140484A (ja) * | 1992-10-28 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | プローブカード |
JPH11148951A (ja) * | 1997-11-18 | 1999-06-02 | Pfu Ltd | インピーダンス測定装置およびその配線方法 |
JPWO2021182083A1 (ja) * | 2020-03-13 | 2021-09-16 |
-
1986
- 1986-11-12 JP JP26754686A patent/JPH077787B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990006518A1 (en) * | 1988-11-28 | 1990-06-14 | Cimm, Inc. | Wireless test fixture |
JPH03177038A (ja) * | 1989-12-06 | 1991-08-01 | Hitachi Ltd | 半導体lsi検査装置 |
JPH06140484A (ja) * | 1992-10-28 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | プローブカード |
JPH11148951A (ja) * | 1997-11-18 | 1999-06-02 | Pfu Ltd | インピーダンス測定装置およびその配線方法 |
JPWO2021182083A1 (ja) * | 2020-03-13 | 2021-09-16 | ||
WO2021182083A1 (ja) * | 2020-03-13 | 2021-09-16 | 日本電産リード株式会社 | 検査治具及びそれを備えた基板検査装置 |
US11988687B2 (en) | 2020-03-13 | 2024-05-21 | Nidec Read Corporation | Inspection jig and board inspection apparatus including the same |
Also Published As
Publication number | Publication date |
---|---|
JPH077787B2 (ja) | 1995-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7064566B2 (en) | Probe card assembly and kit | |
KR100454546B1 (ko) | 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물 | |
US6830460B1 (en) | Controlled compliance fine pitch interconnect | |
JPH11125646A (ja) | 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法 | |
JP6918518B2 (ja) | 電気特性の検査冶具 | |
KR20070111327A (ko) | 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법 | |
CN101176008A (zh) | 用于电测试的弹性探针 | |
JP2539453B2 (ja) | 半導体素子検査装置 | |
JPH11125645A (ja) | 垂直針型プローブカードおよびその製造方法 | |
KR102127728B1 (ko) | 개선된 그립핑 구조를 가지는 프로브 핀 | |
US20050093559A1 (en) | Connection pin | |
JPH11344509A (ja) | プローブカード及びプローブピン | |
JPS63122140A (ja) | 半導体素子検査装置及びその製法 | |
JP2003506833A (ja) | コンプライアンスを制御したファインピッチ配線 | |
JPS5811741B2 (ja) | プロ−ブボ−ド | |
US20040124507A1 (en) | Contact structure and production method thereof | |
TW490566B (en) | Contact structure having contact bumps | |
JPS63122141A (ja) | 半導体素子検査装置 | |
JPH0580124A (ja) | 半導体素子検査装置 | |
KR100480665B1 (ko) | 수직식 프로브 장치 | |
JP2688444B2 (ja) | 半導体lsi検査装置 | |
WO2001036986A1 (en) | Probe card | |
JPH0822875A (ja) | Icソケット | |
JP2021181933A (ja) | 垂直接触型プローブ、プローブカード及びソケット | |
KR101081209B1 (ko) | 인쇄회로기판 검사장치 및 그 제조방법 |