JPH11148951A - インピーダンス測定装置およびその配線方法 - Google Patents

インピーダンス測定装置およびその配線方法

Info

Publication number
JPH11148951A
JPH11148951A JP9315734A JP31573497A JPH11148951A JP H11148951 A JPH11148951 A JP H11148951A JP 9315734 A JP9315734 A JP 9315734A JP 31573497 A JP31573497 A JP 31573497A JP H11148951 A JPH11148951 A JP H11148951A
Authority
JP
Japan
Prior art keywords
wiring
power supply
layer
ground
impedance measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9315734A
Other languages
English (en)
Inventor
Osamu Imae
修 今江
Toshio Chiyoshima
敏夫 千代島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP9315734A priority Critical patent/JPH11148951A/ja
Publication of JPH11148951A publication Critical patent/JPH11148951A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の電源端子から電源のインピーダ
ンスを測定する際に、低インピーダンス接続を可能とす
るインピーダンス測定装置およびその配線方法を提供す
る。 【解決手段】 プリント回路板に形成された測定対象と
なる半導体装置の電源およびグランド端子に接続する電
極と、高周波コネクタとをプリント配線板に備え、該高
周波コネクタと前記電極とを内部配線で接続する。ま
た、内部配線は複数の配線を並列接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の電
源端子から電源のインピーダンスを測定する際に好適な
インピーダンス測定装置およびその配線方法に関するも
のである。
【０００２】
【従来の技術】電子機器における回路の電源を安定化す
るために、例えばＩＣ等の半導体装置の電源にはバイパ
スコンデンサが使用される。このバイパスコンデンサが
効果的に働いているかを調べる手法に半導体装置の電源
端子から電源のインピーダンスを測定する手法がある。
【０００３】この手法は、実験用のプリント回路板を使
用する場合は、測定用に最適なコネクタを設置できるた
め誤差なくインピーダンスを測定可能である。一方、実
際の製品であるプリント回路板を対象とすると、ビアや
リードのインピーダンスの影響を受け、正確な測定がで
きないのが実情である。
【０００４】図１４は従来技術の説明図を示すものであ
る。同図（ａ）において、プリント配線板５２には電源
配線パターン５５とグランド配線パターン５６とが形成
されている。電源配線パターン５５には半導体装置６１
のリードを含む電源電極６２が接続されている。また、
グランド配線パターン５６にはグランド電極６３が接続
されている。さらに、電源電極６２とグランド電極６３
とに形成されたフットプリント６４にはバイパスコンデ
ンサ６５が接続されている。
【０００５】インピーダンス測定においては、インピー
ダンスアナライザーに同軸ケーブルで接続された測定端
子は、ジャンパー線６６からなるものであり前述の電源
電極６２に接続されている。また、グランド電極６３へ
はジャンパー線６７によって接続されている。
【０００６】同図（ｂ）において、上記構成の等価回路
を説明する。インピーダンス測定において、ジャンパー
線６６，６７によって抵抗ＲとインダクタンスＬとが発
生することになる。なお、この時のインピーダンスは次
式によって求められる。
【０００７】
【数１】
【０００８】上式において、 Ｚ0：インピーダンス。 Ｒ：抵抗。 ｊωＬ：インダクタンス。 １／ｊωＣ：キャパシタンス。
【０００９】従って、図１５の従来技術のインピーダン
ス特性の図に示すように、ジャンパー線のインダクタン
スや抵抗成分によって、実際のバイパスコンデンサの共
振特性よりも悪くなって表れる。
【００１０】
【発明が解決しようとする課題】前記のごとく、従来の
技術では次のような問題点がある。
【００１１】１）ジャンパー線のインダクタンスや抵抗
成分によって正確なバイパスコンデンサの共振特性が測
定できない。
【００１２】
【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。
【００１３】プリント回路板に形成された測定対象とな
る半導体装置の電源およびグランド端子に接続する電極
と高周波コネクタとを内部配線で接続するようにする。
また、電極と高周波コネクタとの内部配線は複数の配線
を並列接続することによってインダクタンスを低減す
る。またさらに、分布定数線路を形成することによって
インダクタンスを低減する。
【００１４】上記の手段を取ることにより、インピーダ
ンス測定装置のインダクタンスは複数の配線を並列接続
することで小さくなり、インダクタンスを無視すること
ができる。従って、半導体装置の電源およびグランド端
子との接続において、低インピーダンス接続を可能とす
る。即ち、真のバイパスコンデンサの共振特性が表れる
ように働く。
【００１５】
【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。
【００１６】図１に示すように、プリント回路板に形成
された半導体装置の電源およびグランド端子に接続する
電極３と、高周波コネクタ４とをプリント配線板２に備
え、該高周波コネクタ４と前記電極３とを内部配線で接
続する。なお、前記内部配線は１層で形成する。
【００１７】また、図２に示すように、前記内部配線
は、電源配線パターン５とグランド配線パターン６とを
コプレーナー形状に形成することが好ましい。
【００１８】また、図３に示すように、前記内部配線
は、２層で形成する。なお、前記２層のうち、１層を電
源ベタ層７とし、他の層をグランドベタ層８とすること
もできる。
【００１９】また、図４に示すように、前記２層のう
ち、１層をグランド層９とし、他の層をマイクロストリ
ップラインを形成する電源配線パターン５とすることも
できる。
【００２０】また、図５に示すように、前記内部配線
は、３層で形成する。なお、図５（ａ）に示すように、
３層のうち、１層をマイクロストリップラインを形成し
た電源配線パターン５とし、他の２層をグランド層とす
る。
【００２１】また、図５（ｂ）に示すように、前記３層
のうち、２層をグランド層９とし、ストリップラインを
形成するように他の１層を前記グランド層９に挟まれた
電源配線パターン５とすることが好ましい。
【００２２】また、図６に示すように、前記内部配線
は、少なくとも４層で形成する。なお、図６（ｂ）に示
すように、前記内部配線は、電源配線パターン５とグラ
ンド層９との配線パターン層の構成を同一層構成で繰り
返すことが好ましい。
【００２３】また、図６（ｃ）に示すように、前記内部
配線は、電源配線パターン５とグランド層９との配線パ
ターン層の構成を異なる層構成で組合せることもでき
る。
【００２４】上記の実施の形態をとることにより、以下
に示す作用が働く。
【００２５】インピーダンス測定装置のインダクタンス
は複数の配線を並列接続することで小さくなり、インダ
クタンスを無視することができる。従って、プリント回
路板に形成された半導体装置の電源およびグランド端子
との接続において、低インピーダンス接続を可能とす
る。即ち、真のバイパスコンデンサの共振特性が表れる
ので、正確なバイパスコンデンサの共振特性を測定でき
る。
【００２６】また、内部配線を１層で形成することで安
価に製造する。
【００２７】また、内部配線をコプレーナー形状に形成
するものは電源配線パターンとグランド配線パターンと
の間隔を狭めることで、さらに低インピーダンス化を図
る。
【００２８】また、ストリップラインを形成するもの
は、インダクタンスはさらに小さくなる。
【００２９】また、内部配線を同一層構成で繰り返すも
のは、マイクロストリップラインと、ストリップライン
とを形成するものはインダクタンスはさらに小さくな
る。
【００３０】またさらに、図９に示すように、内部配線
によって高周波コネクタとプリント回路板に形成された
半導体装置の電源およびグランド端子に接続する電極と
を接続するインピーダンス測定装置の配線方法におい
て、複数の配線を並列接続することによってインダクタ
ンスを低減する。
【００３１】上記の実施の形態をとることにより、以下
に示す作用が働く。
【００３２】インダクタンスは並列接続することで小さ
くなり、インダクタンスを無視することができる。従っ
て、プリント回路板に形成された半導体装置の電源およ
びグランド端子との接続は低インピーダンス接続を可能
とする。
【００３３】また、図１０に示すように、内部配線によ
って高周波コネクタとプリント回路板に形成された半導
体装置の電源およびグランド端子に接続する電極とを接
続するインピーダンス測定装置の配線方法において、分
布定数線路を形成することによってインダクタンスを低
減する。
【００３４】また、図１１に示すように、内部配線によ
って高周波コネクタとプリント回路板に形成された半導
体装置の電源およびグランド端子に接続する電極とを接
続するインピーダンス測定装置の配線方法において、イ
ンピーダンスマッチングした分布定数線路を並列接続
し、複数の電極との接続をインピーダンスの乱れをなく
してインピーダンス測定を行う。
【００３５】さらに、図１２（ａ）に示すように、前記
分布定数線路の分岐方法は、１：Ｎ：Ｎ：Ｎ・・・とす
る。
【００３６】さらに、図１２（ｄ）に示すように、前記
分布定数線路の分岐方法は、電源層とグランド層とで分
岐の方法を異ならせることができる。
【００３７】上記の実施の形態をとることにより、以下
に示す作用が働く。
【００３８】インダクタンスの影響を解消することがで
きるので、プリント回路板に形成された半導体装置の電
源およびグランド端子との接続は低インピーダンス接続
を可能とする。
【００３９】
【実施例】この発明による代表的な１実施例を図１ない
し図１３によって説明する。なお、以下において、同じ
箇所は同一の符号を付して有り、詳細な説明を省略する
ことがある。
【００４０】図１は本発明の１層配線における実施例の
図である。
【００４１】同図（ａ）において、インピーダンス測定
装置１は、プリント配線板２と、電極３と、高周波コネ
クタ４とを主構成としている。プリント配線板２の表面
には電源配線パターン５とグランド配線パターン６とが
形成されている。電源配線パターン５およびグランド配
線パターン６には複数の電極３が形成されており、この
電極３は、図示しない実際の製品であるプリント回路板
に実装される半導体装置の電源およびグランド端子に対
向して形成されている。
【００４２】また、プリント配線板２には高周波コネク
タ４が取付けられており、前述の電源配線パターン５と
グランド配線パターン６とに接続されている。なお、同
図（ｂ）において、各電極３に接続される電源配線パタ
ーン５およびグランド配線パターン６のパターン模式図
を示す。
【００４３】インピーダンス測定においては、高周波コ
ネクタ４にインピーダンスアナライザーを同軸ケーブル
を介して接続する。さらに、電極３を実際の製品である
プリント回路板に実装される半導体装置の電源およびグ
ランド端子に対向して形成された、例えばフットプリン
トに直接当接してインピーダンス測定を行うものであ
る。
【００４４】図７は本発明の実施例の等価回路説明図で
ある。同図において、図１に示した構成の等価回路を示
している。
【００４５】同図に示すように、コイルＬは４本を並列
に接続することとなり、インダクタンスＬは小さくな
り、無視することができる。
【００４６】図２は本発明の１層配線における実施例の
図である。
【００４７】同図において、電源配線パターン５とグラ
ンド配線パターン６とは１層で形成されており、さら
に、電源配線パターン５とグランド配線パターン６とは
部分的に間隔を狭めるコプレーナー形状に形成するもの
である。これによって、インダクタンスＬを小さくする
ものである。
【００４８】また、前述のインピーダンス測定装置１に
接続する同軸ケーブルのインピーダンスＺ0 を５０Ωと
すると、電源配線パターン５とグランド配線パターン６
とはインピーダンスＺ0 が１５０Ωのパターンとなる。
【００４９】図３は本発明の２層配線における実施例の
図である。
【００５０】同図において、電源配線パターンとグラン
ド配線パターンとを２層で形成し、２層のうち、１層を
電源ベタ層７とし、他の層をグランドベタ層８とするも
のである。なお、本構成の等価回路は前述した図７と同
様である。
【００５１】図４は本発明の２層配線における実施例の
図である。
【００５２】同図において、前記２層のうち、１層をグ
ランド層９とし、他の層をマイクロストリップラインを
形成する電源配線パターン５とするものである。なお、
同図（ｂ）において、電極３に接続される電源配線パタ
ーン５のパターン模式図を示す。
【００５３】図８は本発明の実施例の等価回路説明図で
ある。同図において、図４に示した構成の等価回路を示
している。
【００５４】同図に示すように、分布定数線路（マイク
ロストリップライン）は４本並列に接続することとな
り、インダクタンスＬは小さくなり、無視することがで
きる。
【００５５】図５は本発明の３層配線における実施例の
図である。
【００５６】同図（ａ）において、３層のうち、１層を
マイクロストリップラインを形成した電源配線パターン
５とし、他の２層をグランド層９とする。即ち、１層目
は電源配線パターン５とし、２層目と３層目とはグラン
ド層９とするものである。
【００５７】同図（ｂ）において、３層のうち、２層を
グランド層９とし、ストリップラインを形成するように
他の１層をグランド層９に挟まれた電源配線パターン５
とする。即ち、１層目と３層目とはグランド層９とし、
２層目は電源配線パターン５とするものである。これに
よって、インダクタンスＬはさらに小さくなる。
【００５８】図６は本発明の４層配線における実施例の
図である。
【００５９】同図（ａ）において、１層目はマイクロス
トリップラインを形成した電源配線パターン５とし、２
層目と３層目と４層目とはグランド層９とするものであ
る。
【００６０】同図（ｂ）において、電源配線パターン５
とグランド層９との配線パターン層の構成を同一層構成
で繰り返すように構成する。即ち、マイクロストリップ
ラインを形成した電源配線パターン５を繰り返すよう
に、１層目と３層目とは電源配線パターン５とし、２層
目と４層目とはグランド層９とするものである。また、
電源配線パターン５のうちの１層がストリップラインを
形成するものである。これによって、インダクタンスは
一番小さくなる。
【００６１】同図（ｃ）において、電源配線パターン５
とグランド配線パターン６との配線パターン層の構成を
異なる層構成で組合せるもので、１層は電源配線パター
ン５とグランド配線パターン６とをコプレーナー形状と
し、他の３層のうち、２層をグランド層９とし、ストリ
ップラインを形成するように他の１層をグランド層９に
挟まれた電源配線パターン５とする。即ち、１層目は電
源配線パターン５とグランド配線パターン６とをコプレ
ーナー形状に形成し、２層目と４層目とはグランド層９
とし、３層目は電源配線パターン５とするものである。
【００６２】図９は本発明の実施例の説明図である。
【００６３】同図において、内部配線によって高周波コ
ネクタとプリント回路板に形成された半導体装置の電源
およびグランド端子に接続する電極とを接続するインピ
ーダンス測定装置の配線方法において、例えば３本の配
線を並列接続することによってインダクタンスを低減す
るものである。
【００６４】図１０は本発明の実施例の説明図である。
【００６５】同図において、内部配線によって高周波コ
ネクタとプリント回路板に形成された半導体装置の電源
およびグランド端子に接続する電極とを接続するインピ
ーダンス測定装置の配線方法において、分布定数線路を
形成することによってインダクタンスを低減するもので
あり、インダクタンスの影響を解消することができる。
【００６６】図９および図１０に示す実施例では、プリ
ント回路板に形成された半導体装置の電源およびグラン
ド端子との接続は低インピーダンス接続を可能とする。
【００６７】図１１は本発明の実施例の説明図である。
【００６８】同図において、内部配線によって高周波コ
ネクタとプリント回路板に形成された半導体装置の電源
およびグランド端子に接続する電極とを接続するインピ
ーダンス測定装置の配線方法において、インピーダンス
マッチングした分布定数線路を２つに分岐して並列接続
し、複数の電極との接続をインピーダンスの乱れをなく
してインピーダンス測定を行うものである。
【００６９】図１２は本発明の実施例の説明図である。
【００７０】同図（ａ）において、前述の分布定数線路
の分岐方法を、１：Ｎ：Ｎとするものである。なお、Ｎ
は任意の数とすることができる。例えば、同図（ｂ）に
示すように、前記分布定数線路の分岐を、１：４：４：
４とすることができる。さらに、同図（ｃ）に示すよう
に、前記分布定数線路の分岐を、１：２：２：２とする
ことができる。
【００７１】また、前述のインピーダンス測定装置１に
接続する同軸ケーブルのインピーダンスＺ0 に対して、
一番目の分岐における分布定数線路のインピーダンスＺ
0 はｎ倍となる。さらに、二番目の分岐における分布定
数線路のインピーダンスＺ0はｎ×ｎ倍となる。
【００７２】また、同図（ｄ）に示すように、前記分布
定数線路の分岐方法において、電源層とグランド層とで
分岐の方法を異ならせることができる。例えば、電源層
の分布定数線路の分岐を１：２：２とし、グランド層の
分布定数線路の分岐を１：４：４とすることができる。
【００７３】以上、本発明の実施例によれば、図１３の
本発明のインピーダンス特性の図に示すように、実際の
バイパスコンデンサの共振特性が表れるようになる。
【００７４】
【発明の効果】以上説明したように本発明によれば、次
に示すような効果が期待できる。
【００７５】プリント回路板に形成された半導体装置の
電源およびグランド端子に接続する電極と、高周波コネ
クタとをプリント配線板に備え、該高周波コネクタと前
記電極とを内部配線で接続するので、インピーダンス測
定装置のインダクタンスは複数の配線を並列接続するこ
とで小さくなり、インダクタンスを無視することができ
る。従って、プリント回路板に形成された半導体装置の
電源およびグランド端子との接続において、低インピー
ダンス接続を可能とする。即ち、真のバイパスコンデン
サの共振特性が表れるので、バイパスコンデンサの共振
特性を正確に測定することができる。
【００７６】前記内部配線は、電源配線パターンとグラ
ンド配線パターンとをコプレーナー形状に形成するの
で、電源配線パターンとグランド配線パターンとの間隔
を狭めることで、さらに低インピーダンス化を図ること
ができる。
【００７７】前記内部配線は、３層で形成し、３層のう
ち、２層をグランド層とし、ストリップラインを形成す
るように他の１層を前記グランド層に挟まれた電源配線
パターンとするので、インダクタンスはさらに小さくす
ることができる。
【００７８】前記内部配線は、少なくとも４層で形成
し、電源配線パターンとグランド配線パターンとの配線
パターン層の構成を同一層構成で繰り返す。即ち、マイ
クロストリップラインを繰り返す。また、電源配線パタ
ーン層のうちの１層でストリップラインを形成するの
で、インダクタンスはさらに小さくすることができる。
【００７９】内部配線によって高周波コネクタとプリン
ト回路板に形成された半導体装置の電源およびグランド
端子に接続する電極とを接続するインピーダンス測定装
置の配線方法において、複数の配線を並列接続すること
によってインダクタンスを低減するので、インダクタン
スを無視することができる。従って、プリント回路板に
形成された半導体装置の電源およびグランド端子との接
続は低インピーダンス接続を可能とする。
【００８０】内部配線によって高周波コネクタとプリン
ト回路板に形成された半導体装置の電源およびグランド
端子に接続する電極とを接続するインピーダンス測定装
置の配線方法において、分布定数線路を形成することに
よってインダクタンスを低減するので、インダクタンス
の影響を解消することができる。従って、プリント回路
板に形成された半導体装置の電源およびグランド端子と
の接続は低インピーダンス接続を可能とする。
【図面の簡単な説明】
【図１】本発明の１層配線における実施例の図である。
【図２】本発明の１層配線における実施例の図である。
【図３】本発明の２層配線における実施例の図である。
【図４】本発明の２層配線における実施例の図である。
【図５】本発明の３層配線における実施例の図である。
【図６】本発明の４層配線における実施例の図である。
【図７】本発明の実施例の等価回路説明図である。
【図８】本発明の実施例の等価回路説明図である。
【図９】本発明の実施例の説明図である。
【図１０】本発明の実施例の説明図である。
【図１１】本発明の実施例の説明図である。
【図１２】本発明の実施例の説明図である。
【図１３】本発明のインピーダンス特性の図である。
【図１４】従来技術の説明図である。
【図１５】従来技術のインピーダンス特性の図である。
【符号の説明】
１：インピーダンス測定装置 ２：プリント配線板 ３：電極 ４：高周波コネクタ ５：電源配線パターン ６：グランド配線パターン ７：電源ベタ層 ８：グランドベタ層 ９：グランド層

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】プリント回路板に形成された半導体装置の
    電源およびグランド端子に接続する電極（３）と、 高周波コネクタ（４）とをプリント配線板（２）に備
    え、 該高周波コネクタ（４）と前記電極（３）とを内部配線
    で接続する、 ことを特徴とするインピーダンス測定装置。
  2. 【請求項２】前記内部配線は、１層で形成する、 ことを特徴とする請求項１に記載のインピーダンス測定
    装置。
  3. 【請求項３】前記内部配線は、電源配線パターン（５）
    とグランド配線パターン（６）とをコプレーナー形状に
    形成する、 ことを特徴とする請求項２に記載のインピーダンス測定
    装置。
  4. 【請求項４】前記内部配線は、２層で形成する、 ことを特徴とする請求項１に記載のインピーダンス測定
    装置。
  5. 【請求項５】前記２層のうち、１層を電源ベタ層（７）
    とし、他の層をグランドベタ層（８）とする、 ことを特徴とする請求項４に記載のインピーダンス測定
    装置。
  6. 【請求項６】前記２層のうち、１層をグランド層（９）
    とし、他の層をマイクロストリップラインを形成する電
    源配線パターン（５）とする、 ことを特徴とする請求項４に記載のインピーダンス測定
    装置。
  7. 【請求項７】前記内部配線は、３層で形成する、 ことを特徴とする請求項１に記載のインピーダンス測定
    装置。
  8. 【請求項８】前記３層のうち、２層をグランド層（９）
    とし、ストリップラインを形成するように他の１層を前
    記グランド層（９）に挟まれた電源配線パターン（５）
    とする、 ことを特徴とする請求項７に記載のインピーダンス測定
    装置。
  9. 【請求項９】前記内部配線は、少なくとも４層で形成す
    る、 ことを特徴とする請求項１に記載のインピーダンス測定
    装置。
  10. 【請求項１０】前記内部配線は、電源配線パターン
    （５）とグランド層（９）との配線パターン層の構成を
    同一層構成で繰り返す、 ことを特徴とする請求項９に記載のインピーダンス測定
    装置。
  11. 【請求項１１】前記内部配線は、電源配線パターン
    （５）とグランド層（９）との配線パターン層の構成を
    異なる層構成で組合せる、 ことを特徴とする請求項９に記載のインピーダンス測定
    装置。
  12. 【請求項１２】内部配線によって高周波コネクタとプリ
    ント回路板に形成された半導体装置の電源およびグラン
    ド端子に接続する電極とを接続するインピーダンス測定
    装置の配線方法において、 複数の配線を並列接続することによってインダクタンス
    を低減する、 ことを特徴とするインピーダンス測定装置の配線方法。
  13. 【請求項１３】内部配線によって高周波コネクタとプリ
    ント回路板に形成された半導体装置の電源およびグラン
    ド端子に接続する電極とを接続するインピーダンス測定
    装置の配線方法において、 分布定数線路を形成することによってインダクタンスを
    低減する、 ことを特徴とするインピーダンス測定装置の配線方法。
  14. 【請求項１４】内部配線によって高周波コネクタとプリ
    ント回路板に形成された半導体装置の電源およびグラン
    ド端子に接続する電極とを接続するインピーダンス測定
    装置の配線方法において、 インピーダンスマッチングした分布定数線路を並列接続
    し、複数の電極との接続をインピーダンスの乱れをなく
    してインピーダンス測定を行う、 ことを特徴とする請求項１２および請求項１３に記載の
    インピーダンス測定装置の配線方法。
  15. 【請求項１５】前記分布定数線路の分岐は、１：Ｎ：
    Ｎ：Ｎ・・・とする、 ことを特徴とする請求項１４に記載のインピーダンス測
    定装置の配線方法。
  16. 【請求項１６】前記分布定数線路の分岐は、電源層とグ
    ランド層とで分岐を異ならせる、 ことを特徴とする請求項１５に記載のインピーダンス測
    定装置の配線方法。
JP9315734A 1997-11-18 1997-11-18 インピーダンス測定装置およびその配線方法 Pending JPH11148951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9315734A JPH11148951A (ja) 1997-11-18 1997-11-18 インピーダンス測定装置およびその配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9315734A JPH11148951A (ja) 1997-11-18 1997-11-18 インピーダンス測定装置およびその配線方法

Publications (1)

Publication Number Publication Date
JPH11148951A true JPH11148951A (ja) 1999-06-02

Family

ID=18068901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9315734A Pending JPH11148951A (ja) 1997-11-18 1997-11-18 インピーダンス測定装置およびその配線方法

Country Status (1)

Country Link
JP (1) JPH11148951A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512218B1 (ko) * 2001-08-08 2005-09-05 가부시키가이샤 히타치세이사쿠쇼 검사 장치
US7292054B2 (en) 2005-03-17 2007-11-06 Nec Electronics Corporation Impedance measuring apparatus of package substrate and method for the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216177A (en) * 1975-07-30 1977-02-07 Hitachi Ltd Probe card
JPS63122140A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 半導体素子検査装置及びその製法
JPH0232068U (ja) * 1988-08-22 1990-02-28
JPH0529051A (ja) * 1991-07-24 1993-02-05 Sony Corp Ｉｃ用コンタクタ
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JPH06308158A (ja) * 1993-04-27 1994-11-04 Nitto Denko Corp 導通検査装置
JPH08250559A (ja) * 1995-03-14 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置の検査方法及びプローブカード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216177A (en) * 1975-07-30 1977-02-07 Hitachi Ltd Probe card
JPS63122140A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 半導体素子検査装置及びその製法
JPH0232068U (ja) * 1988-08-22 1990-02-28
JPH0529051A (ja) * 1991-07-24 1993-02-05 Sony Corp Ｉｃ用コンタクタ
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JPH06308158A (ja) * 1993-04-27 1994-11-04 Nitto Denko Corp 導通検査装置
JPH08250559A (ja) * 1995-03-14 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置の検査方法及びプローブカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512218B1 (ko) * 2001-08-08 2005-09-05 가부시키가이샤 히타치세이사쿠쇼 검사 장치
US7292054B2 (en) 2005-03-17 2007-11-06 Nec Electronics Corporation Impedance measuring apparatus of package substrate and method for the same

Similar Documents

Publication Publication Date Title
US4764723A (en) Wafer probe
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
US6678169B2 (en) Printed circuit board and electronic equipment using the board
US6512181B2 (en) Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board
US8030580B2 (en) Printed wiring board and electronic apparatus including same
US5544018A (en) Electrical interconnect device with customizeable surface layer and interwoven signal lines
JP2002538435A (ja) 高帯域受動集積回路テスタのプローブカードアセンブリ
JPH06140484A (ja) プローブカード
US7388279B2 (en) Tapered dielectric and conductor structures and applications thereof
JP3376731B2 (ja) 高周波用のプリント基板及びこれを用いたプローブカード
TWI247453B (en) Signal transmission structure
US6762367B2 (en) Electronic package having high density signal wires with low resistance
US5559443A (en) Jig for measuring the characteristics of a semiconductor, manufacturing method for the same, and usage of the same
US7388424B2 (en) Apparatus for providing a high frequency loop back with a DC path for a parametric test
JPH11148951A (ja) インピーダンス測定装置およびその配線方法
US7057114B2 (en) Circuit board with added impedance
JP3070437U (ja) 半導体試験装置
JPH04304646A (ja) ゴムコンダクター及び半導体デバイスの試験方法
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JPH11354674A (ja) ボール・グリッド・アレイ型パッケージ
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法
JP3954415B2 (ja) 配線用補助パッケージ
JPS62173733A (ja) 高速信号測定装置
JP2022026046A (ja) 基板間接続構造および基板間接続方法
JP2814722B2 (ja) プリント配線基板