JPH0770634B2 - セラミツクスパツケ−ジ及びその製造方法 - Google Patents
セラミツクスパツケ−ジ及びその製造方法Info
- Publication number
- JPH0770634B2 JPH0770634B2 JP60009772A JP977285A JPH0770634B2 JP H0770634 B2 JPH0770634 B2 JP H0770634B2 JP 60009772 A JP60009772 A JP 60009772A JP 977285 A JP977285 A JP 977285A JP H0770634 B2 JPH0770634 B2 JP H0770634B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide layer
- ceramic
- glass
- ceramics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 54
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 35
- 239000011521 glass Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000010304 firing Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 20
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/166—Material
- H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、窒化アルミニウムを用いたセラミックスパッ
ケージ及びその製造方法に関する。
ケージ及びその製造方法に関する。
従来、半導体装置に半導体集積回路素子を組込むための
気密容器として、セラミックス基板とセラミックスキャ
ップとを低融点ガラスにより接着し、気密封止してなる
セラミックスパッケージが用いられている。この種のパ
ッケージでは、セラミックス基板材料として通常アルミ
ナ(Al2O3)が使用されており、このAl2O3でも放熱の点
で一応十分である。しかし、最近の集積回路の集積度の
向上に伴い1チップの発熱量が大きくなると、Al2O3で
は放熱が不十分となることが懸念されており、放熱性の
向上手段が要望されている。そこで本発明者等は、高熱
伝導用として熱伝導性により優れた窒化アルミニウム
(AlN)を使用してパッケージを作成することを検討し
た。
気密容器として、セラミックス基板とセラミックスキャ
ップとを低融点ガラスにより接着し、気密封止してなる
セラミックスパッケージが用いられている。この種のパ
ッケージでは、セラミックス基板材料として通常アルミ
ナ(Al2O3)が使用されており、このAl2O3でも放熱の点
で一応十分である。しかし、最近の集積回路の集積度の
向上に伴い1チップの発熱量が大きくなると、Al2O3で
は放熱が不十分となることが懸念されており、放熱性の
向上手段が要望されている。そこで本発明者等は、高熱
伝導用として熱伝導性により優れた窒化アルミニウム
(AlN)を使用してパッケージを作成することを検討し
た。
しかしながら、AlNを用いると、次のような問題を招く
ことになる。即ち、一般にAlNはガラス,金属,セラミ
ックス他の物質のぬれ性が悪く、強固に接合できない。
できたとしてもセラミックスパッケージの封止に関し
て、溶着の際、ガラス中に気泡が生じそのため気密性が
損われたり接合強度が弱くなることがあり、特にAlNはA
l2O3に比べてガラスとの接合強度が弱い。このため、セ
ラミックス基板とセラミックスキャップやリードフレー
ムとの接着強度が不十分となり、気密性及び強度の低下
を招く虞れがある。また、AlNは酸化液,メッキ液等の
薬品に表面が侵され易く、このためパッケージ製作時に
重量低下,重量増大や寸法変化を引起こす等の問題を招
くことになる。
ことになる。即ち、一般にAlNはガラス,金属,セラミ
ックス他の物質のぬれ性が悪く、強固に接合できない。
できたとしてもセラミックスパッケージの封止に関し
て、溶着の際、ガラス中に気泡が生じそのため気密性が
損われたり接合強度が弱くなることがあり、特にAlNはA
l2O3に比べてガラスとの接合強度が弱い。このため、セ
ラミックス基板とセラミックスキャップやリードフレー
ムとの接着強度が不十分となり、気密性及び強度の低下
を招く虞れがある。また、AlNは酸化液,メッキ液等の
薬品に表面が侵され易く、このためパッケージ製作時に
重量低下,重量増大や寸法変化を引起こす等の問題を招
くことになる。
本発明の目的は、セラミックス基板材料として窒化アル
ミニウムを用いた場合にも該窒化アルミニウム基板とセ
ラミックスキャップ及び必要な場合にリードフレームと
の接着強度を十分強くすることができ、半導体集積回路
のパッケージングに好適するセラミックスパッケージ及
びその製造方法を提供することにある。
ミニウムを用いた場合にも該窒化アルミニウム基板とセ
ラミックスキャップ及び必要な場合にリードフレームと
の接着強度を十分強くすることができ、半導体集積回路
のパッケージングに好適するセラミックスパッケージ及
びその製造方法を提供することにある。
本発明の骨子は、窒化アルミニウムからなるセラミック
ス基板の表面に酸化層を形成することにより、基板とガ
ラス層との接合強度を高めることにある。
ス基板の表面に酸化層を形成することにより、基板とガ
ラス層との接合強度を高めることにある。
AlNを酸化するとその表面に薄い酸化膜(Al2O3,AlN−Al
2O3,3Y2O3・5Al2O3等)が形成されるが、なかでもAl2O3
はガラスとの接合強度の強いものである。さらに、AlN
の表面酸化膜の一つであるAl2O3は下地AlN基板と強い結
合状態にある。従って、AlNからなるセラミックス基板
の表面を酸化することにより、該基板とガラス層との接
合強度を向上させることができ、これにより基板とキャ
ップとの接着強度を十分大きくすることが可能となる。
なお、表面酸化によりAlN基板の熱伝導率が低下するこ
とが考えられる、数[μm]の薄い酸化膜であれば、基
体となる板の厚さが通常1.5[mm]以上あって両者の比
は1.5μm/1.5mm=10-3もあるため、熱伝導率の低下は殆
どないことが本発明者等の実験によって確認されてい
る。
2O3,3Y2O3・5Al2O3等)が形成されるが、なかでもAl2O3
はガラスとの接合強度の強いものである。さらに、AlN
の表面酸化膜の一つであるAl2O3は下地AlN基板と強い結
合状態にある。従って、AlNからなるセラミックス基板
の表面を酸化することにより、該基板とガラス層との接
合強度を向上させることができ、これにより基板とキャ
ップとの接着強度を十分大きくすることが可能となる。
なお、表面酸化によりAlN基板の熱伝導率が低下するこ
とが考えられる、数[μm]の薄い酸化膜であれば、基
体となる板の厚さが通常1.5[mm]以上あって両者の比
は1.5μm/1.5mm=10-3もあるため、熱伝導率の低下は殆
どないことが本発明者等の実験によって確認されてい
る。
本発明はこのような点に着目してなされたもので、セラ
ミックス基板として窒化アルミニウムを用いたセラミッ
クスパッケージにおいて、前記基板のセラミックスキャ
ップとのガラス接着に供される部分及び必要な場合に金
属リードフレームの固定部分に、表面酸化により酸化膜
を形成するようにしたものである。
ミックス基板として窒化アルミニウムを用いたセラミッ
クスパッケージにおいて、前記基板のセラミックスキャ
ップとのガラス接着に供される部分及び必要な場合に金
属リードフレームの固定部分に、表面酸化により酸化膜
を形成するようにしたものである。
また本発明は、上記の構造を実現するセラミックスパッ
ケージの製造方法において、窒化アルミニウムからなり
その上面に半導体チップが載置されるセラミックス基板
の表面を酸化処理して酸化層を形成したのち、基板上の
酸化層上にガラス層を被着し、次いで上記ガラス層を介
してセラミックスキャップ及び必要な場合にはリードフ
レームを前記基板上の酸化層に接着するようにした方法
である。
ケージの製造方法において、窒化アルミニウムからなり
その上面に半導体チップが載置されるセラミックス基板
の表面を酸化処理して酸化層を形成したのち、基板上の
酸化層上にガラス層を被着し、次いで上記ガラス層を介
してセラミックスキャップ及び必要な場合にはリードフ
レームを前記基板上の酸化層に接着するようにした方法
である。
本発明によれば、AlNをセラミックス基板材料として用
いているので、Al2O3を用いた場合に比して、30[%]
程度熱抵抗を小さくすることができる。このため、内部
に実装すべき半導体チップの発熱量が大きくなっても十
分に対処することができる。また、AlN基板の表面を酸
化しているので、基板とガラス層との接合強度を十分高
くすることができ、これによりAlN基板とセラミックス
キャップ若しくはリードフレームとの接着強度を十分大
きくすることができる。このため、Al2O3基板を用いた
場合と同様に、十分な気密封止若しくはリード強度を実
現することが可能である。また、半導体チップを導体ペ
ーストを焼成してなる導体層上にマウントする場合、上
記ペーストの焼成とAlN基板の酸化とを同時に行うよう
にすれば、工程の増加を招くことなく容易に実現するこ
とが可能である。
いているので、Al2O3を用いた場合に比して、30[%]
程度熱抵抗を小さくすることができる。このため、内部
に実装すべき半導体チップの発熱量が大きくなっても十
分に対処することができる。また、AlN基板の表面を酸
化しているので、基板とガラス層との接合強度を十分高
くすることができ、これによりAlN基板とセラミックス
キャップ若しくはリードフレームとの接着強度を十分大
きくすることができる。このため、Al2O3基板を用いた
場合と同様に、十分な気密封止若しくはリード強度を実
現することが可能である。また、半導体チップを導体ペ
ーストを焼成してなる導体層上にマウントする場合、上
記ペーストの焼成とAlN基板の酸化とを同時に行うよう
にすれば、工程の増加を招くことなく容易に実現するこ
とが可能である。
以下、本発明の詳細を図示の実施例によって説明する。
第1図(a)〜(f)は本発明の一実施例に係わるセラ
ミックスパッケージ製造工程を示す断面図である。ま
ず、第1図(a)に示す如くAlNからなるセラミックス
基板11のキャビティ上に導体ペースト12を印刷する。こ
こで、導体ペースト12としては、例えばAg−Pdペースト
(ESL社製No.9601)を用いた。
ミックスパッケージ製造工程を示す断面図である。ま
ず、第1図(a)に示す如くAlNからなるセラミックス
基板11のキャビティ上に導体ペースト12を印刷する。こ
こで、導体ペースト12としては、例えばAg−Pdペースト
(ESL社製No.9601)を用いた。
次いで、空気中,温度930[℃],保持時間10分で熱処
理し上記導体ペースト12を焼成する。このとき、上記熱
処理工程により、導体ペースト12の焼成と同時に第1図
(b)に示す如くセラミックス基板11の表面を酸化し酸
化層13を形成する。酸化層13はAl2O3で、その厚さは5
[μm]程度とした。
理し上記導体ペースト12を焼成する。このとき、上記熱
処理工程により、導体ペースト12の焼成と同時に第1図
(b)に示す如くセラミックス基板11の表面を酸化し酸
化層13を形成する。酸化層13はAl2O3で、その厚さは5
[μm]程度とした。
次いで、第1図(c)に示す如く基板上面の酸化層13上
に接着層としてのガラス層14を被着する。ここで、ガラ
ス層14はAlN基板11自体でなく酸化層13と接することに
なるので、後続する焼成において、ガラス層14とAlN基
板11との接合強度を大きく(ガラスとAl2O3との接合強
度と同程度に)することが可能となる。ここで、Al2O3
は基体となるAlNから連続的に連なって生成されている
ために(段階的にAl2O3化しているために)、両者の接
合強度は一般にガラス−Al2O3接合よりも強固である。
に接着層としてのガラス層14を被着する。ここで、ガラ
ス層14はAlN基板11自体でなく酸化層13と接することに
なるので、後続する焼成において、ガラス層14とAlN基
板11との接合強度を大きく(ガラスとAl2O3との接合強
度と同程度に)することが可能となる。ここで、Al2O3
は基体となるAlNから連続的に連なって生成されている
ために(段階的にAl2O3化しているために)、両者の接
合強度は一般にガラス−Al2O3接合よりも強固である。
次いで、第1図(d)に示す如く、ガラス層14上に複数
のリードフレーム15を形成した。その後、第1図(e)
に示す如く前記導体ペースト12を焼成してなる導体層1
2′上に半導体チップ16を実装し、続いてチップ16とリ
ードフレーム15との接続をボンディングワイヤ17にて行
った。なお、この状態における平面図を第2図に示す。
のリードフレーム15を形成した。その後、第1図(e)
に示す如く前記導体ペースト12を焼成してなる導体層1
2′上に半導体チップ16を実装し、続いてチップ16とリ
ードフレーム15との接続をボンディングワイヤ17にて行
った。なお、この状態における平面図を第2図に示す。
次いで、第1図(f)に示す如く、ガラス層18を下面に
被着したAl2O3からなるセラミックスキャップ19を上記
ガラス層18が前記ガラス層14と接するように配置する。
この状態で、基板11及びキャップ19を自重圧接し、ガラ
ス層14,18を焼成することにより、基板11とキャップ19
との接着を行った。
被着したAl2O3からなるセラミックスキャップ19を上記
ガラス層18が前記ガラス層14と接するように配置する。
この状態で、基板11及びキャップ19を自重圧接し、ガラ
ス層14,18を焼成することにより、基板11とキャップ19
との接着を行った。
かくして形成されたセラミックスパッケージにおいて
は、AlN基板11が酸化層13を介してガラス層14と接する
ことになるので、基板11とキャップ19との接触強度を十
分大きいものとなる。また、該パッケージの熱抵抗を調
べた結果、次頁の第1乃至第3表に示す如き熱抵抗値
[℃/W]が得られた。
は、AlN基板11が酸化層13を介してガラス層14と接する
ことになるので、基板11とキャップ19との接触強度を十
分大きいものとなる。また、該パッケージの熱抵抗を調
べた結果、次頁の第1乃至第3表に示す如き熱抵抗値
[℃/W]が得られた。
第1乃至第3表から明らかなように、AlNを用いたセラ
ミックスパッケージの方が従来のAl2O3を用いたものよ
り、自然対流で14[%]、強制対流で27[%]、ヒート
シンク付のもので28[%]優れていることが判る。ここ
で、基板11の表面を酸化することにより熱伝導率の低下
が考えられるが、上記表からはこの低下は殆ど認められ
ない。これは、半導体チップ16からの熱拡散に最も寄与
する前記導体層12′の下面において、AlN基板11表面に
形成される酸化層が他の部分より薄くなっているからで
あると推定される。また、酸化層13はAl2O3が主体であ
るが、基板11としてAlNを用いたものはAl2O3を用いたも
のより、全体としての熱抵抗が小さくなることは明かで
ある。
ミックスパッケージの方が従来のAl2O3を用いたものよ
り、自然対流で14[%]、強制対流で27[%]、ヒート
シンク付のもので28[%]優れていることが判る。ここ
で、基板11の表面を酸化することにより熱伝導率の低下
が考えられるが、上記表からはこの低下は殆ど認められ
ない。これは、半導体チップ16からの熱拡散に最も寄与
する前記導体層12′の下面において、AlN基板11表面に
形成される酸化層が他の部分より薄くなっているからで
あると推定される。また、酸化層13はAl2O3が主体であ
るが、基板11としてAlNを用いたものはAl2O3を用いたも
のより、全体としての熱抵抗が小さくなることは明かで
ある。
このように本実施例によれば、AlNをセラミックス基板1
1として用いることにより、Al2O3を用いた場合より熱抵
抗を10〜30[%]小さくすることができる。また、AlN
基板11の表面を酸化することにより、基板11とガラス層
14との接合強度を高めることができ、これにより基板11
とリードフレーム15及びセラミックスキャップ19との接
着強度を十分大きくすることができる。また、AlN基板1
1の酸化処理を前記導体ペースト12の焼成と同時に行っ
ているので、酸化処理のために工程が増大することはな
く、従来工程と同様に容易に実施することができる。
1として用いることにより、Al2O3を用いた場合より熱抵
抗を10〜30[%]小さくすることができる。また、AlN
基板11の表面を酸化することにより、基板11とガラス層
14との接合強度を高めることができ、これにより基板11
とリードフレーム15及びセラミックスキャップ19との接
着強度を十分大きくすることができる。また、AlN基板1
1の酸化処理を前記導体ペースト12の焼成と同時に行っ
ているので、酸化処理のために工程が増大することはな
く、従来工程と同様に容易に実施することができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、AlN基板表面に形成する酸化層の厚さ及び
酸化の方法は、仕様に応じて適宜定めればよい。さら
に、熱酸化の場合酸化層の形成のための熱処理温度も適
宜変更可能である。また、セラミックスキャップとして
はAl2O3の代りに、AlN,ムライト,その他各種のセラミ
ックス材料を用いることが可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
い。例えば、AlN基板表面に形成する酸化層の厚さ及び
酸化の方法は、仕様に応じて適宜定めればよい。さら
に、熱酸化の場合酸化層の形成のための熱処理温度も適
宜変更可能である。また、セラミックスキャップとして
はAl2O3の代りに、AlN,ムライト,その他各種のセラミ
ックス材料を用いることが可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
第1図(a)〜(f)は本発明の一実施例に係わるセラ
ミックスパッケージ製造工程を示す断面図、第2図は第
1図(e)に示す状態を示す平面図である。 11……AlN基板(セラミックス基板)、12……導体ペー
スト、12′……導体層、13……酸化層、14,18……ガラ
ス層、15……リードフレーム、16……半導体チップ、17
……ボンディングワイヤ、19……セラミックスキャッ
プ。
ミックスパッケージ製造工程を示す断面図、第2図は第
1図(e)に示す状態を示す平面図である。 11……AlN基板(セラミックス基板)、12……導体ペー
スト、12′……導体層、13……酸化層、14,18……ガラ
ス層、15……リードフレーム、16……半導体チップ、17
……ボンディングワイヤ、19……セラミックスキャッ
プ。
Claims (5)
- 【請求項1】窒化アルミニウムからなりその上面に半導
体チップが載置されるセラミックス基板と、この基板の
表面に形成された酸化層と、前記チップを囲むよう前記
基板上面の酸化層にガラス層を介して接着されたセラミ
ックスキャップとを具備してなることを特徴とするセラ
ミックスパッケージ。 - 【請求項2】窒化アルミニウムからなりその上面に半導
体チップが載置されるセラミックス基板と、この基板の
表面に形成された酸化層と、前記チップを囲むよう前記
基板上面の酸化層にガラス層を介して接着されたセラミ
ックスキャップと、前記ガラス層を介して前記酸化層に
接着され、前記半導体チップと電気的に接続されるリー
ドフレームとを具備してなることを特徴とするセラミッ
クスパッケージ。 - 【請求項3】窒化アルミニウムからなりその上面に半導
体チップが載置されるセラミックス基板の表面を酸化処
理して酸化層を形成する工程と、次いで前記基板上の酸
化層上にガラス層を被着する工程と、次いで上記ガラス
層を介してセラミックスキャップを前記基板上の酸化層
に接着する工程とを含むことを特徴とするセラミックス
パッケージの製造方法。 - 【請求項4】前記半導体チップは、前記基板のキャビテ
ィ上に印刷された導体ペーストを焼成してなる導体膜上
にマウントされることを特徴とする特許請求の範囲第3
項記載のセラミックスパッケージの製造方法。 - 【請求項5】前記導体ペーストの焼成と、前記酸化層の
形成とを、所定の熱処理工程により同時に行うことを特
徴とする特許請求の範囲第3項記載のセラミックスパッ
ケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60009772A JPH0770634B2 (ja) | 1985-01-22 | 1985-01-22 | セラミツクスパツケ−ジ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60009772A JPH0770634B2 (ja) | 1985-01-22 | 1985-01-22 | セラミツクスパツケ−ジ及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35197697A Division JPH10154770A (ja) | 1997-12-08 | 1997-12-08 | セラミックスパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61168938A JPS61168938A (ja) | 1986-07-30 |
JPH0770634B2 true JPH0770634B2 (ja) | 1995-07-31 |
Family
ID=11729546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60009772A Expired - Fee Related JPH0770634B2 (ja) | 1985-01-22 | 1985-01-22 | セラミツクスパツケ−ジ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770634B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0518694U (ja) * | 1991-08-24 | 1993-03-09 | 静男 高田 | 浄水器用フイルタ |
JPH0564783A (ja) * | 1991-09-04 | 1993-03-19 | Toru Egashira | 飲用水の活性化方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4827641U (ja) * | 1971-08-03 | 1973-04-03 | ||
JPS5075208A (ja) * | 1973-11-07 | 1975-06-20 | ||
JPS5914149Y2 (ja) * | 1981-07-06 | 1984-04-25 | 未来工業株式会社 | 床面の一点を直上の天井面へマ−クする装置におけるア−ムの係合構造 |
JPS5896757A (ja) * | 1981-12-04 | 1983-06-08 | Hitachi Ltd | 半導体装置 |
JPS58101442A (ja) * | 1981-12-11 | 1983-06-16 | Hitachi Ltd | 電気的装置用基板 |
-
1985
- 1985-01-22 JP JP60009772A patent/JPH0770634B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS61168938A (ja) | 1986-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315868B2 (en) | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches | |
JPH0770634B2 (ja) | セラミツクスパツケ−ジ及びその製造方法 | |
JPH0590444A (ja) | セラミツクス回路基板 | |
JPH10154770A (ja) | セラミックスパッケージの製造方法 | |
JP3706606B2 (ja) | 半導体素子収納用パッケージ | |
JP2735708B2 (ja) | セラミック配線基板 | |
JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
JPH0992748A (ja) | 半導体素子用パッケージ | |
JP2003197803A (ja) | 半導体パッケージ | |
JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP2004134703A (ja) | 端子付き回路基板 | |
JPH0412682Y2 (ja) | ||
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JPS5917860B2 (ja) | 半導体装置の製造方法 | |
JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
JPH06151656A (ja) | 半導体素子収納用パッケージ | |
JP2003332479A (ja) | 半導体素子収納用パッケージおよびその製造方法 | |
JPH07176645A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |