JP3706606B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP3706606B2
JP3706606B2 JP2002291375A JP2002291375A JP3706606B2 JP 3706606 B2 JP3706606 B2 JP 3706606B2 JP 2002291375 A JP2002291375 A JP 2002291375A JP 2002291375 A JP2002291375 A JP 2002291375A JP 3706606 B2 JP3706606 B2 JP 3706606B2
Authority
JP
Japan
Prior art keywords
metal frame
semiconductor element
package
lid
metallized layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002291375A
Other languages
English (en)
Other versions
JP2003258139A (ja
Inventor
重昭 加治屋
公流 諏訪原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002291375A priority Critical patent/JP3706606B2/ja
Publication of JP2003258139A publication Critical patent/JP2003258139A/ja
Application granted granted Critical
Publication of JP3706606B2 publication Critical patent/JP3706606B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来、LSIなどの半導体素子を内部に収容する半導体素子収納用パッケージ(以下、半導体パッケージという)は、通常、酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するための凹部およびその凹部周辺から外周部にかけて導出されたタングステン、モリブデン、マンガン等の高融点金属粉末から成る複数個のメタライズ配線層を有する絶縁基体と、半導体素子を外部電気回路に電気的に接続するためにメタライズ配線層に銀ろう等のろう材を介してろう付けされた複数個の外部リード端子とを具備している。また、絶縁基体の凹部底面に半導体素子をガラス、樹脂、ろう材等の接着剤を介して接着固定するとともに半導体素子の各電極をボンディングワイヤを介してメタライズ配線層に接続し、しかる後、絶縁基体上面に鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る蓋体を溶接し、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって、最終製品としての半導体装置となる。
【0003】
なお、従来の半導体パッケージは、一般に、絶縁基体の上面に鉄−ニッケル−コバルト合金や鉄−ニッケル合金等から成る金属枠体を予めろう付けしておくとともに、金属枠体に蓋体をシームウエルド法等により溶接することによって蓋体が絶縁基体の上面に取着され、これによって絶縁基体と蓋体とからなる容器が気密に封止される。
【0004】
また、絶縁基体への金属枠体のろう付けは、まず絶縁基体の上面で、半導体素子を収容する凹部の周囲にタングステン、モリブデン、マンガン等の高融点金属粉末から成る枠状のメタライズ層を従来周知のスクリーン印刷法等の厚膜手法によって被着形成し、次にメタライズ層上に銀ろう等のろう材と金属枠体とを順次載置し、最後にろう材に800℃の温度を加えてろう材を加熱溶融させることによって行なわれる。
【0005】
しかしながら、近時、半導体素子の応用分野の拡大に伴い半導体素子の形状が従来に比し大きくなってきており、これに伴って絶縁基体の凹部および凹部周辺にろう付けされる金属枠体もその形状が極めて大きなものとなってきたこと、金属枠体は断面形状が四角形状であり剛性が高いこと、蓋体と絶縁基体の熱膨脹係数が若干相違することなどから、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容し半導体装置と成した後、蓋体と絶縁基体との両者に半導体素子の発生する熱が加わると、蓋体と絶縁基体との間に両者の熱膨脹係数の相違に起因する熱応力が発生する。すると、これが金属枠体に加わって金属枠体が絶縁基体に被着形成されたメタライズ層とともに絶縁基体から外れたり、金属枠体が取着されている絶縁基体に割れやクラックが発生したりして容器の気密封止が破れ、その結果、容器の内部に収容する半導体素子を長期間にわたり正常かつ安定に作動させることができないという問題点を有していた。
【0006】
そこで、本出願人は、先に、例えば図5および図6の断面図に示すように、上面に半導体素子13を収容するための凹部11aおよび凹部11aを囲繞する枠状のメタライズ層17を有する絶縁基体11と、枠状のメタライズ層17にろう付けされた金属枠体18とを有する半導体パッケージであって、金属枠体18が脚部18aの上下に鍔部18b,18cを設けた断面略コ字状である半導体パッケージを提案した(下記特許文献1参照)。
【0007】
この特開平8−316532号で提案した半導体パッケージによれば、絶縁基体11に被着された枠状のメタライズ層17にろう付けされる金属枠体18を、脚部18aの上下に鍔部18b,18cを設けた断面略コ字状のものとなしたことから、金属枠体18にバネ性が付与される。その結果、絶縁基体11と金属枠体18とから成る容器内部に半導体素子13を気密に収容して半導体装置となした後、蓋体12と絶縁基体11の両者に熱が加わり両者間に熱応力が発生したとしても、その熱応力は金属枠体18のバネ性によって吸収される。これにより、金属枠体18が絶縁基体11に被着形成されたメタライズ層17とともに絶縁基体11から外れたり、金属枠体18が取着されている絶縁基体11に割れやクラックが発生することはなく、容器の気密封止を完全として容器内部に収容する半導体素子13を長期間にわたり正常かつ安定に作動させることができる。
【0008】
【特許文献1】
特開平8−316352号公報
【0009】
【発明が解決しようとする課題】
ところが、近時の半導体パッケージの薄型化に伴って金属枠体18の高さも制限されるようになってきた。そこで、脚部18aの長さを短くすることで金属枠体18の高さを低くしようとすると、脚部18aの剛性が高くなってしまいバネ性が低下し、金属枠体18が絶縁基体11に被着形成されたメタライズ層17とともに絶縁基体11から外れたり、金属枠体18が取着されている絶縁基体11に割れやクラックが発生し易くなる。また、脚部18aの上下に設けた鍔部18b,18cの厚みを薄くすることが考えられるが、その場合、金属枠体18に蓋体12をシームウエルド法等により溶接するときの加重および熱で上側の鍔部18cが変形し、良好な溶接ができないという問題があった。
【0010】
従って、本発明は上記の問題点に鑑み完成されたものであり、その目的は、半導体パッケージの薄型化を可能とするとともに絶縁基体と蓋体とから成る容器の気密封止性を向上させ、内部に収容する半導体素子を長期間にわたり正常かつ安定に作動させるることができるものとすることにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子を収容するための凹部および該凹部を囲繞するように形成された枠状のメタライズ層を有する絶縁基体と、前記メタライズ層にろう付けされた金属枠体とを具備した半導体素子収納用パッケージにおいて、前記金属枠体は、その断面形状が側壁の上下端に外側に延出するように鍔部がそれぞれ形成された略コ字状とされており、下側の前記鍔部が上側よりも薄いことを特徴とする。
【0012】
本発明の半導体素子収納用パッケージによれば、金属枠体の断面形状が側壁の上下端に外側に延出するように鍔部がそれぞれ形成された略コ字状とされており、下側の前記鍔部が上側よりも薄いことから、金属枠体のバネ性および上側の鍔部の強度を保持したままで金属枠体の高さを低くすることができる。即ち、下側の鍔部が上側よりも薄いことによって金属枠体全体の剛性が大きくならずに金属枠体のバネ性が保持され、また、上側の鍔部を下側よりも厚くすることによって、金属枠体に蓋体をシームウエルド法等により溶接するときの加重および熱で上側の鍔部が変形するのを防ぐことができる。
【0013】
したがって、シームウエルド等の溶接時の加重および熱や蓋体と絶縁基体の間に両者の熱膨脹係数の相違に起因して発生する熱応力を金属枠体のバネ性で完全に吸収することができ、これによって半導体素子収納用パッケージが薄型化されるとともに絶縁基体と蓋体とから成る容器の気密封止の信頼性も極めて高くなり、内部に収容する半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【0014】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記絶縁基体は、セラミックスから成るとともに、前記メタライズ層は、タングステンを主成分とし二酸化マンガンを含有していることを特徴とする。
【0015】
本発明の半導体素子収納用パッケージによれば、絶縁基体は、セラミックスから成るとともにメタライズ層は、タングステンを主成分として二酸化マンガンを含有していることから、二酸化マンガンが絶縁基体の原料成分とともにガラス相を形成し、このガラス相がタングステン粉末間の空隙部に良好に拡散してタングステンの焼結を促進することにより空隙のない緻密なメタライズ層を形成することができ、メタライズ層と絶縁基体との密着強度を大きくすることができる。したがって、シームウエルド法等の溶接時に加わる熱によって蓋体と絶縁基体との間に両者の熱膨脹係数の相違に起因する熱応力が発生したとしても、金属枠体のバネ性によって熱応力を吸収することができるとともにメタライズ層が絶縁基体との界面で剥離して金属枠体が絶縁基体から外れようとするのを有効に抑制することができる。
【0016】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記金属枠体は、下側の前記鍔部が上側よりも長いことを特徴とする。
【0017】
本発明の半導体素子収納用パッケージによれば、金属枠体の下側の鍔部が上側よりも長いことから、シームウエルド法等の溶接による金属枠体の上側と蓋体との接合強度に比較して、接合強度が小さいろう材を介したメタライズ層と金属枠体の下側との接合強度を、金属枠体の下面の接合面積を大きくすることにより向上させることができ、金属枠体がメタライズ層から外れようとするのをより有効に抑制することができる。
【0018】
【発明の実施の形態】
本発明の半導体パッケージを添付の図面に基づき詳細に説明する。図1および図2は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、図3、図4(a),(b)は本発明の半導体パッケージにおける金属枠体について実施の形態の他の例を示す断面図である。
【0019】
図1〜図4において、1は絶縁基体、1aは絶縁基体1の上面に形成された凹部、8は金属枠体であり、この絶縁基体1と金属枠体8とで半導体素子3を収容するための容器が構成される。
【0020】
本発明の絶縁基体1は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミックスから成り、その上面の略中央部に半導体素子3を収容するための空所を形成する凹部1aが設けてあり、この凹部1a底面には半導体素子3がろう材、ガラス、樹脂等の接着剤を介して接着固定される。この絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿状とするとともにこれを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(セラミック生シート)を得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1600℃)で焼成することによって製作される。
【0021】
また、絶縁基体1には凹部1a周辺から外周縁にかけて複数個のメタライズ配線層4が被着形成されており、メタライズ配線層4の凹部1a周辺部には半導体素子3の各電極がボンディングワイヤ5を介して電気的に接続され、また絶縁基体1の外周縁に導出する部位には外部リード端子6がろう材を介してろう付けされる。
【0022】
絶縁基体1に設けたメタライズ配線層4は、タングステン、モリブデン、マンガン等の高融点金属粉末から成り、外部電気回路に接続される外部リード端子6に半導体素子3の各電極を電気的に導通させる作用を成す。このメタライズ配線層4は、例えば、タングステン等の高融点金属粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁基体1の所定位置に被着形成される。
【0023】
なお、メタライズ配線層4は、露出する表面にニッケル、金等の耐蝕性に優れ、かつろう材と濡れ性の良い金属をめっき法により1〜20μmの厚みに層着させておくのがよく、メタライズ配線層4の酸化腐食を有効に防止することができるとともにメタライズ配線層4とボンディングワイヤ5及び外部リード端子6とのろう付け接合を強固なものとすることができる。
【0024】
また、絶縁基体1に被着したメタライズ配線層4にろう付けされる外部リード端子6は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成り、メタライズ配線層4の上面にろう付けされ、半導体素子3の各電極を外部電気回路に電気的に接続する作用を有する。この外部リード端子6は、鉄−ニッケル−コバルト合金等のインゴット(塊)を圧延加工法や打ち抜き加工法等の従来周知の金属加工法により所定の形状に形成することによって製作される。また、この外部リード端子6は、表面にニッケル、金等の耐蝕性に優れ、かつろう材と濡れ性が良い金属をめっき法により1〜20μmの厚みに層着させておくことが好ましい。
【0025】
また一方、絶縁基体1の上面には半導体素子3を収容する凹部1aを囲繞するようにしてメタライズ層7が枠状に被着形成されており、メタライズ層7には金属枠体8がろう材9介してろう付けされている。このメタライズ層7は金属枠体8を絶縁基体1にろう付けする際の下地金属層である。
【0026】
メタライズ層7は、タングステン、モリブデン、マンガン等の高融点金属粉末によって形成されており、好ましくは、タングステンを主成分とし二酸化マンガンを含有しているのがよい。これにより、二酸化マンガンが絶縁基体1の原料成分とともにガラス相を形成し、このガラス相がタングステン粉末間の空隙部に良好に拡散してタングステンの焼結を促進することにより空隙のない緻密なメタライズ層7を形成することができ、メタライズ層7と絶縁基体1との密着強度を大きくすることができる。したがって、シームウエルド法等の溶接時に加わる熱によって蓋体2と絶縁基体1との間に両者の熱膨脹係数の相違に起因する熱応力が発生したとしても、金属枠体8のバネ性によって熱応力を吸収することができるとともにメタライズ層7が絶縁基体1との界面で剥離して金属枠体8が絶縁基体1から外れようとするのを有効に抑制することができる。
【0027】
なお、メタライズ層7は、二酸化マンガンの含有量が0.5〜5重量%であるのがよい。0.5重量%未満では、タングステンの焼結を促進するのが困難となり、空隙のない緻密なメタライズ層7を形成し難くなる。また、5重量%を超えると、メタライズ層7の表面に二酸化マンガンを含む絶縁物が多く露出することとなり、酸化防止等の目的でメタライズ層7の表面にニッケル、金等をめっき法により層着させる際、均一な厚みで被着強度の大きいめっき層を被着形成することが困難となる。
【0028】
このようなメタライズ層7は、メタライズ配線層4と同様の方法、例えば、平均粒径が0.1〜5μm程度のタングステン粉末と、平均粒径が1〜10μm程度の二酸化マンガン粉末と、適当な有機溶剤,溶媒とを混合するとともに所定の粘度に調整して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来の周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体1の上面に枠状に被着形成される。
【0029】
なお、メタライズ層7となる金属ペーストに含有されるタングステン粉末は、平均粒径が0.1〜5μmであるのがよい。0.1μm未満であると、タングステン粉末が凝集して均一に分散され難くなる。また、5μmを超えると、メタライズ層7の焼結性が低下してメタライズ層7の表面に多量の空隙が形成され易くなる。
【0030】
さらに、メタライズ層7となる金属ペーストに含有される二酸化マンガン粉末は、平均粒径が1〜10μmであるのがよい。1μm未満であると、二酸化マンガンが凝集して均一に分散され難くなる。また、10μmを超えると、メタライズ層7中に二酸化マンガンを含む絶縁成分が偏在することとなり、メタライズ層7の表面に均一にニッケル、金等のめっき層を被着形成することが困難となる。
【0031】
なお、メタライズ層7は、露出する表面にニッケル、金等の耐蝕性に優れ、かつろう材と濡れ性の良い金属をめっき法により1〜20μmの厚みに層着させておくのがよく、メタライズ層7の酸化腐食を有効に防止することができるとともにメタライズ層7と金属枠体8とのろう付けによる接合を強固なものとすることができる。
【0032】
枠状のメタライズ層7の上面には金属枠体8が取着されており、金属枠体8は図2に示すように、側壁8aの上下端に鍔部8b,8cを設けた断面形状が略コ字状を成している。この金属枠体8は、蓋体2を絶縁基体1に取着する際の下地金属部材(シールリング)であり、下側の鍔部8bを絶縁基体1の上面のメタライズ層7に銀ろう等のろう材9を介してろう付けすることによって絶縁基体1の上面に取着され、また上側の鍔部8cには蓋体2がシームウエルド法等の溶接によって取着される。
【0033】
金属枠体8はその断面形状が略コ字をなし、さらに下側の鍔部8bの厚みが上側の鍔部8cの厚みよりも薄くなっている。この構成により、金属枠体8に適度なバネ性が付与されている。したがって、絶縁基体1と蓋体2とから成る容器内部に半導体素子3を気密に収容し半導体装置となした後、蓋体2と絶縁基体1との両者に半導体素子3の発生する熱が加わって両者間に熱応力が発生しても、その熱応力は金属枠体8のバネ性で良好に吸収される。これにより、金属枠体8が絶縁基体1に被着形成されたメタライズ層7とともに絶縁基体1から外れたり、金属枠体8が取着されている絶縁基体1にクラックが発生したりすることはなく、容器の気密を完全として容器内部に収容する半導体素子3を長期間に渡り正常かつ安定に作動させることが可能となる。
【0034】
さらに、下側の鍔部8bの厚みを上側の鍔部8cの厚みよりも薄くしたことから、上側の鍔部8cの強度を保持したままで金属枠体8の高さを低いものとすることができる。したがって、金属枠体8に蓋体2をシームウエルド法により溶接する際に溶接の加重および熱により上側の鍔部8cが変形することはなく、金属枠体8と蓋体2とを良好に接合することができる。
【0035】
なお、側壁8aの長さを側壁8aの厚さの2〜25倍としておくのがよく、金属枠体8のバネ性が適度となり、蓋体2と絶縁基体1との間に両者の熱膨張係数の相違に起因して熱応力が発生してもその熱応力を金属枠体8で吸収することができ、絶縁基体1と蓋体2とから成る容器の気密封止の信頼性を極めて高いものとすることができる。側壁8aの長さがその厚さの2倍未満では、金属枠体8にバネ性を付与することが困難となる。25倍を超えると、金属枠体8の高さを低くすることが困難となる。
【0036】
また、下側の鍔部8bの厚さは、側壁8aの厚さの1/3〜4/5程度であることが好ましい。下側の鍔部8bの厚さが側壁8aの厚さの1/3未満であると、金属枠体8をメタライズ層7に強固に取着することが困難となる傾向にあり、4/5を超えると、金属枠体8の高さを低くすることが困難となる。
【0037】
さらに、上側の鍔部8cの厚さは、下側の鍔部8bよりも厚く、側壁8aの厚さの4/5〜6/5程度であることが好ましい。上側の鍔部8cの厚さが側壁8aの厚さの4/5未満であると、金属枠体8に蓋体2をシ−ムウエルド法等により溶接する際に、溶接の加重および熱により鍔部8cが変形して蓋体2を金属枠体8に良好に溶接することが困難となる傾向にあり、6/5を超えると、金属枠体8の高さを低くすることが困難となる。
【0038】
また、金属枠体8は、図3に示すように、下側の鍔部8bが上側の鍔部8cよりも長くなっているのがよい。これにより、シームウエルド法等の溶接による金属枠体8の上側と蓋体2との接合強度に比較して、接合強度が小さいろう材を介したメタライズ層7と金属枠体8の下側との接合強度を、金属枠体8の下面の接合面積を大きくすることにより向上させることができ、金属枠体8がメタライズ層7から外れようとするのをより有効に抑制することができる。
【0039】
なお、下側の鍔部8bの長さは、上側の鍔部8cの長さの1.1〜2.0倍であるのがよい。1.1倍未満であると、下側の鍔部8bとメタライズ層7との接合面積を増大させて接合強度を大きくする効果が発現し難くなる。また、2.0倍を超えると、金属枠体8全体のバネ性が小さくなるとともに金属枠体8が大きなものとなり、半導体素子収納用パッケージが大型化する。
【0040】
また、上側の鍔部8cの上面は、蓋体2と金属枠体8とをシームウエルド法等により溶接する際、蓋体2と金属枠体8との接合部に気泡が生じて接合強度が低下するのを抑制するため、図4(a)に示すように、金属枠体8の外側に向かって、上側の鍔部8cが薄くなるように傾斜していることが好ましい。これにより、蓋体2と金属枠体8とをシームウエルド法等により溶接する際、蓋体2と金属枠体8との接合部に存在する空気を排出しながら蓋体2と金属枠体8とを溶接することができ、その結果、蓋体2と金属枠体8との接合部に気泡が生じて接合強度が低下するのを抑制することができる。
【0041】
この場合、上側の鍔部8cの上面は、絶縁基体1の下面(鍔部8cの下面)との成す角度が5〜20°とされているのがよい。5°未満であると、蓋体2と金属枠体8との接合部に存在する空気を排出するのが困難となり、気泡が生じ易くなる。また、20°を超えると、上側の鍔部8cの上面と蓋体2の下面との間隔が金属枠体8の外側に行くほど溶接が困難となる程度にまで大きくなり、蓋体2と金属枠体8との接合強度が弱くなり易い。
【0042】
また、この場合、上側の鍔部8cの上面全体が傾斜していなくてもよく、図4(b)に示すように、上側の鍔部8cの上面で外側10〜50%程度の幅の外周部が傾斜していてもよい。この場合にも、上記の作用効果を十分に奏することができる。
【0043】
さらに、金属枠体8は、側壁8aと鍔部8b,8cとの間の内側の各角部aを曲率半径0.05mm以上の円弧状にしておくことが好ましい。これにより、金属枠体8の鍔部8bを絶縁基体1に被着させたメタライズ層7に銀ろう等のろう材9を介してろう付けする際、絶縁基体1と金属枠体8との熱膨張係数差に起因して発生する熱応力やシ−ムウエルド法等の溶接の際の加重や熱による応力が角部aに集中することがなくなり、金属枠体8にクラックが発生するのを防ぐことができ、半導体装置の気密封止が可能となる。
【0044】
また、金属枠体8は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成り、鉄−ニッケル−コバルト合金等のインゴット(塊)に所定の金属加工法を施すことによって所定形状に形成される。
【0045】
さらに、金属枠体8の表面には、ニッケル、金等の耐蝕性に優れ、かつろう材と濡れ性の良い金属をめっき法により1〜20μmの厚みに被着させておくのがよく、金属枠体8の酸化腐食を有効に防止することができるとともに金属枠体8と絶縁基体1とのろう付け接合を強固なものとすることができる。
【0046】
かくして、上記本発明の半導体パッケージは、絶縁基体1の凹部1a底面に半導体素子3をろう材、ガラス、樹脂等の接着剤を介して接着固定するとともに、この半導体素子3の各電極をボンディングワイヤ5を介してメタライズ配線層4に電気的に接続し、しかる後、絶縁基体1の上面にろう付けした金属枠体8の鍔部8cに蓋体2をシームウエルド法等により溶接し、絶縁基体1と蓋体2とから成る容器内部に半導体素子3を気密に収容することによって最終製品としての半導体装置となる。
【0047】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【0048】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、金属枠体の断面形状が側壁の上下端に外側に延出するように鍔部がそれぞれ形成された略コ字状とされており、下側の前記鍔部が上側よりも薄いことから、金属枠体のバネ性および上側の鍔部の強度を保持したままで金属枠体の高さを低くすることができる。即ち、下側の鍔部が上側よりも薄いことによって金属枠体全体の剛性が大きくならずに金属枠体のバネ性が保持され、また、上側の鍔部を下側よりも厚くすることによって、金属枠体に蓋体をシームウエルド法等により溶接するときの加重および熱で上側の鍔部が変形するのを防ぐことができる。
【0049】
したがって、シームウエルド等の溶接時の加重および熱や蓋体と絶縁基体の間に両者の熱膨脹係数の相違に起因して発生する熱応力を金属枠体のバネ性で完全に吸収することができ、これによって半導体素子収納用パッケージが薄型化されるとともに絶縁基体と蓋体とから成る容器の気密封止の信頼性も極めて高くなり、内部に収容する半導体素子を長期間にわたり正常かつ安定に作動させることができる。
【0050】
本発明の半導体素子収納用パッケージによれば、絶縁基体は、セラミックスから成るとともにメタライズ層は、タングステンを主成分として二酸化マンガンを含有していることから、二酸化マンガンが絶縁基体の原料成分とともにガラス相を形成し、このガラス相がタングステン粉末間の空隙部に良好に拡散してタングステンの焼結を促進することにより空隙のない緻密なメタライズ層を形成することができ、メタライズ層と絶縁基体との密着強度を大きくすることができる。したがって、シームウエルド法等の溶接時に加わる熱によって蓋体と絶縁基体との間に両者の熱膨脹係数の相違に起因する熱応力が発生したとしても、金属枠体のバネ性によって熱応力を吸収することができるとともにメタライズ層が絶縁基体との界面で剥離して金属枠体が絶縁基体から外れようとするのを有効に抑制することができる。
【0051】
本発明の半導体素子収納用パッケージによれば、金属枠体の下側の鍔部が上側よりも長いことから、シームウエルド法等の溶接による金属枠体の上側と蓋体との接合強度に比較して、接合強度が小さいろう材を介したメタライズ層と金属枠体の下側との接合強度を、金属枠体の下面の接合面積を大きくすることにより向上させることができ、金属枠体がメタライズ層から外れようとするのをより有効に抑制することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】図1の半導体素子収納用パッケージの要部拡大断面図である。
【図3】本発明の半導体素子収納用パッケージにおける金属枠体について実施の形態の他の例を示す要部拡大断面図である。
【図4】(a),(b)はそれぞれ本発明の半導体素子収納用パッケージにおける金属枠体について実施の形態の他の例を示す要部拡大断面図である。
【図5】従来の半導体素子収納用パッケージの断面図である。
【図6】図5の半導体素子収納用パッケージの要部拡大断面図である。
【符号の説明】
1:絶縁基体
2:蓋体
3:半導体素子
7:メタライズ層
8:金属枠体
8a:側壁
8b:下側の鍔部
8c:上側の鍔部

Claims (3)

  1. 上面に半導体素子を収容するための凹部および該凹部を囲繞するように形成された枠状のメタライズ層を有する絶縁基体と、前記メタライズ層にろう付けされた金属枠体とを具備した半導体素子収納用パッケージにおいて、前記金属枠体は、その断面形状が側壁の上下端に外側に延出するように鍔部がそれぞれ形成された略コ字状とされており、下側の前記鍔部が上側よりも薄いことを特徴とする半導体素子収納用パッケージ。
  2. 前記絶縁基体はセラミックスから成り、前記メタライズ層はタングステンを主成分とし二酸化マンガンを含有していることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 前記金属枠体は下側の前記鍔部が上側よりも長いことを特徴とする請求項1または請求項2記載の半導体素子収納用パッケージ。
JP2002291375A 2001-12-25 2002-10-03 半導体素子収納用パッケージ Expired - Lifetime JP3706606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002291375A JP3706606B2 (ja) 2001-12-25 2002-10-03 半導体素子収納用パッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001392762 2001-12-25
JP2001-392762 2001-12-25
JP2002291375A JP3706606B2 (ja) 2001-12-25 2002-10-03 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2003258139A JP2003258139A (ja) 2003-09-12
JP3706606B2 true JP3706606B2 (ja) 2005-10-12

Family

ID=28677102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291375A Expired - Lifetime JP3706606B2 (ja) 2001-12-25 2002-10-03 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3706606B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029907A1 (ja) 2013-08-29 2015-03-05 京セラ株式会社 電子部品収納用パッケージおよび電子装置
EP3076426B1 (en) * 2013-11-25 2019-12-04 Kyocera Corporation Package for an electronic component
JP6967910B2 (ja) * 2017-08-09 2021-11-17 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置
JP7033974B2 (ja) * 2018-03-26 2022-03-11 京セラ株式会社 セラミック回路基板、パッケージおよび電子装置
WO2020081448A1 (en) * 2018-10-15 2020-04-23 Semtech Corporation Semiconductor package for providing mechanical isolation of assembled diodes

Also Published As

Publication number Publication date
JP2003258139A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
JP3706606B2 (ja) 半導体素子収納用パッケージ
JP3176250B2 (ja) 半導体素子収納用パッケージ
JP2883235B2 (ja) 半導体素子収納用パッケージ
JPH11214608A (ja) 半導体素子収納用パッケージ
JP4614594B2 (ja) 電子部品収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JP3850313B2 (ja) 半導体装置
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP2002198767A (ja) 圧電振動子収納用容器
JP3318453B2 (ja) 電子部品収納用パッケージ
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JPH05166958A (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2003133465A (ja) 気密封止パッケージおよびこれを用いたデバイス
JP2685159B2 (ja) 電子部品収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP3715836B2 (ja) 電子部品収納用容器およびその製造方法
JPH05160287A (ja) 半導体素子収納用パッケージ
JP2002111428A (ja) 圧電振動子収納用容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050729

R150 Certificate of patent or registration of utility model

Ref document number: 3706606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

EXPY Cancellation because of completion of term