JPH0769355B2 - ピーク検波回路 - Google Patents
ピーク検波回路Info
- Publication number
- JPH0769355B2 JPH0769355B2 JP1183980A JP18398089A JPH0769355B2 JP H0769355 B2 JPH0769355 B2 JP H0769355B2 JP 1183980 A JP1183980 A JP 1183980A JP 18398089 A JP18398089 A JP 18398089A JP H0769355 B2 JPH0769355 B2 JP H0769355B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- peak detection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、放電特性が良好なピーク検波回路に関するも
ので、特に家庭用VTRのDOC（ドロップアウト補償）回路
に用いて好適なピーク検波回路に関する。
ので、特に家庭用VTRのDOC（ドロップアウト補償）回路
に用いて好適なピーク検波回路に関する。
（ロ）従来の技術 VTRのDOC回路において、該DOC回路が長時間（例えば20H
以上）働くと、画面がむしろ見苦しくなる為、ノイズバ
ー期間などでDOC回路が長時間、動作するのを制限して
いるものが提案されている。第２図は、その様なDOC回
路に用いるドロップアウト検出回路を示すもので、入力
端子（１）に第３図（イ）の如き再生FM信号が印加され
ると、エンベロープ検波回路（２）の出力には第３図
（ロ）の信号が得られる。第３図（ロ）の信号は、コン
パレータ（３）の負入力端子（−）に印加されるととも
に、ピーク検波回路（４）に印加され、ピーク検波が行
なわれる。前記ピーク検波回路（４）のピーク検波出力
が、第３図（ハ）の如くなると、コンパレータ（３）の
出力端には第３図（ニ）の信号が得られ、該信号がドロ
ップアウト検出パルスとなる。ここで、前記ピーク検波
回路（４）の放電電流を小さく設定すれば、第３図
（ハ）の信号の傾きは、点線の如くなりドロップアウト
検出パルスとしては、第３図（ホ）の如きものが得られ
る。
以上）働くと、画面がむしろ見苦しくなる為、ノイズバ
ー期間などでDOC回路が長時間、動作するのを制限して
いるものが提案されている。第２図は、その様なDOC回
路に用いるドロップアウト検出回路を示すもので、入力
端子（１）に第３図（イ）の如き再生FM信号が印加され
ると、エンベロープ検波回路（２）の出力には第３図
（ロ）の信号が得られる。第３図（ロ）の信号は、コン
パレータ（３）の負入力端子（−）に印加されるととも
に、ピーク検波回路（４）に印加され、ピーク検波が行
なわれる。前記ピーク検波回路（４）のピーク検波出力
が、第３図（ハ）の如くなると、コンパレータ（３）の
出力端には第３図（ニ）の信号が得られ、該信号がドロ
ップアウト検出パルスとなる。ここで、前記ピーク検波
回路（４）の放電電流を小さく設定すれば、第３図
（ハ）の信号の傾きは、点線の如くなりドロップアウト
検出パルスとしては、第３図（ホ）の如きものが得られ
る。
従って、第２図の回路に依れば、ピーク検波回路（４）
の放電電流を変えることでDOC回路の動作時間を設定す
ることが出来る。
の放電電流を変えることでDOC回路の動作時間を設定す
ることが出来る。
（ハ）発明が解決しようとする課題 さて、第２図のピーク検波回路（４）は、第４図の如き
構成のものが考えられる。第４図において、入力端子
（５）に被検波信号が印加されると、該信号に応じてコ
ンデンサ（６）の充電が行なわれ、充電電圧が出力トラ
ンジスタ（７）を介して出力端子（８）に導出される。
前記コンデンサ（６）の放電電流は、出力トランジスタ
（７）のベースに流れるので、前記出力トランジスタ
（７）のベース電流によって、時定数を変えることが出
来る。従って、第４図の回路を用いれば、ドロップアウ
ト検出パルスのパルス幅を可変出来る。
構成のものが考えられる。第４図において、入力端子
（５）に被検波信号が印加されると、該信号に応じてコ
ンデンサ（６）の充電が行なわれ、充電電圧が出力トラ
ンジスタ（７）を介して出力端子（８）に導出される。
前記コンデンサ（６）の放電電流は、出力トランジスタ
（７）のベースに流れるので、前記出力トランジスタ
（７）のベース電流によって、時定数を変えることが出
来る。従って、第４図の回路を用いれば、ドロップアウ
ト検出パルスのパルス幅を可変出来る。
ところで、一般にトランジスタのhfe（電流増幅率）
は、製造工程などに起因してバラツキを持つが、特にIC
化した場合などはそれが顕著であり、倍以上変動する場
合がある。第４図において、出力トランジスタ（７）の
hfeが変動すると、それに応じてベース電流の値が変動
してしまい、放電時間が変動してしまうという問題があ
る。
は、製造工程などに起因してバラツキを持つが、特にIC
化した場合などはそれが顕著であり、倍以上変動する場
合がある。第４図において、出力トランジスタ（７）の
hfeが変動すると、それに応じてベース電流の値が変動
してしまい、放電時間が変動してしまうという問題があ
る。
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、ピーク検波
電流が供給されるコンデンサと、該コンデンサの放電電
流がベースに供給される第１トランジスタと、定電流源
からの定電流がベースに供給される第２トランジスタ
と、入力が前記第２トランジスタのコレクタに接続さ
れ、出力が前記第１トランジスタのエミッタに接続され
た電流ミラー回路と、から成り、前記第１トランジスタ
のエミッタよりピーク検波出力を得るようにしたことを
特徴とする。
電流が供給されるコンデンサと、該コンデンサの放電電
流がベースに供給される第１トランジスタと、定電流源
からの定電流がベースに供給される第２トランジスタ
と、入力が前記第２トランジスタのコレクタに接続さ
れ、出力が前記第１トランジスタのエミッタに接続され
た電流ミラー回路と、から成り、前記第１トランジスタ
のエミッタよりピーク検波出力を得るようにしたことを
特徴とする。
（ホ）作用 本発明に依れば、コンデンサの放電電流がベースに供給
される第１トランジスタに流れる電流を該第１トランジ
スタの電流増幅率の変動に応じて変化させているので、
前記第１トランジスタのベース電流を常に一定にするこ
とが出来る。その為、ピーク検波電流が供給されるコン
デンサの放電電流を一定にすることが出来る。
される第１トランジスタに流れる電流を該第１トランジ
スタの電流増幅率の変動に応じて変化させているので、
前記第１トランジスタのベース電流を常に一定にするこ
とが出来る。その為、ピーク検波電流が供給されるコン
デンサの放電電流を一定にすることが出来る。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（９）は
入力端子（10）からの被検波信号が印加される検波用ト
ランジスタ、（11）は検波用のコンデンサ、（12）は前
記コンデンサ（11）の放電電流がベースに印加される第
１トランジスタ、（13）は検波信号が得られる出力端
子、（14）は電流ミラー回路で構成される定電流源、
（15）は前記定電流源（14）からの電流がベースに供給
される第２トランジスタ、（16）は入力が前記第２トラ
ンジスタ（15）のコレクタに接続され、入力側と出力側
の電流比が10:1に設定される第１電流ミラー回路、及び
（17）は入力が前記第１電流ミラー回路（16）の出力に
接続されると共に、出力が前記第１トランジスタ（12）
のエミッタに接続され、入力側と出力側の電流比が10:1
に設定される第２電流ミラー回路である。
入力端子（10）からの被検波信号が印加される検波用ト
ランジスタ、（11）は検波用のコンデンサ、（12）は前
記コンデンサ（11）の放電電流がベースに印加される第
１トランジスタ、（13）は検波信号が得られる出力端
子、（14）は電流ミラー回路で構成される定電流源、
（15）は前記定電流源（14）からの電流がベースに供給
される第２トランジスタ、（16）は入力が前記第２トラ
ンジスタ（15）のコレクタに接続され、入力側と出力側
の電流比が10:1に設定される第１電流ミラー回路、及び
（17）は入力が前記第１電流ミラー回路（16）の出力に
接続されると共に、出力が前記第１トランジスタ（12）
のエミッタに接続され、入力側と出力側の電流比が10:1
に設定される第２電流ミラー回路である。
次に動作を説明する。定電流源（14）のトランジスタ
（18）に流れる電流を100IBに設定したとすると、該電
流100IBと等しい電流がトランジスタ（19）に流れ第２
トランジスタ（15）のベースに供給される。すると、前
記第２トランジスタ（15）のコレクタ電流は100hfeIBと
なり、該コレクタ電流は第１電流ミラー回路（16）で反
転されて10hfeIBとなり第２電流ミラー回路（17）の入
力に供給される。ここでも、前記10hfeIBの電流が、反
転されてhfeIBとなり該電流hfeIBが出力に流れる。この
時の、第１トランジスタ（12）のベース電流は、第１ト
ランジスタ（12）のエミッタ電流（hfeIB）を第１トラ
ンジスタ（12）のhfeで割った値であるからIBとなる。
（18）に流れる電流を100IBに設定したとすると、該電
流100IBと等しい電流がトランジスタ（19）に流れ第２
トランジスタ（15）のベースに供給される。すると、前
記第２トランジスタ（15）のコレクタ電流は100hfeIBと
なり、該コレクタ電流は第１電流ミラー回路（16）で反
転されて10hfeIBとなり第２電流ミラー回路（17）の入
力に供給される。ここでも、前記10hfeIBの電流が、反
転されてhfeIBとなり該電流hfeIBが出力に流れる。この
時の、第１トランジスタ（12）のベース電流は、第１ト
ランジスタ（12）のエミッタ電流（hfeIB）を第１トラ
ンジスタ（12）のhfeで割った値であるからIBとなる。
従って、第１トランジスタ（12）のベース電流は、トラ
ンジスタのhfeの影響を受けなくなり、定電流源（14）
の電流値に応じて定めることが出来る。これは、第１ト
ランジスタ（12）のhfeの変動率と等しい変動率を有す
る第２トランジスタの出力電流を前記第１トランジスタ
（12）のエミッタ電流とすることで、第１トランジスタ
のhfeが変動しても、そのエミッタ電流が同じ方向に変
化しベース電流を一定値にすることが可能となる。一般
にIC化に際して、同一のチップ内に形成されるトランジ
スタは、hfeに変動率がほぼ等しくなる。その為、第１
図の回路はIC化に特に好適である。
ンジスタのhfeの影響を受けなくなり、定電流源（14）
の電流値に応じて定めることが出来る。これは、第１ト
ランジスタ（12）のhfeの変動率と等しい変動率を有す
る第２トランジスタの出力電流を前記第１トランジスタ
（12）のエミッタ電流とすることで、第１トランジスタ
のhfeが変動しても、そのエミッタ電流が同じ方向に変
化しベース電流を一定値にすることが可能となる。一般
にIC化に際して、同一のチップ内に形成されるトランジ
スタは、hfeに変動率がほぼ等しくなる。その為、第１
図の回路はIC化に特に好適である。
次の第１図の回路をDOC回路に適用する場合について説
明する。DOC回路では最長の動作時間が20H（Ｈは１水平
周期）程度に設定されているので、時間に直して約1.27
msecである。第１図において、IC化を考慮して出力端子
（13）の最大電圧を２〔Ｖ〕、コンデンサ（11）の容量
を50P〔Ｆ〕とすると放電電流Ｉは Ｉ＝CV/T＝50×10-12×2/1.27×10-3≒80nA となる。これを、第１図の回路で実現するには定電流源
（14）に流れる電流を８μ〔Ａ〕に設定すれば良い。
明する。DOC回路では最長の動作時間が20H（Ｈは１水平
周期）程度に設定されているので、時間に直して約1.27
msecである。第１図において、IC化を考慮して出力端子
（13）の最大電圧を２〔Ｖ〕、コンデンサ（11）の容量
を50P〔Ｆ〕とすると放電電流Ｉは Ｉ＝CV/T＝50×10-12×2/1.27×10-3≒80nA となる。これを、第１図の回路で実現するには定電流源
（14）に流れる電流を８μ〔Ａ〕に設定すれば良い。
（ト）発明の効果 以上、述べた如く本発明に依れば、充電されたコンデン
サの放電電流としてトランジスタのベース電流を利用す
るのに際し、該ベース電流の値を前記トランジスタのhf
eの変動に拘わらず、一定にすることが出来る。その
為、本発明のピーク検波回路をVTRのDOC回路に用いれ
ば、該DOC回路をIC化しても最適なDOCの動作時間を設定
することが出来る。
サの放電電流としてトランジスタのベース電流を利用す
るのに際し、該ベース電流の値を前記トランジスタのhf
eの変動に拘わらず、一定にすることが出来る。その
為、本発明のピーク検波回路をVTRのDOC回路に用いれ
ば、該DOC回路をIC化しても最適なDOCの動作時間を設定
することが出来る。
第１図は、本発明の一実施例を示す回路図、第２図はDO
C回路を示す回路図、第３図（イ）乃至（ホ）は第２図
の説明に供する為の波形図、及び第４図は第２図のDOC
回路のピーク検波回路の具体例を示す回路図である。 （12）…第１トランジスタ、（14）…定電流源、（15）
…第２トランジスタ、（16）…第１電流ミラー回路、
（17）…第２電流ミター回路。
C回路を示す回路図、第３図（イ）乃至（ホ）は第２図
の説明に供する為の波形図、及び第４図は第２図のDOC
回路のピーク検波回路の具体例を示す回路図である。 （12）…第１トランジスタ、（14）…定電流源、（15）
…第２トランジスタ、（16）…第１電流ミラー回路、
（17）…第２電流ミター回路。
Claims (2)
- 【請求項１】ピーク検波電流が供給されるコンデンサ
と、 該コンデンサの放電電流がベースに供給される第１トラ
ンジスタと、 該第１トランジスタと同一の電流増幅率を有し定電流源
からの定電流がベースに供給される第２トランジスタ
と、 入力が前記第２トランジスタのコレクタに接続され、出
力が前記第１トランジスタのエミッタに接続された電流
ミラー回路と、 から成り、前記第１トランジスタのエミッタよりピーク
検波出力を得るようにしたことを特徴とするピーク検波
回路。 - 【請求項２】前記コンデンサ及び前記第１及び第２トラ
ンジスタを同一の集積回路に内蔵することを特徴とする
請求項１記載のピーク検波回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1183980A JPH0769355B2 (ja) | 1989-07-17 | 1989-07-17 | ピーク検波回路 |
| EP90109498A EP0398372B1 (en) | 1989-05-19 | 1990-05-18 | Drop out compensation circuit |
| CA002017179A CA2017179C (en) | 1989-05-19 | 1990-05-18 | Video signal drop out compensation circuit |
| DE69021265T DE69021265T2 (de) | 1989-05-19 | 1990-05-18 | Schaltung zur Kompensation eines Aussetzfehlers. |
| KR1019900007111A KR970011511B1 (ko) | 1989-05-19 | 1990-05-18 | 드롭 아웃 보상회로 |
| US08/000,569 US5317414A (en) | 1989-05-19 | 1993-01-04 | Drop out compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1183980A JPH0769355B2 (ja) | 1989-07-17 | 1989-07-17 | ピーク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348174A JPH0348174A (ja) | 1991-03-01 |
| JPH0769355B2 true JPH0769355B2 (ja) | 1995-07-26 |
Family
ID=16145207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183980A Expired - Lifetime JPH0769355B2 (ja) | 1989-05-19 | 1989-07-17 | ピーク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739800B2 (ja) * | 1992-08-04 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
-
1989
- 1989-07-17 JP JP1183980A patent/JPH0769355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348174A (ja) | 1991-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685048A (en) | AC-DC transformation circuit | |
| JPH0769355B2 (ja) | ピーク検波回路 | |
| JP2707461B2 (ja) | 波形整形回路 | |
| JPH0155762B2 (ja) | ||
| JP2640003B2 (ja) | Ｆｓｋデータ波形整形回路 | |
| JP3005730B2 (ja) | 論理和回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS59848Y2 (ja) | クランプ回路 | |
| JP3039265B2 (ja) | 電圧電流発生装置 | |
| JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
| JPS5837131Y2 (ja) | 増幅器の電源供給回路 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPH04407B2 (ja) | ||
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPH06303037A (ja) | 包絡線検波回路 | |
| JPS6215958B2 (ja) | ||
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPH0449701Y2 (ja) | ||
| JPH0339942Y2 (ja) | ||
| JP2599429Y2 (ja) | 光電変換回路 | |
| JPH0124973Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPS6342590Y2 (ja) | ||
| JP2821612B2 (ja) | 出力回路 | |
| JPH0628854Y2 (ja) | 負荷に鋸歯状波電流を流す回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |