JPH0763062B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0763062B2 JPH0763062B2 JP60076720A JP7672085A JPH0763062B2 JP H0763062 B2 JPH0763062 B2 JP H0763062B2 JP 60076720 A JP60076720 A JP 60076720A JP 7672085 A JP7672085 A JP 7672085A JP H0763062 B2 JPH0763062 B2 JP H0763062B2
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- semiconductor substrate
- glass
- passivation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、特に半導体
基板表面へパッシベーションガラス層を形成する方法に
関するものである。
基板表面へパッシベーションガラス層を形成する方法に
関するものである。
［従来技術］ 従来、半導体基板表面へパッシベーションガラス層を形
成する代表的な方法として、印刷法、電着法などがある
が、いずれの方法においても次のような問題点があっ
た。
成する代表的な方法として、印刷法、電着法などがある
が、いずれの方法においても次のような問題点があっ
た。
［発明が解決しようとする問題点］ （１）印刷法、電着法のいずれの方法を用いてもパッシ
ベーションガラス層にピンホールが少なからず形成され
てしまうこと。
ベーションガラス層にピンホールが少なからず形成され
てしまうこと。
（２）印刷法にあっては、半導体基板の凹凸により、ま
た、電着法にあっては、電界強度の差によりいずれもパ
ッシベーションガラス層の厚みにむらができてしまうこ
と。
た、電着法にあっては、電界強度の差によりいずれもパ
ッシベーションガラス層の厚みにむらができてしまうこ
と。
（３）電着法にあっては、本来パッシベーションガラス
層を形成したくない二酸化珪素（SiO2）被膜上にもガラ
ス・スポットができてしまい、これを除去する必要があ
るが、付着したガラス層の焼成後でなければ除去でき
ず、しかもこのガラス・スポットを除去するには、ガラ
スエッチング液を用いるが、このガラスエッチング液中
に弗酸（HF）が存在するために、SiO2被膜が浸蝕され、
パッシベーションガラス効果が減少すること。
層を形成したくない二酸化珪素（SiO2）被膜上にもガラ
ス・スポットができてしまい、これを除去する必要があ
るが、付着したガラス層の焼成後でなければ除去でき
ず、しかもこのガラス・スポットを除去するには、ガラ
スエッチング液を用いるが、このガラスエッチング液中
に弗酸（HF）が存在するために、SiO2被膜が浸蝕され、
パッシベーションガラス効果が減少すること。
［発明の目的］ この発明は、上記のような問題点を解決するためになさ
れたもので、半導体基板の各部分において、ピンホール
の形成や厚みのバラツキのない均一のパッシベーション
ガラス層を形成することができる半導体装置の製造方法
を得ることを目的とするものである。
れたもので、半導体基板の各部分において、ピンホール
の形成や厚みのバラツキのない均一のパッシベーション
ガラス層を形成することができる半導体装置の製造方法
を得ることを目的とするものである。
［問題点を解決するための手段］ この発明にかかる半導体装置の製造方法は、高周波スパ
ッタ法を用いて、半導体基板表面に、未焼成ガラス層を
堆積させ、フォトリソ技術によって所定のパターンに形
成した後、上記ガラスの堆積によって形成された未焼成
ガラス層を焼成してパッシベーションガラス層を得るも
のである。
ッタ法を用いて、半導体基板表面に、未焼成ガラス層を
堆積させ、フォトリソ技術によって所定のパターンに形
成した後、上記ガラスの堆積によって形成された未焼成
ガラス層を焼成してパッシベーションガラス層を得るも
のである。
［作 用］ スパッタ法を用いて、半導体基板表面にガラス層を形成
するため、半導体基板表面へのガラスの付着密度が高
く、未焼成ガラスのため、そのままフォトリソ技術を用
いてパターニングが容易であり、製造工程が簡略化でき
ると共に従来の印刷法、電着法などに比較してピンホー
ルのない均一の厚みのパッシベーションガラス層が得ら
れる。
するため、半導体基板表面へのガラスの付着密度が高
く、未焼成ガラスのため、そのままフォトリソ技術を用
いてパターニングが容易であり、製造工程が簡略化でき
ると共に従来の印刷法、電着法などに比較してピンホー
ルのない均一の厚みのパッシベーションガラス層が得ら
れる。
［実施例］ 以下、この発明を図について詳細に説明する。
図は、この発明に使用されるスパッタ装置の概略を示す
ものであって、図において（１）はベルジャ、（2a），
（2b）はベルジャ（１）内に設けられた電極、（３）は
電極（2a）上に固定するターゲットであってこの発明で
は、鉛（Pb）系、亜鉛（Zn）系など半導体基板表面に形
成するパッシベーションガラス層の組成によって選定し
たガラスを用いる。このガラスは、ガラス粉末を加圧成
形して板状にしたものや、同じくガラス粉末を溶融しこ
れを冷却して得た板状のものなどを用いる。
ものであって、図において（１）はベルジャ、（2a），
（2b）はベルジャ（１）内に設けられた電極、（３）は
電極（2a）上に固定するターゲットであってこの発明で
は、鉛（Pb）系、亜鉛（Zn）系など半導体基板表面に形
成するパッシベーションガラス層の組成によって選定し
たガラスを用いる。このガラスは、ガラス粉末を加圧成
形して板状にしたものや、同じくガラス粉末を溶融しこ
れを冷却して得た板状のものなどを用いる。
電極（2b）上には、パッシベーションガラス層を形成す
るための半導体基板（４）を固定する。
るための半導体基板（４）を固定する。
（５）は電極（2a），（2b）に接続された高周波電源で
あり、両電極（2a），（2b）間に高電圧を印加するため
のものである。
あり、両電極（2a），（2b）間に高電圧を印加するため
のものである。
（６）はベルジャ（１）内を不活性ガス雰囲気に置換す
るための不活性ガス導入口、（７）はベルジャ（１）内
を真空にするための排気口である。
るための不活性ガス導入口、（７）はベルジャ（１）内
を真空にするための排気口である。
そこで、今、上記のベルジャ（１）内を排気口（７）に
より真空排気して１〜10-3Torr程度にすると共に不活性
ガス導入口（６）により、たとえば、アルゴン（Ar）ガ
スをベルジャ（１）内に導入し、（Ar）ガス雰囲気とし
ておく。
より真空排気して１〜10-3Torr程度にすると共に不活性
ガス導入口（６）により、たとえば、アルゴン（Ar）ガ
スをベルジャ（１）内に導入し、（Ar）ガス雰囲気とし
ておく。
次に、高周波電源（５）により両電極（2a），（2b）間
に高電圧を印加する。
に高電圧を印加する。
すると、ターゲット（３）としてのガラスと半導体基板
（４）間にグロー放電が生じ、イオン化されたガラス分
子が飛散し、半導体基板（４）の表面に堆積する。ここ
に堆積したガラス層は、いわゆるガラスフリット層であ
り、未焼成のガラス層である。
（４）間にグロー放電が生じ、イオン化されたガラス分
子が飛散し、半導体基板（４）の表面に堆積する。ここ
に堆積したガラス層は、いわゆるガラスフリット層であ
り、未焼成のガラス層である。
所定時間経過後、半導体基板（４）を、ベルジャ（１）
内から取り出し、その表面にレジストを塗布した後、フ
ォトリソ技術により不要な部分のガラス層を除去する。
その後、半導体基板（４）を加熱してガラス層を焼成す
る。
内から取り出し、その表面にレジストを塗布した後、フ
ォトリソ技術により不要な部分のガラス層を除去する。
その後、半導体基板（４）を加熱してガラス層を焼成す
る。
上記の加熱温度、加熱時間、および高周波電源（５）の
電圧など各種条件は、使用する半導体基板（４）の直
径、厚みなどを考慮して定められるが、この実施例の場
合、以下のような条件とした。
電圧など各種条件は、使用する半導体基板（４）の直
径、厚みなどを考慮して定められるが、この実施例の場
合、以下のような条件とした。
半導体基板（４）の直径100mm,厚さ0.5mm。
高周波電源（５）の電圧500V、周波数500KHz。
半導体基板（４）の加熱温度300℃加熱時間100分。
なお、ガラスのスパッタ速度を高めるため、ターゲット
表面に磁界を設けたマグネトロン方式のスパッタ法を利
用することもできる。ベルジャ（１）内に導入するガス
はHe等の不活性ガスや酸素等の活性ガスも目的により使
用される。
表面に磁界を設けたマグネトロン方式のスパッタ法を利
用することもできる。ベルジャ（１）内に導入するガス
はHe等の不活性ガスや酸素等の活性ガスも目的により使
用される。
［発明の効果］ 以上のように、この発明によれば、スパッタ法によって
半導体基板表面にまず未焼成ガラス層を形成し、次いで
フォトリソ技術によってパターニング後、未焼成ガラス
層を焼成してパッシベーションガラス層を得るようにし
たので、次のような効果が得られる。
半導体基板表面にまず未焼成ガラス層を形成し、次いで
フォトリソ技術によってパターニング後、未焼成ガラス
層を焼成してパッシベーションガラス層を得るようにし
たので、次のような効果が得られる。
焼成前にフォトリソ技術で不要部の未焼成ガラス層を
除去するので、SiO2被膜上にガラス・スポットが形成さ
れることがない。したがって、ガラス・スポットを除去
するためのエッチング処理を不要とし、SiO2被膜へのダ
メージを無くすることができる。
除去するので、SiO2被膜上にガラス・スポットが形成さ
れることがない。したがって、ガラス・スポットを除去
するためのエッチング処理を不要とし、SiO2被膜へのダ
メージを無くすることができる。
半導体基板段差部のステップカバレージが改善され、
半導体基板表面の凹凸にもかかわらず、均一な膜厚のパ
ッシベーションガラス層が形成できる。
半導体基板表面の凹凸にもかかわらず、均一な膜厚のパ
ッシベーションガラス層が形成できる。
以上により、この発明の製造方法によれば、最終的に得
られた半導体装置の信頼性の向上、歩留りの向上などで
優れた効果を奏するものである。
られた半導体装置の信頼性の向上、歩留りの向上などで
優れた効果を奏するものである。
図は、この発明に用いるスパッタ装置の概略を示す説明
図である。 図において、（１）はベルジャ、（2a），（2b）は電
極、（３）はターゲット、（４）は半導体基板、（５）
は高周波電源である。
図である。 図において、（１）はベルジャ、（2a），（2b）は電
極、（３）はターゲット、（４）は半導体基板、（５）
は高周波電源である。
Claims (1)
- 【請求項１】鉛系若しくは亜鉛系からなる成分のガラス
をターゲットとし、該ターゲットに対向配置された半導
体基板表面には、その一部に二酸化珪素被膜が形成さ
れ、高周波スパッタにより前記半導体基板表面全体に、
前記成分の未焼成ガラス層を形成する第１の工程と、 次いで、前記未焼成ガラス層を前記二酸化珪素被膜に対
し実質的に浸蝕しないエッチング液を使用するフォトリ
ソ技術によって除去する第２の工程と、 次いで、残存する未焼成ガラス層を焼成してパッシベー
ションガラス層となす第３の工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60076720A JPH0763062B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60076720A JPH0763062B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61236127A JPS61236127A (ja) | 1986-10-21 |
| JPH0763062B2 true JPH0763062B2 (ja) | 1995-07-05 |
Family
ID=13613398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60076720A Expired - Fee Related JPH0763062B2 (ja) | 1985-04-12 | 1985-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763062B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114828A (ja) * | 1982-12-21 | 1984-07-03 | Agency Of Ind Science & Technol | 酸化シリコン膜の製造方法 |
-
1985
- 1985-04-12 JP JP60076720A patent/JPH0763062B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61236127A (ja) | 1986-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| US3669861A (en) | R. f. discharge cleaning to improve adhesion | |
| JPH0763062B2 (ja) | 半導体装置の製造方法 | |
| JPH02303371A (ja) | 超音波モータ用圧電素子の電極パターンの形成方法 | |
| JP4666817B2 (ja) | 高誘電体のエッチング装置 | |
| JPH07321068A (ja) | 金属配線形成方法及びこれに使用されるスパッタリング装置 | |
| KR102155512B1 (ko) | 반도체 제조용 정전척의 아킹 현상 개선방법 | |
| JPS58108744A (ja) | 集積回路の製造方法 | |
| JP4902054B2 (ja) | スパッタリング装置 | |
| JPH03215664A (ja) | 薄膜形成装置 | |
| SU1499573A1 (ru) | Способ получени прозрачных провод щих пленок на основе оксидов инди и олова | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPS62243765A (ja) | 薄膜形成時における残留応力緩和方法 | |
| JPH0454Y2 (ja) | ||
| JP3073618B2 (ja) | 半導体製造装置 | |
| JPH1053867A (ja) | 配線基板およびその製造方法 | |
| JPH09102472A (ja) | 誘電体素子の製造方法 | |
| KR100779247B1 (ko) | 금속 무늬 판재의 제조 방법 | |
| JPH0216730A (ja) | エツチング装置 | |
| JPH10177993A (ja) | 平行平板狭電極型のプラズマ処理装置 | |
| JPS61214430A (ja) | 半導体装置の製法 | |
| JPH04323891A (ja) | セラミック回路板における導体膜の形成方法 | |
| JPS6364854B2 (ja) | ||
| JPH04150023A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |