JPS61236127A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61236127A
JPS61236127A JP60076720A JP7672085A JPS61236127A JP S61236127 A JPS61236127 A JP S61236127A JP 60076720 A JP60076720 A JP 60076720A JP 7672085 A JP7672085 A JP 7672085A JP S61236127 A JPS61236127 A JP S61236127A
Authority
JP
Japan
Prior art keywords
glass
semiconductor substrate
glass layer
bell jar
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60076720A
Other languages
English (en)
Other versions
JPH0763062B2 (ja
Inventor
Rokuro Naya
納谷 六郎
Yoshiaki Murayama
村山 美明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Rectifier Corp Japan Ltd
Original Assignee
International Rectifier Corp Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp Japan Ltd filed Critical International Rectifier Corp Japan Ltd
Priority to JP60076720A priority Critical patent/JPH0763062B2/ja
Publication of JPS61236127A publication Critical patent/JPS61236127A/ja
Publication of JPH0763062B2 publication Critical patent/JPH0763062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に半導体
基板表面ヘパッシベーションガラス層を形成する方法に
関するものである。
[従来の技術] 従来、半導体基板表面ヘバッシベーシミンガラス層を形
成する代表的な方法として、印刷法、電着法などがある
が、いずれの方法においても次のような問題点があった
[発明が解決しようとする問題点] (1)印刷法、電II法のいずれの方法を用いてもパッ
シベーションガラス層にピンホールが少なからず形成さ
れてしまうこと。
(2)印刷法にあっては、半導体基板の凹凸により、ま
た、電着法にあっては、電界強度の差によりいずれもパ
ッシベーションガラス層の厚みにむらができてしまうこ
と。
(3)電着法にあっては、二酸化珪素(Si 02 )
被膜上にもガラス・スポットができてしまい、これを除
去する必要があるが、付着したガラス層の焼成後でなけ
れば除去できず、しかもこのガラス・スポットを除去す
るには、ガラスエツチング液を用いるが、このガラスエ
ツチング液中に弗酸(HF)が存在するために、510
2被膜が浸蝕され、パッシベーションガラス効果が減少
すること。
[発明の目的] この発明は、上記のような問題点を解決するためになさ
れたもので、半導体基板の各部分において、ピンホール
の形成や厚みのバラツキのない均一のパッシベーション
ガラス層を形成することができる半導体装置の製造方法
を得ることを目的とするものである。
[問題点を解決するための手段] この発明にかがる半導体装置の製造方法は、高周波スパ
ッタ法を用いて、半導体基板表面に、ガラスを堆積させ
、フォトリソ技術によって所定のパターンに形成した後
、上記ガラスのHj積によって形成されたガラス層を焼
成してパッシベーションガラス層を得るものである。
[作 用] スパッタ法を用いて、半導体基板表面にガラス層を形成
するため、半導体基板表面へのガラスの付着密度が高く
、そのままフォトリソ技術を用いてバターニングが可能
であり、製造工程が簡略化できると共に従来の印刷法、
電肴払などに比較してピンホールのない均一の厚みのパ
ッシベーションガラス層が得られる。
[実施例] 以下、この発明を図について詳細に説明する。
図は、この発明に使用されるスパッタ装置の概略を示す
ものであって、図において(1)はベルジ*z、 (2
a)、 (2b)はベルジャ(1)内に設けられた電極
、(3)は電極(2a)上に固定するターゲットであっ
てこの発明では、鉛(Pb)系、亜鉛(Zn)系など半
導体基板表面に形成するパッシベーションガラス層の組
成によって選定したガラスを用いる。
このガラスは、ガラス粉末を加圧成形して板状にしたも
のや、同じくガラス粉末を溶融しこれを冷却して得た板
状のものなどを用いる。
電極(2b)上には、パッシベーションガラス層を形成
するための半導体基板(4)を固定でる。
(5)は電極(2a)、 (2b)に接続された高周波
電源であり、両電極(2a)、 (2b)間に高電圧を
印加するためのものである。
(6)はベルジャ(1)内を不活性ガス雰囲気に置換す
るための不活性ガス導入口、(1)はベルジャ(1)内
を真空にするための排気口である。
そこで、今、上記のベルジャ(1)内を排気口(7)に
より真空排気して1〜1G’T orr程度にすると共
に不活性ガス導入口(6)により、たとえば、アルゴン
(A r)ガスをベルジャ(1)内に導入し、(Ar)
ガス雰囲気としておく。
次に、高周波電源(5)により両電極(2a)、 (2
b)間に高電圧を印加する。
すると、ターゲット(3)としてのガラスと半導体基板
(4)間にグロー放電が生じ、イオン化されたガラス分
子が飛散し、半導体基板(4)の表面に堆積する。
所定時間経過後、半導体基板(4)を、ベルジャ(1)
内から取り出し、その表面にレジストを塗布した後、フ
ォトリソ技術により不要な部分のガラス層を除去する。
その後、半導体基板(4)を加熱してガラス層を焼成す
る。
上記の加熱温度、加熱時間、および高周波電源(5)の
電圧など各種条件は、使用する半導体基板(4)の直径
、厚みなどを考慮して定められるが、この実施例の場合
、以下のような条件とした。
■ 半導体基板(4)の直径100m1.厚さ0.5雌
■ 高周波電源(5)の電圧5oov、周波数500K
ttZ 。
■ 半導体基板(4)の加熱温度300℃加熱時間10
0分。
なお、ガラスのスパッタ速度を高めるため、ターゲット
表面に磁界を設けたマグネトロン方式のスパッタ法を利
用することもできる。
C発明の効果1 以上のように、この発明によれば、スパッタ法によって
半導体基板表面にガラス層を形成し、フォトリソ技術に
よってパターニング後、ガラス層を焼成してパッシベー
ションガラス層を得るようにしたので、ピンホールのな
いものが得られると共にベルジャ内を低真空としてガラ
ス層を形成するために、ガラスのいわゆる「まわり込み
Jが良くなり、半導体基板段差部のステップカバレージ
が大幅に改善され、半導体基板表面の凹凸にもかかわら
ず、均一な膜厚のパッシベーションガラス層が形成でき
る。
さらに、ガラス層を焼成前にフォトリソ技術により容易
に不要な部分のガラス層を除去できることから、従来の
製造工程に比し、その工程が簡略され、製造時間の短縮
化が図れる。また、3i02被膜上にガラス・スポット
が形成されることがないので、ガラスエツチング液に浸
漬する必要もなく、したがってSiO2被膜が浸蝕され
ることもない。
以上により、この発明の製造方法によれば最終的に得ら
れた半導体装置の信頼性の向上、歩留りの向上など優れ
た効果を奏するものである。
【図面の簡単な説明】
図は、この発明に用いるスパッタ装置の概略を示す説明
図である。 図において、(1)はベルジャ、(2a)。(2b)は
電極、(3)はターゲット、(4)は半導体基板、(5
)は高周波電源である。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面にパッシベーションガラス層を形成する
    半導体装置の製造方法において、高周波スパッタ法によ
    り前記半導体基板表面にガラス層を形成し、このガラス
    層をフオトリソ技術を用いて所定のパターンに形成した
    後、前記ガラス層を焼成してパッシベーションガラス層
    を形成することを特徴とする半導体装置の製造方法。
JP60076720A 1985-04-12 1985-04-12 半導体装置の製造方法 Expired - Fee Related JPH0763062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60076720A JPH0763062B2 (ja) 1985-04-12 1985-04-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60076720A JPH0763062B2 (ja) 1985-04-12 1985-04-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61236127A true JPS61236127A (ja) 1986-10-21
JPH0763062B2 JPH0763062B2 (ja) 1995-07-05

Family

ID=13613398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60076720A Expired - Fee Related JPH0763062B2 (ja) 1985-04-12 1985-04-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0763062B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114828A (ja) * 1982-12-21 1984-07-03 Agency Of Ind Science & Technol 酸化シリコン膜の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114828A (ja) * 1982-12-21 1984-07-03 Agency Of Ind Science & Technol 酸化シリコン膜の製造方法

Also Published As

Publication number Publication date
JPH0763062B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
JP2000282219A (ja) 有機膜真空蒸着用マスク再生方法及び装置
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
US3669861A (en) R. f. discharge cleaning to improve adhesion
JPH0864540A (ja) 薄膜形成方法及び装置
JPS61236127A (ja) 半導体装置の製造方法
EP0032047B1 (en) Method of drying semiconductor substrates and apparatus for drying semiconductor substrates
US5096735A (en) Process for producing a thin film electroluminescent device
JPH01298725A (ja) 薄膜形成方法及びその装置並びに半導体素子
JPS6277479A (ja) プラズマcvd法による薄膜形成方法
JPS6147645A (ja) 薄膜形成方法
JPS62188777A (ja) バイアススパツタリング装置
JP3639453B2 (ja) 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法
SU1499573A1 (ru) Способ получени прозрачных провод щих пленок на основе оксидов инди и олова
JPH0237963A (ja) 通電加熱部材
JP2722716B2 (ja) 単結晶ダイヤモンドの製造方法
JP2004137101A (ja) 酸化チタン膜の作製方法
JPS62207863A (ja) 高速スパツタリング装置
RU2776657C1 (ru) Способ получения толстоплёночных резисторов
JPH1092302A (ja) 薄膜電極の製造方法
JPH0454Y2 (ja)
JP3235095B2 (ja) シリコン酸化膜の成膜方法
JPH03215664A (ja) 薄膜形成装置
JPH07252655A (ja) 薄膜形成装置
JP2524179B2 (ja) スパッタ成膜法
JPS6091629A (ja) プラズマ気相成長装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees