JPH07508616A - 珪素化物間コンデンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 珪素化物間コンデンサ 産業上の利用分野 本発明は超人規模集積（ＶＬＳＩ）回路の処理分野に関し、より、！Ｔ細にはこ のＶＬＳＩ回路における珪素化物間コンデンサの製造に関する。

従来の扶蛋 ＶＬＳＩ回路に使用される種々のコンデンサの構造がｒｉｌｆ究されている。例 えば、従来技術において、ポリマー−ポリマーコンデンサ、金属−ポリマーコン デンサ及び金属−ポリサイド（ｐｏｌｙｃｉｄｅ）コンデンサが提案され、使用 されている。例えば、１９８８年発行ＩＥＤＭ誌７８２〜７８５貞、シー、カヤ （Ｃ１Ｋａｙａ）、エイチ。

ティゲラ−（Ｈ，Ｔｉｇｅｌａａｒ）　、ジエー、パダーリン（Ｊ、Ｐａｔｅｒ ｓｏｎ）　、エム、デウイット（Ｍ、Ｄｅ　Ｗｊｔ）　、ジェー、ファタルーソ （Ｊ、Ｆａｔｔａｒｕｓｏ）　、ディー、ヘスター（Ｄ、１ｌｅｓｔｅｒ）　、 　ｘス、キリアカイ（Ｓ、Ｋｉｒｉａｋａｉ）　、グー。タン（Ｋ、Ｔａｎ）　 、ｘ７゜ツアイ（Ｆ、Ｔｓａｙ）　（著）の論文「８′ＩＩ′Ａ　Ｄコンバー　 のボリサ　°−コンデンサＪ　（Ｐｏｌｙｃｉｄｅ／Ｍｅｔａｌ　Ｃａｐａｃｉ ｔｏｒｓ　ｆｏｒ　ｌｌｉｇｂ　Ｐｒｅｃｉｓｉｏｎ　Ａ／Ｄ　Ｃｏｎｖｅｒ狽 ■窒刀j を参！Ｋｉされたい。

コンデンサの直線的電圧ｆ、Ｍｌはコンデンサにかかる電ハ゛のり’ｆ＋’／、 面積当たりの変化に対する標準的な静電容量の変化である。直線ｔ’ｌが低いと いうことは静電容量がより安定しているということであり、これは望ましいこと である。ポリマー−ポリマーコンデンサにおいて、コンデンサの電極のポリシリ コンのドーピング濃度が高くなると、コンデンサの直線的″重重特ゼ１が低１・ する。しかし、ＶＬＳＩ回路の回路イト度が高まると、ポリシリコンの高ドーピ ングは酸化物中の漏洩１π流を増大させるｔ＋Ｊ能Ｆ１がある。例えば、１９８ ５年発？ＪＩ　ＥＤＭｌｉＡ３８０〜３８３貞、ティー、オフ（Ｔ、０ｎｏ）　 、ティー、モリ（Ｔ、Ｍｏｒｉ）　、ティー、アジ才力（Ｔ、Ａｊｉｏｋａ）、 ティー、タカヤシキ（Ｔ、Ｔａｋａｙａｓｈｉｋｉ）　（著）の論文ｒＥ’　Ｅ ’ＦＲＯＭ■ボリシリコンノＩ作」（Ｓｔｕｄｉｅｓ　ｏｆ　Ｔｈ１ｎ　Ｐｏ１ ｙ　Ｓｉ　０ｘｉｄｅｓ　ｆｏｒ　Ｅ　ａｎｄ　Ｅ２ＦＲＯＭ）並びに１９９０ 年発行のカスタム集積回路会議報ｒ４：　（Ｃｕｓｔｏｒｎ　Ｉｎｔｅｇｒａｔ ｅｄ　Ｃ１ｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ）の１８．５．１〜１８．５． ４Ｑのティー、イイダ（Ｔ。

１ｉｄａ）　、　ｘム、ナカハラ（Ｍ、Ｎａｋａｈａｒａ）　、　ｘス、ゴトー （Ｓ、Ｇｏｔｏ）及びエイチ。

アキバ（Ｈ，Ａｋｉｂａ）　（著）の「　ブ；クロンの・ｌＡアナログ・デジ　 ルＡＳ　Ｃ８にりｔ　１じコンデンサ□」（Ｐｒｅｃｉｓｅ　Ｃａｐａｃｉｔｏ ｒ　５ｔｒｕｃｔｕｒｅ　５ｕｉｔａｂｌｅ　ｆｏｒ　Ｓｕｂｍｉｃｒｏｎ　Ｍ ｉｘｅｄ　Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ　ＡＳＩＣｓ）を参ｊｊ１１されたい 。更に、ポリマー−ポリマーコンデンサの製造には高温のドーピング及び酸化１ 程が必要であって、これは集積回路の構成部品の信頼ｒ１．及びＦ１能に悪影響 を及ぼし得る。また、金属−ポリマーコンデンサ及び金属−ポリサイドコンデン サは史なる処理１−１１−を必要とし、これは回路を更に複雑化させ、多くの場 合、イ１１頼Ｆしに悪影響を及ぼすか、又は性能を低下させる。１９部電極がポ リサイドであるポリマー−ポリマーコンデンサでは、史なる処理を必要とするイ ′：■６な特ゼ１をコンデンサはイ１する。史なる処理は高コストとなり得る。

光則の開示 本発明の実施例にノルづき、集積回路の製造中にコンデンサを１製造する方法を 示す。基板Ｉ−にて、絶縁領域１−にポリシリコン層が形成される。このポリシ リコン層のＩ゛部に第１の金属珪素化物層が形成される。この第１金属珪素化物 層の上部に＋＋Ａｊｕ体層が形成される。この誘電体λ〆ｊの１部に第２の金属 珪素化物層が形成される。第２金属月素化物層及び、：ｆ、電体層はエツチング され、１１部ｔヒ極及びＡＡ誘電領域形成する。第１金属工１素化物層及びポリ シリコン層はエツチングされ、下部電極を形成する。

本発明の実施例において、第１金屈月素化物層及び第２金属月索化物居はタング ステン珪素化物からなる。例えば、１溝型体層は珪素源としてＴＥ０１を用いた 蒸着酸化珪素（ＴＥＯ３酸化物とも呼ばれる）である。第１金属珪素化物層は下 部電極が上部電極よりも広い領域を有するようにエツチングされる。ポリシリコ ン層及び第１金属１１索化物層は集積回路上のトランジスタのゲートを形成する ためにも使用される。

本発明は従来技術の処理に比して幾つかの利点をイｊする。例えば、本発明は単 純にして実際的かつ現行のＶＬＳＩ処理に充分に耐える方法を提供する。本発明 のコンデンサをポリサイドゲート集積回路の処理に組み込んでも、集積回路の構 成部品の特性を乱すことはない。更に、形成されるコンデンサは卓越した直線的 Ｘセ圧特性を有し、漏電が少ない。卓越した直線的電圧特性が生じるのはコンデ ンサの電極が高導電率を右するためである。更に、従来処理に（−１加的な工程 は比較的低い処理温度にて実施され、ＶＬＳＩ回路のｆｉｉ頼性及びゼ１能を維 持することができる。

回血ム皿工全説明 図１〜４は本発明の実施例により集積回路において使用される１１ふ化物聞コン デンサを製造するための方法をそれぞれ示す。

図５，６は本発明の別の実施例により集積回路において使用されるコンデンサを 製造するための方法をそれぞれ示す。

去り剋の説明 本発明は１１１−純にして実際的かつ現（ＪのＶＬＳＩ処理に充分に耐えるコン デンサを”Ａ逍する方法を提供する。ド記において、本発明の実施例に基づき、 しきい値′重重及び〕、Ｌ扱ドーピングの調節用のインブラント或いはソース− ドレイン領域及び分離領域を形成するためのインブラントのような従来のインブ ラントに稈は、コンデンサの形成に関連しないため省略されている。

図１は従来の半導体処理の結果を示している。図示するように、基板２０上にお いて、珪素の局所酸化（ＬＯＧＯ３）処理又は他の処理を用い、例えば基板２０ 十にフィールド酸化物の絶縁層２５を形成する。例えば、ＬＯＣＯ８処理におい て、パッド酸化物層が形成される。パッド酸化物の１一部に窒化物層が形成され る。窒化物はパターン化され、エツチングされる。フィールド酸化物は窒化物が エツチングされて基板２０を露出している付置にてＪル板２０」二に成長する。

そして、窒化物及びパッド酸化物が除去される。

絶縁層２５の形成後、基板２０の露出部分にゲート酸化物層３５が配置される（ 成長又は蒸着）。ゲート酸化物層３５及び絶縁層２５１−にポリシリコン層２６ が蒸着される。例えば、この蒸着は化学気相ノ、へ着（ＣＶＤ）である。ポリシ リコンは、例えば１立方センチ当たり約１０”個のｎを原子によりドーピングさ れる。

ドーピングはＰＯＣ１コを用いて実施できる。また、リン叉はヒ′Ａ原子のイン ブラントを用いることができる。例えば、約４００°Ｃにて化学気相蒸着により 、又は約２００℃にてスパッタリングにより、ポリシリコン層２６のＬ部に金属 珪素化物層２７が形成される。例えば、金属１１本化物はタングステン上１素化 物である。

金属珪素化物層２７に用いられる金属は代替として、例えばチタン（Ｗ）、モリ ブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）又はタ ンタル（Ｔａ）からなる。

図２，３は従来の処理に追加される時に月素化物間酸化物コンデンサの形成をＡ ｌ１容する（−１加的処理」−程を示している。図２に小すように、金属珪素化 物層２７領域の１一部に誘電体層２８が形成される。誘電体層２８は、例えば珪 素源としてＴＥ０１を用いた蒸着酸化珪素（ＴＥＯ３酸化物とも叶ばれる）であ る。ＴＥＯＦＪｆ２化物はノ、へ着されると約０４１ミクロンの厚さである。蒸 ｉ′１酸化物用の別の珪Ｊｆ、源はシラン及びジクロロシランである。、＜４若 酸化物を使用する代わりに、熱成長酸化物を用いることができる。また、誘電酸 化物を使用する代わりに、誘電層２８に酸化物、窒化物及び酸化物の交ｌｌ′重 ねの仲居を用いることができる。当業者には理解されるように、酸化物、窒化物 及び酸化物のｎｏｒ層は摂氏８５０度以下の温度にて進行する処理を用いて形成 できる。

例えば、約４００°Ｃにて化学気相蒸着により、又は約２００℃にてスパッタリ ングにより、誘電体層２８の上部に金属珪素化物層２９が形成される。例えば、 金属珪素化物はタングステン珪素化物である。金属！１１素化物２９に用いられ る金属は代替として、例えばチタン（Ｗ）、モリブデン（ＭｏＬクロム（Ｃｒ） 、ニッケル（Ｎｉ）、コバルト（Ｃｏ）又はタンタル（Ｔａ）からなる。金属珪 素化物層２９が形成されると、例えば０．２ミクロンの厚さである。

図３に示すように、従来のマスク及びエツチング処理を用い、上部電極１２９及 び誘電領域１２８を形成する。当業者には理解されるように１．に１部電極１２ ９及び誘電領域１２８の寸法は、例えば集積回路の設Ａ１に必要なコンデンサの 大きさにより大幅に変動し得る。エツチングが終了すると、レジストマスクが剥 離される。−１一部電極１２９及び誘電領域１２８を形成する金属珪素化物層２ ９及び誘Ｓ［（４Ｊｔｉ　２　ｓのエツチングの深さは、エツチングが層２７に て停止１ユするように制御される。

図４に示すように、従来の処理工程を続行する。従来のマスク及びエツチング処 理を用い、誘電領域２３５、ポリシリコン領域２２６及び金属ｆ１索化物領域２ ２７からなる従来のゲートを形成する。このマスク及びエツチング処理中にコン デンサの下部電極が形成される。下部電極はポリシリコン領域１２６のＬ部の金 属珪素化物領域１２７からなる。更なる処理は従来通りである。例えば、蒸着酸 化珪素層の１一部のＢＰＳＧ層の絶縁層がウェーハ］−に蒸着される。例えば、 蒸着酸化１１＾層は０．１５ミクロンであり、ＢＰＳＧ層は０．４ミクロンであ る。絶縁層はマスクかつエツチングされ、接続孔を形成する。そして、金属層が 蒸着される。金属層は接続孔を介して金属珪素化物領域１２７、金属珪素化物領 域４２９及び金属ｆ１索化物領域２２７に電気ｒトＪに接続される。

本発明は従来ｔｋ術の処理と比較して幾つかの利点をイ１する。例えば、本発明 はポリサイドトランジスタゲートを用い、単純にして実際的かつ現ｔ−ｒのＶＬ ＳＩ処理に充分に耐える方法を提供する。集積回路の構成部品のｔ’１．能特性 は撹乱されない。形成されるコンデンサは卓越した直線的電圧特ゼ１を有し、漏 電が少ない。更に、従来処理にｒ−１加的な工程は比較的低い処理温度（例えば 、摂氏８５０度以下）にて実施され、ＶＬＳＩ回路の信頼性を維持することがで きる。

本発明には幾つかの別の実施例がある。例えば、金属珪素化物層２９の代替とし てドーピングされたポリシリコン層を形成できる。残りの処理に程は同一である 。形成される構造を図５に示し、形成される１９部電極３２９はドーピングされ たポリシリコンである。

更に、本発明はゲートがドーピングポリシリコンからなる時に利用できる。この 場合、金属珪素化物層２７の形成は省略される。ポリシリコン層２６は、例えピ ングはＰ　ＯＣｌ　ｓを用いて実施できる。また、リン又はヒ素原子のインブラ ントを用いることができる。形成される構造を図６に示している。ここで、従来 のポリシリコンゲート構造は誘電領域２３５−Ｌ、に配置されたドーピングポリ シリコン領域４２６からなることを示している。コンデンサのＦ部電極はドーピ ングポリシリコン領域３２６からなっている。

前述では＋１ｔに本発明の例示的方法及び実施例を開／１＜かつ記載しているに 過ぎない。当業者には理解されるように、本発明はその趣旨又は不可欠な特性か ら逸脱することなく、ある特定の他の形態にて具体化できる。従って、本発明の 開示は、以下の請求の範囲に示した本発明の範囲を例示するものであって、限定 するものではない。

ω　Φ （′）　へ　へ Ｕ） １７’）　（Ｎ （Ｎ 平成６年１２月１９日

Claims (20)

【特許請求の範囲】
1. １．（ａ）基板上にて絶縁領域上にポリシリコン層を形成し、（ｂ）前記ポリシ リコン層の上部に第１の金属珪素化物層を形成し、（ｃ）前記第１金属珪素化物 層の１：部に誘電体層を形成し、（ｄ）前記誘電体層の上部に第２の金属珪素化 物層を形成し、（ｅ）前記第２金属珪素化物層と誘電体層とをエッチングして上 部電極と誘電領域とを形成し、 （ｆ）前記第１金属珪素化物層とポリシリコン層とをエッチングして下部電極を 形成する 工程からなるコンデンサの製造方法。
2. ２．前記工程（ｆ）において実施されるエッチングがトランジスタのゲートをも 形成する請求項１に記載の方法。
3. ３．前記工程（ｂ）において第１金属珪素化物層がタングステン珪素化物からな り、工程（ｄ）において第２金属珪素化物層がタングステン珪素化物からなる請 求項１に記載の方法。
4. ４．前記誘電体層が蒸着された酸化珪素からなる請求項１に記載の方法。
5. ５．前記誘電体層か熱成長させられた酸化物からなる請求項１に記載の方法。
6. ６．前記誘電体層か酸化物と窒化物と酸化物との交互重ねの亞層からなる請求項 １に記載の方法。
7. ７．下部電極と、 同下部電極の上部に形成された誘電領域と、同誘電領域の上部における金属珪素 化物からなる上部電極とからなる集積回路上のコンデンサの構造。
8. ８．前記下部電極の形成に使用される層がトランジスタのゲートの形成にも使用 される請求項７に記載のコンデンサ。
9. ９．前記上部電極がタングステン珪素化物からなる請求項７に記載のコンデンサ 。
10. １０．前記誘電領域が蒸着された酸化珪素からなる請求項７に記載のコンデンサ 。
11. １１．前記誘電領域が熱成長させられた酸化物からなる請求項７に記載のコンデ ンサ。
12. １２．前記誘電領域が酸化物と窒化物と酸化物との交互重ねの亞層からなる請求 項７に記載のコンデンサ。
13. １３．（ａ）基板上にて絶縁領域上に導電層を形成し、（ｂ）前記導電層の上部 に誘電体層を形成し、（ｃ）前記誘電体層の上部に金属珪素化物層を形成し、（ ｄ）前記金属珪素化物層と誘電体層とをエッチングして上部電極と誘電領域とを 形成し、 （ｅ）前記導電層をエッチングして下部電極を形成する工程からなるコンデンサ の製造方法。
14. １４．前記工程（ｅ）において実施されるエッチングがトランジスタのゲートを も形成する請求項１３に記載の方法。
15. １５．前記工程（ａ）がドーピングされたポリシリコン層を形成することからな る請求項１３に記載の方法。
16. １６．前記工程（ａ）がドーピングされたポリシリコン亞層を形成し、同ドーピ ングポリシリコン亜層の上部に金属珪素化物亜層を形成することからなる請求項 １３に記載の方法。
17. １７．前記工程（ａ）において金属珪素化物亜層がタングステン珪素化物からな り、工程（ｃ）において金属珪素化物層がタングステン珪素化物からなる請求項 １６に記載の方法。
18. １８．前記工程（ｂ）が蒸着された酸化珪素の層を形成することからなる請求項 １３に記載の方法。
19. １９．前記工程（ｂ）が熱成長させられた酸化物の層を形成することからなる請 求項１３に記載の方法。
20. ２０．前記工程（ｂ）か酸化物と窒化物と酸化物との交互重ねの層を形成するこ とからなる請求項１３に記載の方法。