JPH07508373A - 層系の導電性層の接触接続部品 - Google Patents
層系の導電性層の接触接続部品Info
- Publication number
- JPH07508373A JPH07508373A JP6522619A JP52261994A JPH07508373A JP H07508373 A JPH07508373 A JP H07508373A JP 6522619 A JP6522619 A JP 6522619A JP 52261994 A JP52261994 A JP 52261994A JP H07508373 A JPH07508373 A JP H07508373A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- contact connection
- conductive layer
- ceramic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Measuring Oxygen Concentration In Cells (AREA)
- Contacts (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
層系の導電性層の接触接続部品
先行技術
本発明は請求項1の部類による層系の導電性層の接触接続部品から出発する。セ
ラミックシートのプリント、堆積および積層によって形成される層構造体は電子
回路以外に、検知装置、たとえばガスセンサにおいて次第に多く使用される。こ
のようなラミネート構造においては導電性層、たとえば導体路を、セラミックシ
ートを通して次のシート上へ案内しなければならないことがしばしば必要である
。導体路をセラミックシートを貫通接触接続(Durchkontaktxev
ung)するためには、通常、押抜き、穿孔するかまたはレーザによって形成さ
れる貫通接触接続孔(Vias)を、完全にまたは部分的に導電性ペーストで充
填する。次のシート上にこの個所で導体路を案内する場合、双方のシートが均一
な表面圧で正確な適合で積層すれば、貫通する電気的結合が生じる。しかし、セ
ラミックシートは塑性変形可能であるので、セラミックシートの材料は縁および
貫通接触接続部の範囲内でずれ、これによりこの範囲内で積層圧が減少する。最
後に、これは、焼結した後、貫通接触接続部の個所で、双方のセラミックシート
間の積層結合ならびに電気的結合が中断されるかまたは熱の交番負荷によって中
断されることになる。
発明の効果
これに対して、請求項1の特徴部に記載の特徴を有する本発明による接触接続は
、層系を焼結した後も、たとえば熱の交番負荷での作動の間持続的電気接触接続
が維持されるという利点を有する。接触個所は定義された積層圧の範囲内にある
ので、焼結した後この範囲内に双方のセラミックシートの間の均質な積層結合が
生じる。
請求項2以降に記載された手段によって、請求項1に記載された接触接続部品の
有利な構成が可能である。接触接続すべき双方の層が接触個所にそのつど突出表
面を有し、その結果押しボタン状の結合が生じる場合、とくに良好な電気的接触
接続が達成される。
図 面
本発明の1実施例は図面に示し、下記に詳述されている。図1は、先行技術によ
る焼結したi&2つの導体路の電気的接触接続部品を有する層系を示し、図2a
は構成された接触個所を有する層系の第1シートを示し、図2bは図2aによる
第1セラミソクンートに所属する、同様に接触個所を有する第2セラミツクシー
トを示し、かつ図3は図2aおよび2bによるセラミックソートを一緒に積層し
て焼結した状態を示す。
実施例
先行技術による接触接続部品を有する層系は図1から明らかであり、その際層系
は第1セラミソクンート10および第2セラミノクンート20からなる。第1シ
ート10上には、導電性層として第1導体路11が配置されている。シート10
には孔12が設けられていて、この孔中に、第1導体路11を第2導体路21と
接触させる貫通接触接続部13が案内されており、その際第2導体路21は、第
27−ト20上に配置された別の導電性層である。図1からは、シート10゜2
0が貫通接触接続部13の下方にスリット24を有し、これにより導体路11お
よび21の接触は中断されている。
図2a、2bおよび3は、本発明の1実施例を示す。この場合、第1ノート10
の一方の大きい面上に配置された導体路11は、孔12を通して案内された貫通
接触接続部13により第1セラミツクシート10の他方の大きい面18にまで案
内されている。大きい面18上には、導体路部分14が配置されていて、該部分
はたとえば第1導体路11の方向に戻されかつ大きい面18上には第1突出表面
15を有する。突出表面15は、たとえば導体路部分14の全幅にわたって案内
されているので、第1圧力接触19が構成する。圧力接触19の形成のためには
大きい面18上に圧力層として、たとえばノート10の材料から形成されている
第1突出部が設けられている。最後に、突出部16上にかぶさって、導体路部分
14が置かれているので、この個所で圧力接触19は指摘した突出表面15を有
して構成されている。
第2導体路21は、図2bにより第1ノート10の大きい面18に面した、第2
ノート20の大きい面上に配置されている。第1突出表面15に相対して第2突
出表面25が構成されている。その際、第2突出表面25はたとえば同様に導体
路の全幅にわたって案内されているので、第2の圧力接触29が構成されている
。第2の突出表面25を製造するためには、第1突出表面15におけると同様、
シート20の大きい面27上に第2突出部26が設けられていて、それにより最
後に第2導体路21が案内されている。ここでも、突出部26はたとえばシート
20の材料からなる。さらに、第2セラミツクンート20の大きい面は、結合剤
層22を備えており、その際結合剤層22は第2導体路21の突出表面25の範
囲で切欠されている。しかし、結合剤層22は全く同様に第17−ト10上にま
たは双方のシート10.20上に設けられていてもよい。
図2aおよび2bによる双方のシート10および20から一緒に積層され、焼結
された、接触個所23を有する層系は、図3から明らかである。図3から、孔1
2の範囲内に、積層および焼結の作用のため、図1におけると同様、双方のシー
ト10と20の間にスリット24が出現する。第1導体路11と第2導体路21
の接触接続は双のセラミックノート10および20を一緒に積層する際、第1圧
力接触19および第2圧力接触29を圧縮することにより、積層圧のために生じ
る。孔12の範囲から接触個所23をずらすことによって、接触個所23には高
い積層圧が及ぼされ、これにより双方の圧力接触19および29は押しボタン状
に結合する。
双方のノート10および20は、たとえば酸化ジルコニウムからなる。導体路1
1および21は、たとえばスクリン印刷法で設けられるサーメット材料から構成
されている。たとえば酸素センサにおいて使用される導体路ないしは電極材料は
、隣接するセラミックノートのセラミンク材料からなる支持マトリックスを有す
るPt サーメットである。全く同様に、導体路11.21の代りに、相応する
電極または他の導電性層を互いに結合することも考えられる。セラミックノート
を積層する際に使用される圧力は、たとえば500〜2000 N/Cm”であ
り、焼結温度は/−トのタイプにもよるが、たとえば800〜1500℃である
。
記載した層系は、たとえば電子回路を製造する際に使用するような他の多層系に
も使用できる。
フロントページの続き
エータ 27
Claims (1)
- 【特許請求の範囲】 1.少なくとも2つの層面内で延びる導電性層の間に少なくとも1つのセラミッ クシートが配置されており、その際セラミックシート中に、一方の層面から他方 の層面への貫通接触接続部が設けられている接触接続部品において、少なくとも 1つの層面内に、圧力接触接続部(13)の外部に存在する接触個所(23)が 設けられていることを特徴とする層系の導電性層の接触接続部品。 2.接触個所(23)が導電性層(14.21)の層面の、高い積層圧がもたら される範囲内に配置されていることを特徴とする請求項1記載の接触接続部3. 少なくとも1つの導電性層(14,21)が、接触個所(23)に突出表面(1 5,25)を有することを特徴とする請求項1または2記載の接触接続部品。 4.突出表面(15,25)が少なくとも1つの付加的導電性層部分を設けるこ とことによって形成されていることを特徴とする請求項3記載の接触接続部品。 5.接触個所(23)にセラミックシート(10,20)は層面から突出する突 出部(16,26)を有し、その上にかぶさって導電性層(14,21)が案内 されているので、突出表面(15,25)が形成することを特徴とする請求項3 記載の接触接続部品。 6.セラミックシート(10,20)の層面から突出する突出部(16,26) が、セラミックシート(10,20)の材料からなることを特徴とする請求項5 記載の接触接続部品。 7.突出部の範囲内で導電性層(14,21)上に少なくとも1つの付加的導電 性層部分が設けられていることを特徴とする請求項5または6記載の接触接続部 品。 8.貫通接触接続部(13)が接触個所(23)にまで、第1セラミックシート (10)に案内された導電性層部分(14)が設けられ、第2導電層(21)が 第2のセラミックシート(20)上に案内されていることを特徴とする請求項1 記載の接触接続部品。 9.少なくとも1つのセラミックシート(10,20)上で、接触個所(23) の層面内に、接触個所(23)の範囲で切欠されている積層支持層(22)が設 けられていることを特徴とする請求項1から8までのいずれか1項記載の接触接 続部品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4312976.5 | 1993-04-21 | ||
DE4312976A DE4312976A1 (de) | 1993-04-21 | 1993-04-21 | Kontaktierung von elektrisch leitenden Schichten eines Schichtsystems |
PCT/DE1994/000406 WO1994024838A1 (de) | 1993-04-21 | 1994-04-13 | Kontaktierung von elektrisch leitenden schichten eines schichtsystems |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07508373A true JPH07508373A (ja) | 1995-09-14 |
Family
ID=6485978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6522619A Pending JPH07508373A (ja) | 1993-04-21 | 1994-04-13 | 層系の導電性層の接触接続部品 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5828010A (ja) |
JP (1) | JPH07508373A (ja) |
DE (1) | DE4312976A1 (ja) |
WO (1) | WO1994024838A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349593A (ja) * | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
DE102007053427A1 (de) | 2007-11-09 | 2009-05-14 | Robert Bosch Gmbh | Sensorelement mit Festelektrolyt und isoliertem leitenden Element |
DE102008042427A1 (de) | 2008-09-29 | 2010-04-01 | Robert Bosch Gmbh | Keramisches Sensorelement mit isoliertem leitenden Element |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4928543B1 (ja) * | 1969-01-27 | 1974-07-27 | ||
FR2204940B1 (ja) * | 1972-10-27 | 1976-01-30 | Thomson Csf Fr | |
US4555285A (en) * | 1983-12-14 | 1985-11-26 | International Business Machines Corporation | Forming patterns in metallic or ceramic substrates |
WO1988001469A1 (en) * | 1986-08-15 | 1988-02-25 | Digital Equipment Corporation | Method of making high density interconnection substrates using stacked modules and substrates obtained |
US4847003A (en) * | 1988-04-04 | 1989-07-11 | Delco Electronics Corporation | Electrical conductors |
US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
US5245135A (en) * | 1992-04-20 | 1993-09-14 | Hughes Aircraft Company | Stackable high density interconnection mechanism (SHIM) |
US5587885A (en) * | 1994-05-18 | 1996-12-24 | Dell Usa, L.P. | Mechanical printed circuit board/laminated multi chip module interconnect apparatus |
-
1993
- 1993-04-21 DE DE4312976A patent/DE4312976A1/de not_active Withdrawn
-
1994
- 1994-04-13 US US08/360,711 patent/US5828010A/en not_active Expired - Fee Related
- 1994-04-13 WO PCT/DE1994/000406 patent/WO1994024838A1/de active Application Filing
- 1994-04-13 JP JP6522619A patent/JPH07508373A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO1994024838A1 (de) | 1994-10-27 |
US5828010A (en) | 1998-10-27 |
DE4312976A1 (de) | 1994-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6205032B1 (en) | Low temperature co-fired ceramic with improved registration | |
JPH07508373A (ja) | 層系の導電性層の接触接続部品 | |
JP3252635B2 (ja) | 積層電子部品 | |
JP2009501437A (ja) | 三次元回路の製造方法 | |
US6972383B2 (en) | Multilayered circuit board | |
JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
JP3057967B2 (ja) | 積層型圧電体素子 | |
JP4125997B2 (ja) | 複合配線基板 | |
JP3126382B2 (ja) | 回路の製造方法 | |
JP2958505B2 (ja) | 積層型圧電体素子の内部電極と外部電極の接続構造 | |
JPH02146792A (ja) | 半導体装置の実装構造 | |
JP3057968B2 (ja) | 積層型圧電体素子 | |
JP2000049037A (ja) | 積層セラミックコンデンサ | |
JP3118966B2 (ja) | 積層型チップバリスタ | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPH01298796A (ja) | 混成集積回路 | |
JP4646779B2 (ja) | 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法 | |
JP2006245027A (ja) | 積層型圧電素子 | |
JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPS5998597A (ja) | 多層プリント配線板 | |
JPH07162120A (ja) | フレキシブルプリント配線板の回路接続方法及びフレキシブルプリント配線板 | |
JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
JPH0738217A (ja) | セラミック基板 | |
JP2000164450A (ja) | 積層コンデンサ | |
JPH0832241A (ja) | セラミック多層基板に形設される抵抗素子及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |