JPH07506462A - 集積回路ダイのはんだバンプ - Google Patents
集積回路ダイのはんだバンプInfo
- Publication number
- JPH07506462A JPH07506462A JP5519348A JP51934893A JPH07506462A JP H07506462 A JPH07506462 A JP H07506462A JP 5519348 A JP5519348 A JP 5519348A JP 51934893 A JP51934893 A JP 51934893A JP H07506462 A JPH07506462 A JP H07506462A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- pound
- passivation layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
集積回路ダイのはんだバンブ
発明の背景
本発明は、集積回路ダイ上のはんだバンブ形成に間する。
虫に特定すれば1本発明は、鋼粒子と高分子結合剤とから成る導電性ではんだ濁
れ性(solder−wettable)のある混成材t1で形成された端子上
に、はんだ合金をリフ口・−することを含む方法に間するものである。
微小電子装置の製造において、印刷回路基板等に集積回路ダイを取り(−1ける
には、複数のはんだバンブ相互接続が用いられるが、このはんだバンブ相互接続
は物理的にダイを付着オるだけでなく、ダイ上の回路を基板上の回路に電気的に
接続し 電気信号をダイとの間でやりとりし処理するするものであることは公知
である。この目的のために、金属バッドがダイ上に形成される。予め形成されて
いるマイクロボールのようなはんだ合金体をバッド上に配し、加熱し5そして冷
却することによって はんだをリフローし、ダイに付着されるバンブを形成する
。バッド周囲のm域は、はんだでは1れない物質で覆うことによって、はんだが
表面上に広がってしまうのを防いでいる8次に、基板上にある端子の上にバンブ
が据えられるようにダイを基板と組み合せ、その後この構造体を加熱してはんだ
をリフローすることによって、ハンプを基板に接合し、相互接続が完成する。
集積回路ダイの設計は比較的高価であり、多くの電気構造を配列し形成するだめ
の多数のマスクの設計および製造の費用を含む、以前は、ワイヤ ボンディング
が容易にできるよ−)に端子を外周に隣接して配置していた8ワイヤ・ボンディ
ングのために外周に端子を配した従来のダイを、はんだノ1ンブ相互接続を古む
パッケージに利用することが望ましい場合が頻繁にある。1〜かしながら 外周
付近に端子を密集させることにJ、って 各バンブのサイズが制限されてしまい
、そのためはんだの取り扱いや端子」二に高精度にはんだを配置することが史に
むずがしくなると共に1個々のハンプの形成にも支障をきたすことになる。した
がって、端子ハツトをダイ表面全体にわたって再分散することによって、より大
きなバンブを1吏用可能にすることが望ましい、付加的な金属層を設はパ々−ニ
ングする際に共通プロセスを用いれば、ダイのコス1−に人さく寄与することに
なる。したがって、ダイの再設計にかかる費用を抑えつつ端子バンドを集積回路
ダイ上に再分数し はんだバンブの相互接続を容易にする。比較的簡素で安価な
方法の掃供が望まれている。
発明の概要
本発明は、集積回路ダイの端子上にはんだハンプを形成する方法の改善を意図し
たものである。前記ダイはバッジベージ1ン層で覆われており、開口を通じて前
記層に到達可能な金属コンタクト(wetallic contact)を含む
1本発明によれば 前記方法は、銅粒子と高分子結合剤とから成る導電性ではん
だ1遷れ性のある混成材料で、端子を形成することを含む。
前記端子は、前記金属コンタクトから離れたところで前記パッンベーシJン層上
に形成されたボンド・ハントと、前記バッドから金属コンタクトまで延在するラ
ンナ(runner)とを含む。
はんだ金属体が前記ボンド・パット上にリフローされて、前記バノ];に接合さ
れると共に前記ランナを通じて電気的に結合されたバンブを形成する。このよう
に1本発明の方法は。
ダイ表面全体にボンド・バッドを適切に分散し、例えばワイヤ ボンド・バッド
のように、元々設計されている金属接点にボンド・バッドを結合さぜるものであ
る。
図面の説明
N1図は1本発明によって形成された端子を示す、集積回路ダイの部分的平面図
である2
第2図は、線2−2に沿って矢印の方向から見た、第1図のタイの断面図である
。
発明の詳細な説明
好適実施例にしたがってN1図およびwi2図を参照すると。
集積回路ダイlOは1本発明に応じて形成された、金属−樹脂混成(compo
site)端子I2を含む、好適なダイ10はシリコン基ff114から成り、
この上に電気信号を処理するための回路に相互接続されたトランジスタ(図示せ
ず)を含む電子III造が予め形成されており、ダイナミック・ランダム・アク
セス メモリとして動作する。前記回路は、端部18に隣接して設けられたアル
ミニウム金属接点!6を含む、ダイ10は艷に 誘電体高分子で形成されたバソ
シベーシジン層2゜を含み、これが基ff114の大部分を覆うことによって電
気構造を保護すると共に、開口22を有しこれを通じて接点16に到達可能とな
っている。ダイ10は、印刷回路基板と組み合わせて微小電子パッケージを形成
するようになっており、接点16と間挿の複数の接、つを含む、これらの接点は
基板上の回路線に接続され、ダイとの間で電気信号をやりとりし処理するように
構成されている0本発明にしたがって形成された端子12のような端子を除いて
、ダイ1oは従来の設計であり、ワイヤ・ボンド接続を容易にするためにダイの
外周付近に捜出を配列したつにt!fnがあることが認められよう0元来ワイヤ
・ボンディングのために考えられた従来のダイの設計を利用し そのダイを組み
込んだバンブ相互接続によってパッケージ内に組み込むように適合させたことは
1本発明の重要なfllつである。
ダイ10の製造において、シリコン ウェハを加工して同時に?’Wfiのダイ
を形成し、その後切断して個々のダイに分割する。切断に先だって端子12を形
成することにより、従来の加ニステップを用いて容易にかつ都合よく端子を形成
可能となるように本発明を実施できることは、もう1つの利点である。
端子I2を形成するために、ハッシベーシゴン層2oの開口22を介して露出さ
れる接点16をダイ10に作成する。
端子12は、レソール型フェノール結合削内に銀めっきされた銅粉末を含む混成
材料で形成されている。ダイ上に所望の端子のパターンを、インクでスクリーン
印刷(screenprintlする。好適なインクは、約80重量パーセント
ないし90重量パーセントの銀めっきされた銅粉末、約10重量パーセントない
し20重量パーセントの結合剤用高分子前駆体(precursor)、約5重
量パーセントないし!5重量パーセントのジプロピレン・グリコール・メチル・
エーテル溶剤から成り 更に少1t(1重量パーセント未満)のソビタン・トリ
オレート(iobitin Lr1oliLe)、イソプロピル・サーソステア
ライル゛チタネート(isopropyl thirsogte自rayl【已
anate)、およびオルト・アミノ・フェノール化合物を含み M−6300
5olderable Copper Pa5teという商標でMinicoが
ら商業的に入手可能である。前記前駆体は、フェノールと過剰ホルムアルデヒド
との1部分的に架橋された反応生成物である。所望の端子に対応する開口を有し
、光学現像可能な乳剤(photodevelopable emulsion
)を被覆されたステンレス網スクリーンを用いて、インクでスクリーン印刷を表
面に行う、インクを塗布し、乾燥させ、約30分間約165 ’Cで空気中で硬
化させる。結果的に得られる端子は。
約20ミクロンの厚さを有し、銅粒子が連続網様(continuous ne
twork)構造内に濃密に充填され電気抵抗が低(樹脂によって堅く結合され
た経路を形成することを特徴とする。
端子I2は、バンシベーション層2oの上に設けられ接点16から離れた円形ボ
ンド・ハツト24を含む、ランナ26が ボンド・パッド24を接点I6と接続
する。スクリーン印刷された混成材料は、層2oのポリイミツド樹脂に堅固に接
着するだけでなく、パッド16に接合し低抵抗電気接続を形成することがわかる
8
4子I2の形成に続いて、はんだハンプ3oをボンド・パッド24に取り付ける
。バンブ3oを形成する前に、高分子はんだレジスト材で形成された停止部28
をランナ26に取り付け はんだをボンド・パッド24に閉じ込める。この1麦
、約40重量パーセントの鉛と釣合g(balance tin)とを含む潟−
鉛はんだ合金のようなはんだ合金の微小球体を、ハンド24上に押圧する。この
構造体を約183°Cに加熱し、はんだ合金を溶融する。これによって、はんだ
合金は凝集しハンプ30を形成する。冷却すると、はんだハンプ3oは固化し、
パッド24に接合される。ハンプ30の形成が終わると、はんだバンブ相互接続
によってダイ10を印刷回路基板または他の適切な基板上に取り付ける用意が整
う。
このように1本発明は、ワイヤ・ボンド接点を有する従来のダイを はんだハン
プ相互接続を用いた構造のパッケージに用いることができるように適合させる便
利な方法を提供するものである6本発明は単一の端子12を形成するものとして
例示したが1本方法は、各々別個の接点に接続される複数の同掃の端子を同時に
形成するように、実施することも意図している。また、先に記載した実施例では
、ボンド・パッド24は隣接するランナ26の幅より大きく、そして接点16の
唱よりも大きい直径を有する。このように、バッド領域は、FIl、4.16の
制限されたW4域上に直接形成される場合に許されるサイズよりも、大きなサイ
ズのハンプ30を有するように。
最適化することができる。ランナ部26の長さおよび輪郭は、たとえば、曲線状
の或いは交差した直線状部分を有するランナを設けることによって、ボンド・バ
ンドを所望の導電パターン内に配置し、相互接続を形成するような形状とするこ
とができる。また、他の実施例では、リフロー中にランナに沿ってはんだが広が
るのを制限することによって、前述の実施例におけるようなはんだ停止部を用い
ずに、バンブを形成することもできる。これを達成するには、特に比較的大きな
バンブては、ボンド・パッドに対してランナ部の幅を制限するが、或いはりフロ
ー中にはんだを溶融する時間を制限するが、或いは毛管力(cap目fury
forces)のためにランナに沿ってはんだが流れてしまうのであればこの毛
管力を低下させるような混成材料を選択すればよい。
上述の実施例では、はんだ金属を予め形成されたマイクロボールとして適用した
が、はんだの付着は、蒸着または電気めっきを含むいずれかの適切なプロセスに
よって行うことができる。また、気化可能なビヒクル(vapo口z@btev
ehiclel内に分散したはんだ金属粉末を含むペーストを塗布し、加熱して
はんだ粉末を溶かし、はんだが凝集して微小滴下体(micro−drople
t)を形成し、これをハンプの基礎とすることもできる。前述の実施例では、ハ
ンプはほぼ共融の(near−eutectic)XI−鉛はんだ合金で形成さ
れている。このような合金は一般的に、約35重量パーセントないし45重量パ
ーセントの鉛と釣合錫とを含有し、金属的特性を改良するために銀または池の金
属の少量の添加物を含んでもよい。
本発明は、他のはんだ金属のバンブの形成に適するように改造することもできる
。これらは、10重量バーセント以下。
軒ましくは約5重量パーセントの鉛 およびインジウムを含む−を基本とした合
金から成る船−tII&6合を^”む。
本発明の方法は 端f’−12の形成に混成材料をflJ用している、コノ材料
は、高分子基材(poiymeric matrix)によって接合された銅粒
子の連続w4樟(eontiriuot+s network)構造から成る。
好↑しくは、この材料は少なくとも70.1量パーセントのw4粒子を含む、銅
は、その高い導電性に加えて、溶耐したはA7だに対する濡れ性が高い、この濡
れ性は強力なはんだ接合を形成するためには必須である。好適実施例では、銅粒
子は銀めっきも含む、特定の理論によるわけではないが、はんだは結合剤を形成
′l−るのに利用される種類の高分子材料には接合しない、したがって はんだ
はボンド・パッド表面において14粒子に接合すると信じられている1w4めっ
きは。
はんだ合金による1れを阻害する酸化から、綱の表面を保護才ると信じられてい
る。リフロー中、ボンド・バッド表面に露出さ第1る銀ははんだ内にどけ込むの
で、酸化物による汚染のない下層の銅が露出され、所望の接合が形成される。結
合剤を形成する高分子は、典型的に約180°Cないし325 ”Cのはんだリ
フし1一温度において、P的劣化を起こさず、しかも金属および高分子w4域の
双方を含むダイ表面に堅固に接着−1゛ろ一体!II (i n t e g
r a l f i I m )内に銅粒子を接合するのに有効なものであれば
いずれでもよい。
本発明をある実施例について説明したが2本発明は上述の説明に限定されるもの
ではないことを意図するものである。
フロントページの続き
(51) Int、 C1,’ 識別記号 庁内整理番号HO5K 3/34
505 A 7128−4EI
Claims (13)
- 1.基板、該基板上に設けられたバッシベーション層、該バッシベーション層内 の開口を介して露出される金金属コンタクトを含む集積回路ダイ上にはんだバン ブを形成する方法であって; 前記バッシベーション層上に前記金属コンタクトから離れて設けられたポンド・ バッドと、該ポンド・バッドおよび金属コンタクトの間に廷在し電気信号を導通 させるためのランナ部とを含み、銅粒子と高分子結合前とから成る、導電性およ びはんだ濡れ性のある混成材料で形成された、端子を前記集積回路ダイ上に形成 するステップ;およひはんだ金属体を前記ポンド・バッドと接触させて加熱およ び冷却し、前記はんだ金属をリフローすることにより、前記ポンド・バッドに結 合されたはんだバンブを形成するステップ; から成ることを特徴とする方法。
- 2.請求項1において、前記銅粒子は銀被覆を含むことを特徴とする方法。
- 3.請求項1において、前記高分子結合剤は、リゾール型フェノール樹脂から成 ることを特徴とする方法。
- 4.基板、該基板上に設けられ誘電体高分子材料で形成されたバッシベーション 層、および該バッシベーション層内の開口を介して露出される金属コンタクトを 含む集積回路ダイ上にはんだバンブを形成する方法であって;前記バッシベーシ ョン層上に前記金属コンタクトから離れて設けられたポンド・バッドと、該ポン ド・バッドおよび金属コンタクトの間に廷在するランナ部とを有する端子に対応 するパターンに、少なくとも70重量パーセントの銅粒子と、リゾール型フェノ ール樹脂と気化可能な溶剤とを含むビピクルとから成る銅粉末インクを、前記集 積回路ダイ上にプリントするステップ; 前記プリントするステップに続いて、前記インクを乾燥および硬化させて、前記 銅粉末を単一膜内に結合することにより、導電性ではんだ濡れ性のある端子を形 成するステップ;および はんだ合金体を前記ポンド・バッドと接触させて加熱および冷却し、前記はんだ 合金をリフローすることにより、前記ポンド・バッドに結合されたはんたバンプ を形成するステップ; から成ることを特徴とする前記方法。
- 5.請求項4において、前記銅粉末は、銀被覆を含むことを特徴とする方法。
- 6.請求項4において、更に、前記バンプ形成に先だって、前記端子ランナ部に はんだレジストを取り付け、前記はんだ合金を前記ポンド・バッドに停留させる ことを含むことを特徴とする方法。
- 7.請求項4において、前記端子はある直径を有する全体的に円形のポンド・バ ッドを含み、前記ランナ部は前記ポンド・バッドから廷在し、前記直径よりも狭 い幅を有する直線部を含むことを特徴とする方法。
- 8.基板、該基板上に設けられ誘電体高分子材料で形成されたバッシベーション 層、および該バッシベーション層内の開口を介して露出されるアルミニウム金属 コンタクトを含む集積回路ダイ上にはんだバンプを形成する方法であって;前記 バッシベーション層上に前記アルミニウム金属コンタクトから離れて設けられた ポンド・バッドと、該ポンド・バッドおよび前記金属コンタクトの間に廷在する ランナ部とを有する端子に対応するパターンに、少なくとも70重量パーセント の銀を被覆された銅粒子と、リゾール型フェノール樹脂と気化可能な溶剤とを含 むビピクルとから成る、銅粉末インクを前記集積回路ダイ上にプリントするステ ップ;前記プリントするステップに続いて、前記インクを加熱し、前記リゾール 型フェノール樹脂を硬化させることによって、前記銀が被覆された銅粒子を単一 膜内に結合し、導電性ではんだ濡れ性のある端子を形成するステツプ;およびは んだ台金体を前記ポンド・バツドと接触させて加熱および冷却し、前記はんだ合 金をリフローすることにより、前記ポンド・バッドに結合されたはんだバンプを 形成するステップ; から成ることを特徴とする方法。
- 9.請求項8において、更に、前記はんだバンプ形成に先だって、前記ランナ部 にはんだレジストを取り付け、リフロー中前記はんだ合金を前記ポンド・バッド に停留させるステップを含むことを特徴とする方法。
- 10.請求項8において、前記端子はある直径を有する全体的に円形のポンド・ バッドを含み、前記ランナ部は前記ポンド・バッドに隣接し前記直径よりも狭い 幅を有する直線部を含むことを特徴とする方法。
- 11.請求項8において、前記はんだ合金は錫と鉛とを含むことを特徴とする方 法。
- 12.基板; 前記基板上に設けられ、はんだ金重には濡れ性を示さない物質で形成され、開口 を規定するバッシベーション層;前記開口を介して露出される金属コンタクト; 銅粒子と高分子結合前とから成る導電性ではんだ濡れ性のある物質で形成され、 前記バッシベーション層上に前記金属コンタクトから離れて設けられたポンド・ バッドと・前記ポンド・バッドから廷在し、前記金属コンタクトに結合されて前 記ポンド・バッドおよび前記金属コンタクトとの間で電気信号を導通させるラン ナ部とから成る端子;および前記ポンド・バッドに結合されたはんだバンプ;か ら成ることを特徴とする、はんだバンプを備えた集積回路ダイ。
- 13.シリコン基板れ; 前記シリコン基板上に設けられ、はんだ金属には濡れ性を示さない物置で形成さ れ、開口を規定するバッシベーション層; 前記シリコン基板上で、前記開口を介して露出されるアルミニウム金属コンタク ト; 銀を被覆された銅粒子とリゾール型フェノール樹脂結合剤とから成る導電性では んだ濡れ性のある物質で形成され、前記バッシベーション層上に前記アルミニウ ム金属コンタクトから離れて設けらたれポンド・バッドと、前記ポンド。バッド から延在し、前記アルミニウム金属コンタクトに結合されて前記ポンド・バッド および前記アルミニウム金属コンタケトとの間で電気信号を導通させるランナ部 とから成る端子;および 前記ポンド・バッドに結合されたはんだバンプ;から成ることを特徴とする、は んだバンプを備えた集積回路ダイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/876,147 US5281684A (en) | 1992-04-30 | 1992-04-30 | Solder bumping of integrated circuit die |
US876,147 | 1992-04-30 | ||
PCT/US1993/003731 WO1993022475A1 (en) | 1992-04-30 | 1993-04-21 | Solder bumping of integrated circuit die |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07506462A true JPH07506462A (ja) | 1995-07-13 |
Family
ID=25367083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5519348A Pending JPH07506462A (ja) | 1992-04-30 | 1993-04-21 | 集積回路ダイのはんだバンプ |
Country Status (6)
Country | Link |
---|---|
US (2) | US5281684A (ja) |
EP (1) | EP0640151B1 (ja) |
JP (1) | JPH07506462A (ja) |
KR (1) | KR950701396A (ja) |
DE (1) | DE69312709T2 (ja) |
WO (1) | WO1993022475A1 (ja) |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5281772A (en) * | 1991-10-28 | 1994-01-25 | Delco Electronics Corporation | Electrical connector having energy-formed solder stops and methods of making and using the same |
US5428249A (en) | 1992-07-15 | 1995-06-27 | Canon Kabushiki Kaisha | Photovoltaic device with improved collector electrode |
JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
JPH07207185A (ja) * | 1994-01-21 | 1995-08-08 | Kawazumi Gijutsu Kenkyusho:Kk | 被覆パラジウム微粉末および導電性ペースト |
US5632631A (en) | 1994-06-07 | 1997-05-27 | Tessera, Inc. | Microelectronic contacts with asperities and methods of making same |
US5802699A (en) * | 1994-06-07 | 1998-09-08 | Tessera, Inc. | Methods of assembling microelectronic assembly with socket for engaging bump leads |
US5615824A (en) * | 1994-06-07 | 1997-04-01 | Tessera, Inc. | Soldering with resilient contacts |
US5983492A (en) * | 1996-11-27 | 1999-11-16 | Tessera, Inc. | Low profile socket for microelectronic components and method for making the same |
JP2792532B2 (ja) * | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
US5517127A (en) * | 1995-01-09 | 1996-05-14 | International Business Machines Corporation | Additive structure and method for testing semiconductor wire bond dies |
US6204074B1 (en) | 1995-01-09 | 2001-03-20 | International Business Machines Corporation | Chip design process for wire bond and flip-chip package |
JP3362545B2 (ja) * | 1995-03-09 | 2003-01-07 | ソニー株式会社 | 半導体装置の製造方法 |
JPH09107048A (ja) * | 1995-03-30 | 1997-04-22 | Mitsubishi Electric Corp | 半導体パッケージ |
US6388203B1 (en) | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
JP3549208B2 (ja) | 1995-04-05 | 2004-08-04 | ユニティヴ・インターナショナル・リミテッド | 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法 |
TW336371B (en) * | 1995-07-13 | 1998-07-11 | Motorola Inc | Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate |
US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
US5844317A (en) * | 1995-12-21 | 1998-12-01 | International Business Machines Corporation | Consolidated chip design for wire bond and flip-chip package technologies |
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
AU5561696A (en) * | 1996-04-18 | 1997-11-07 | International Business Machines Corporation | Organic-metallic composite coating for copper surface protection |
FR2748602B1 (fr) * | 1996-05-07 | 1998-08-21 | Solaic Sa | Circuit integre comportant des plots de connexion debouchant sur une face |
US5793116A (en) * | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
US5902686A (en) * | 1996-11-21 | 1999-05-11 | Mcnc | Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures |
JP3335575B2 (ja) | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
EP0899787A3 (en) * | 1997-07-25 | 2001-05-16 | Mcnc | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby |
US5990472A (en) * | 1997-09-29 | 1999-11-23 | Mcnc | Microelectronic radiation detectors for detecting and emitting radiation signals |
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
US6303988B1 (en) * | 1998-04-22 | 2001-10-16 | Packard Hughes Interconnect Company | Wafer scale burn-in socket |
US6903451B1 (en) * | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
US6011314A (en) * | 1999-02-01 | 2000-01-04 | Hewlett-Packard Company | Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6130479A (en) * | 1999-08-02 | 2000-10-10 | International Business Machines Corporation | Nickel alloy films for reduced intermetallic formation in solder |
AU742589B2 (en) * | 2000-05-23 | 2002-01-10 | Evergrand Holdings Ltd. | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on substrate |
EP1162654A1 (en) * | 2000-06-06 | 2001-12-12 | I-Ming Chen | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate |
US6569753B1 (en) * | 2000-06-08 | 2003-05-27 | Micron Technology, Inc. | Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same |
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
JP2002141576A (ja) * | 2000-11-02 | 2002-05-17 | Fujitsu Ltd | ピエゾ素子と電極との接合方法及び該接合方法を使用したピエゾマイクロアクチュエータ |
DE60108413T2 (de) | 2000-11-10 | 2005-06-02 | Unitive Electronics, Inc. | Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür |
US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
KR100420780B1 (ko) * | 2000-12-28 | 2004-03-02 | 에버그랜드 홀딩스 리미티드 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
KR100415239B1 (ko) * | 2001-02-28 | 2004-01-14 | 에버그랜드 홀딩스 리미티드 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판 상에실장하기에 적합한 반도체 장치 |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
WO2004001837A2 (en) * | 2002-06-25 | 2003-12-31 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
US7547623B2 (en) * | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
US7495326B2 (en) | 2002-10-22 | 2009-02-24 | Unitive International Limited | Stacked electronic structures including offset substrates |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
US7049216B2 (en) * | 2003-10-14 | 2006-05-23 | Unitive International Limited | Methods of providing solder structures for out plane connections |
WO2005101499A2 (en) | 2004-04-13 | 2005-10-27 | Unitive International Limited | Methods of forming solder bumps on exposed metal pads and related structures |
US7615873B2 (en) * | 2004-04-21 | 2009-11-10 | International Rectifier Corporation | Solder flow stops for semiconductor die substrates |
US7453157B2 (en) | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
WO2006050127A2 (en) * | 2004-10-29 | 2006-05-11 | Flipchip International, Llc | Semiconductor device package with bump overlying a polymer layer |
US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
US7701045B2 (en) | 2006-04-11 | 2010-04-20 | Rambus Inc. | Point-to-point connection topology for stacked devices |
US9899312B2 (en) | 2006-04-13 | 2018-02-20 | Rambus Inc. | Isolating electric paths in semiconductor device packages |
US8890338B2 (en) * | 2006-09-27 | 2014-11-18 | Agere Systems, Inc. | Method of identifying and/or programming an integrated circuit |
US8097497B2 (en) * | 2007-03-30 | 2012-01-17 | Xerox Corporation | Inkjet printed wirebonds, encapsulant and shielding |
US7973418B2 (en) * | 2007-04-23 | 2011-07-05 | Flipchip International, Llc | Solder bump interconnect for improved mechanical and thermo-mechanical performance |
US7768847B2 (en) | 2008-04-09 | 2010-08-03 | Rambus Inc. | Programmable memory repair scheme |
US8088634B2 (en) * | 2008-11-11 | 2012-01-03 | Johnson Morgan T | Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon |
US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
WO2013025338A1 (en) | 2011-08-17 | 2013-02-21 | Rambus Inc. | Multi-chip package and interposer with signal line compression |
KR101774938B1 (ko) | 2011-08-31 | 2017-09-06 | 삼성전자 주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
US9570196B2 (en) | 2011-09-01 | 2017-02-14 | Rambus Inc. | Testing through-silicon-vias |
US8802556B2 (en) * | 2012-11-14 | 2014-08-12 | Qualcomm Incorporated | Barrier layer on bump and non-wettable coating on trace |
US9698079B2 (en) * | 2014-01-03 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures between external electrical connectors |
US8947830B1 (en) | 2014-06-10 | 2015-02-03 | Seagate Technology Llc | Method of forming electrical connections from solder posts |
US9385073B2 (en) * | 2014-08-19 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages having integrated devices and methods of forming same |
US10593562B2 (en) * | 2015-04-02 | 2020-03-17 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3458925A (en) * | 1966-01-20 | 1969-08-05 | Ibm | Method of forming solder mounds on substrates |
US3461357A (en) * | 1967-09-15 | 1969-08-12 | Ibm | Multilevel terminal metallurgy for semiconductor devices |
US3663184A (en) * | 1970-01-23 | 1972-05-16 | Fairchild Camera Instr Co | Solder bump metallization system using a titanium-nickel barrier layer |
US3801364A (en) * | 1971-02-03 | 1974-04-02 | Matsushita Electric Ind Co Ltd | Method for making printed circuits which include printed resistors |
DE2409312C3 (de) * | 1974-02-27 | 1981-01-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung |
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
US4273859A (en) * | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
US4450188A (en) * | 1980-04-18 | 1984-05-22 | Shinroku Kawasumi | Process for the preparation of precious metal-coated particles |
JPS59217336A (ja) * | 1983-05-25 | 1984-12-07 | Denki Kagaku Kogyo Kk | 混成集積回路及び基板 |
JPS6167702A (ja) * | 1984-09-07 | 1986-04-07 | Mitsui Mining & Smelting Co Ltd | 導電性粉末及びこれを用いた導電性組成物 |
US4661375A (en) * | 1985-04-22 | 1987-04-28 | At&T Technologies, Inc. | Method for increasing the height of solder bumps |
US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
DE3534502A1 (de) * | 1985-09-27 | 1987-04-09 | Licentia Gmbh | Verfahren zum herstellen einer klebekontaktierung |
JPH0770654B2 (ja) * | 1987-03-27 | 1995-07-31 | 松下電子工業株式会社 | 半導体装置 |
JPS6459971A (en) * | 1987-08-31 | 1989-03-07 | Oki Electric Ind Co Ltd | Optoelctric transducer array |
JPH01124273A (ja) * | 1987-11-10 | 1989-05-17 | Asahi Chem Ind Co Ltd | 磁電変換素子の実装構造 |
JPH01126480U (ja) * | 1988-02-23 | 1989-08-29 | ||
US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
US5092034A (en) * | 1988-12-19 | 1992-03-03 | Hewlett-Packard Company | Soldering interconnect method for semiconductor packages |
JP2619289B2 (ja) * | 1989-06-20 | 1997-06-11 | 三井金属鉱業株式会社 | 銅導電性組成物 |
US5048747A (en) * | 1989-06-27 | 1991-09-17 | At&T Bell Laboratories | Solder assembly of components |
JPH0373503A (ja) * | 1989-08-14 | 1991-03-28 | Mitsui Mining & Smelting Co Ltd | 回路形成方法 |
US5135155A (en) * | 1989-08-25 | 1992-08-04 | International Business Machines Corporation | Thermocompression bonding in integrated circuit packaging |
JP2660937B2 (ja) * | 1990-07-16 | 1997-10-08 | 三井金属鉱業株式会社 | 銅導電性組成物 |
JPH04352383A (ja) * | 1991-05-29 | 1992-12-07 | Sumitomo Bakelite Co Ltd | プリント配線板の製造方法 |
US5160409A (en) * | 1991-08-05 | 1992-11-03 | Motorola, Inc. | Solder plate reflow method for forming a solder bump on a circuit trace intersection |
-
1992
- 1992-04-30 US US07/876,147 patent/US5281684A/en not_active Expired - Lifetime
-
1993
- 1993-04-21 KR KR1019940703890A patent/KR950701396A/ko active IP Right Grant
- 1993-04-21 EP EP93910682A patent/EP0640151B1/en not_active Expired - Lifetime
- 1993-04-21 JP JP5519348A patent/JPH07506462A/ja active Pending
- 1993-04-21 WO PCT/US1993/003731 patent/WO1993022475A1/en active IP Right Grant
- 1993-04-21 DE DE69312709T patent/DE69312709T2/de not_active Expired - Fee Related
- 1993-07-15 US US08/091,937 patent/US5327013A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0640151A1 (en) | 1995-03-01 |
DE69312709D1 (de) | 1997-09-04 |
EP0640151B1 (en) | 1997-07-30 |
DE69312709T2 (de) | 1998-02-05 |
US5327013A (en) | 1994-07-05 |
EP0640151A4 (en) | 1995-05-03 |
KR950701396A (ko) | 1995-03-23 |
US5281684A (en) | 1994-01-25 |
WO1993022475A1 (en) | 1993-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07506462A (ja) | 集積回路ダイのはんだバンプ | |
US5803340A (en) | Composite solder paste for flip chip bumping | |
JP4051893B2 (ja) | 電子機器 | |
JP2807940B2 (ja) | フラックス剤および金属粒子を有する接着剤 | |
TWI230105B (en) | Solder | |
US6608381B1 (en) | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof | |
EP0899786B1 (en) | Electrode structure of a silicon semiconductor device | |
JP7206198B2 (ja) | 表面が粗化された粒子を有するパッケージングされた半導体デバイス | |
JP2002254194A (ja) | 電子機器およびはんだ | |
US20030189260A1 (en) | Flip-chip bonding structure and method thereof | |
US20100309641A1 (en) | Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip | |
US20060246695A1 (en) | Flip chip method | |
JP3143441B2 (ja) | 表面実装回路デバイス用のハンダバンプ入力/出力パッド | |
JPS5873904A (ja) | 銀充填ガラス | |
JP2000100869A (ja) | 半導体装置およびその製造方法 | |
US8466546B2 (en) | Chip-scale package | |
CN100454529C (zh) | 用于形成互连结构的焊膏以及由焊膏形成的互连结构 | |
JPH07118498B2 (ja) | 電気的接合部 | |
US20210166997A1 (en) | Semiconductor package using conductive metal structure | |
JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
CN107591382B (zh) | 增强型焊料焊盘 | |
CN209843696U (zh) | 利用导电性金属结构体的半导体封装 | |
US20020175424A1 (en) | Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process | |
JPH05136216A (ja) | 半導体取付装置 | |
JP2911005B2 (ja) | バンプ電極の処理方法 |