JP3143441B2 - 表面実装回路デバイス用のハンダバンプ入力／出力パッド - Google Patents

表面実装回路デバイス用のハンダバンプ入力／出力パッド

Info

Publication number
JP3143441B2
JP3143441B2 JP10326490A JP32649098A JP3143441B2 JP 3143441 B2 JP3143441 B2 JP 3143441B2 JP 10326490 A JP10326490 A JP 10326490A JP 32649098 A JP32649098 A JP 32649098A JP 3143441 B2 JP3143441 B2 JP 3143441B2
Authority
JP
Japan
Prior art keywords
input
output pads
surface mount
solder
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10326490A
Other languages
English (en)
Other versions
JPH11219968A (ja
Inventor
ラルフ・エドワード・コーネル
アパーナ・ヴァイディアンサン
カーティス・エイ・エリクソン
Original Assignee
デルコ・エレクトロニクス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デルコ・エレクトロニクス・コーポレーション filed Critical デルコ・エレクトロニクス・コーポレーション
Publication of JPH11219968A publication Critical patent/JPH11219968A/ja
Application granted granted Critical
Publication of JP3143441B2 publication Critical patent/JP3143441B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＤＡＲＰＡにより
与えられた契約番号ＭＤＡ９７２−９５−３−００３１
の下での政府支援によりなされたものである。この発明
において、政府は、一定の権利を保有している。本発明
は、一般的には表面実装（ＳＭ）回路デバイスに関す
る。詳細には、本発明は、表面実装デバイスのためのハ
ンダバンプ入力／出力パッドに関するものであって、導
体パターンに対するデバイスの重ね合わせ（registrati
on）およびリフロー（reflow）付着に続いて、デバイス
と導体との間のハンダバンプ接続部の形状および高さを
制御するようにコンフィギュレーションをしたパッドに
関するものである。
【０００２】
【従来の技術】フリップチップは、一般に、１つの表面
上に形成されたビード状の端子をもつ集積回路のような
モノリシック表面実装（ＳＭ）半導体デバイスである。
図１に示したように、それら端子は通常、フリップチッ
プ１０のエッジ１４の近くのハンダバンプ１２の形態で
ある。ハンダバンプ１２は、回路ボード（図示せず）に
チップ１０を固着すると共に、回路ボード（セラミック
基板、プリント配線ボード、フレキシブル回路あるいは
シリコン基板とすることができる）上に形成された導体
パターンに対しフリップチップ回路を電気的相互接続す
るよう機能する。フリップチップのマイクロ回路が通常
実行する多くの機能のため、比較的多数のハンダバンプ
が必要である。また図１に示しているように、ハンダバ
ンプ１２は、円形形状の導電性入力／出力パッド１６上
に形成しており、そしてそれら入力／出力パッド１６
は、バイア１８を通してフリップチップ１０上の回路と
電気的に相互接続されている。代表的なフリップチップ
のサイズは、通常、１辺当たり数ミリメートルのオーダ
ーであり、これにより、ハンダバンプ１２がフリップチ
ップ１０のエッジ１４に沿って密集することになる。こ
の結果、フリップチップ導体パターンは、通常、約０．
５ミリメートル以下で離間された多数の個別の導体から
成っている。
【０００３】
【発明が解決しようとする課題】ハンダバンプおよび導
体に対し必要とされる狭い間隔のため、フリップチップ
のその導体パターンへのハンダ付けには、かなりの精度
が必要である。リフロー・ハンダ付け技術は、この目的
のために広く用いられており、そしてこれは、電着のよ
うな方法を使ってフリップチップの円形形状の入力／出
力パッド上に制御した量のハンダを正確に付着（deposi
t）させることを必要とする。一旦付着させると、その
液相温度より上へのハンダの加熱は、特徴的な球形状の
ハンダバンプをパッド上に形成するように作用する。冷
却してこのハンダバンプを凝固させた後、チップを導体
パターンにハンダ付けするが、これは、ハンダバンプを
それらの各導体に重ね合わせ、次にハンダを再加熱すな
わちリフローさせて、各ハンダバンプをその対応する導
体に冶金学的に付着させこれにより電気的に相互接続し
て、本文ではハンダバンプ接続と呼ぶものを形成する。
【０００４】チップの配置およびハンダのリフローは、
端子の間隔および導体のサイズと一致させるだけでな
く、ハンダ付け後のハンダバンプの高さを制御するため
に、精密に制御しなければならない。当該分野では良く
知られているように、リフロー後のハンダバンプ接続の
高さを制御することは、リフロー処理中に溶融したハン
ダバンプの表面張力がフリップチップを基板に対し過剰
に近く引っ張るのを防止することが、多くの場合必要で
ある。チップとその基板との間の十分な間隔は、“スタ
ンドオフ高（stand-off height）"と呼ぶことがある
が、これは、熱サイクル中のストレス解放を可能にし、
望ましくない処理残留物に対する洗浄溶液の侵入を可能
にし、また機械的なボンディングおよび封止材料がチッ
プとその基板との間に侵入するのを可能にするために
は、望ましい。
【０００５】ハンダバンプの位置および高さは、通常、
円形形状パッド上に付着させるハンダの量、あるいはハ
ンダバンプをその導体上でリフローするのを許す表面領
域を制限すること、の一方またはその双方により制御を
行う。ある一定の限界内で、入力／出力パッドをより小
さくすると、所与のハンダ量に対するリフロー後でのハ
ンダバンプ接続の高さをより大きくするよう助長する。
但し、過剰に小さなパッドは、不充分な付着による劣悪
な接続を特徴とするハンダバンプを生じる傾向がある。
一方、導体のリフロー表面領域を制限することには、通
常、各導体（これに対しフリップチップを重ね合わせ
る）上に形成するハンダストップの使用が伴なう。各ハ
ンダバンプは導体に対し重ね合わせそしてそれに直接ハ
ンダ付けするため、各導体は、ハンダ付け可能な材料で
形成しなければならず、このことは、本文で使用するよ
うに、適当な合金添加物を有するスズまたは鉛をベース
とするハンダが、冶金学的ボンドの形成を通して導体に
付着できることを意味する。これとは対照的に、ハンダ
ストップは、ハンダ付け不可能な材料で意図的に形成す
る、すなわち、スズまたはハンダをベースとするハンダ
が冶金学的ボンドを形成できないことによりその材料に
付着しない。結果として、ハンダストップは、ハンダ付
け可能な導体の内の、リフロー中にハンダバンプがフロ
ーすることができる表面領域を決め、そしてこれが、そ
の結果生じるハンダバンプ接続部の高さしたがって基板
に対するフリップチップのスタンドオフ高を決定するの
に役立つ。
【０００６】ハンダストップを備えたフリップチップ導
体は当該分野で広く使用されているが、当該産業におけ
るトレンドは、フリップチップに対する十分なスタンド
オフ高を提供するハンダ接続を生み出すため、ハンダス
トップに対するハンダバンプの能力を複雑にすることで
ある。すなわち、フリップチップがより複雑になるにつ
れ、チップの周辺部に沿って収容しなければならないバ
ンプ数が増加している。これはさらに、バンプを重ね合
わせハンダ付けする導体は、間隔がより一層近接しまた
細く（例えば、約０．４ミリメートル以下）なってきて
いる。このような状況は、ハンダストップの設計並びに
製作を複雑にしている。その結果として、十分なスタン
ドオフ高をもったハンダバンプ接続は、一貫して製造す
るのがより困難となり、これは、フリップチップとその
基板との間に封止材料を十分に分散させることの困難さ
を増大させる。また、不十分なスタンドオフ高は、ハン
ダ接続部が疲労破壊をより受け易くし、またハンダプロ
セス後にハンダフラックス残留物を取り除く際の困難さ
を増す。最後に、不十分なスタンドオフ高が微細ピッチ
の導体で起きると、互いに隣接したハンダバンプ接続部
間の相互作用並びにハンダ・ブリッジングもまた、リフ
ロー中の過剰な横方向フローにより、より一層起き易く
なる。したがって、望ましいことは、ハンダバンプ接続
を形成するリフロー後に、表面実装デバイスのスタンド
オフ高を制御する改良した方法を利用可能にして、デバ
イスを導体パターンに電気的および機械的に付着させる
ことである。また、そのような方法が、微細ピッチの端
子パターンをもつ表面実装デバイスに特に適用可能であ
ることも望ましい。
【０００７】
【課題を解決するための手段】本発明の目的は、フリッ
プチップのような表面実装回路デバイスであって、この
デバイスを重ね合わせそして導体パターンにリフロー・
ハンダ付けするときに形成するハンダバンプ接続部の形
状および高さに好都合の影響を与えることにより、この
デバイスのスタンドオフ高を助長するようにコンフィギ
ュレーションをした入力／出力パッドを具備したものを
提供することである。本発明の別の目的は、入力／出力
パッドが、ハンダバンプ接続部間のハンダ・ブリッジン
グの可能性を増さずに、ハンダバンプ接続部間の中心間
間隔を減少させることができることである。本発明のさ
らに別の目的は、入力／出力パッドが、デバイスの処理
を容易にし、またその信頼性を助長することである。
【０００８】本発明は、導体パターンに対しハンダバン
プ接続部で取り付けるタイプの、フリップチップのよう
な表面実装回路デバイスを提供する。該ハンダバンプ接
続部は、デバイスのスタンドオフ高を増加させる形状を
有することを特徴とし、熱サイクル動作中のストレス解
放を増進し、機械的ボンディングを向上させ、そしてま
たデバイス（１１０）と基板（１２２）との間における
洗浄溶剤および封止材料の侵入を可能にする。本発明に
よれば、上記の利点は、表面実装回路デバイス上に形状
を定めた入力／出力パッドを形成し、そして各パッドの
その形状を選択的に形成することにより、基板上の導体
パターンに対するデバイスのリフロー・ハンダ付けの後
の、それらパッド上のハンダバンプ接続部の最適な分
布、形状および高さに好都合な影響を与えるようにす
る。本発明の上記利点を特に実現することができる形状
は、入力／出力パッドが回路デバイスのエッジに垂直な
方向において細長くなったものである。本発明によれ
ば、溶融したハンダ合金は、それらパッド上に合体し
て、それらパッドの形状がリフロー後のその結果として
生じたハンダバンプ接続部の形状、高さ、分布を決める
ことになる。その結果、本発明により形成する入力／出
力パッドについては、適切にそのサイズおよび形状を定
めることにより、導体に対し形成ししかもそれに重ね合
わせたハンダバンプが、デバイスと基板との間に封止材
料がフローするのを可能にするための十分な高さと好都
合な形状をもつハンダバンプ接続部を、確実に生じるよ
うにすることができる。加えて、本発明は、予期してい
なかったことであるが、ある一定のプロセスおよび信頼
性に関係した特性を助長し、これには、互いに隣接する
ハンダバンプ間の距離の増加（これにはパッドおよび導
体のその中心間の対応する増加を伴なわない）と、バン
プ−チップ界面およびバンプ−導体界面におけるストレ
スの低減と、チップ位置合わせの向上とが含まれる。
【０００９】
【実施の形態】図２は、フリップチップ１１０の隅を示
しており、これは、本発明によりコンフィギュレーショ
ンをした形状を定めた入力／出力パッド１１６、並びに
入力／出力パッド１１６の形状により決定された形状を
もつハンダバンプ１１２とを備えている。在来のよう
に、パッド１１６を囲むチップ１１０の表面は、二酸化
シリコンのような誘電体材料（図示せず）の薄い層の結
果としてハンダ付け不可能であり、これは、環境の汚染
物、湿気および電気的ショートからチップ１１０の表面
を保護するよう作用する。図３は、基板１２２（当該分
野で知られたセラミック基板、プリント配線ボード、フ
レキシブル回路、またはシリコン基板とすることができ
る）上の導体パターン１２６へのチップ１１０の重ね合
わせおよびリフロー付着の後の、ハンダバンプ１１２に
より形成されたハンダジョイント接続部１２０を示して
いる。
【００１０】図２から明らかなように、入力／出力パッ
ド１１６の形状は、チップ１１０のハンダ付け不可能表
面と組み合わさって、ハンダバンプ１１２に、リフロー
後のパッド１１６と適合した形状をもたせる。この結
果、パッド１１６の形状は、ハンダバンプ１１２並びに
図３に示したその結果として生じるハンダバンプ接続部
１２０の形状を指図する。さらに、パッド１１６のサイ
ズおよび形状は、リフロー後のハンダバンプ接続部１２
０の高さ、形状および分布を制御することも分かった。
溶融ハンダ合金は、リフロー中に合体(coalesce)するの
で、この合金の表面張力は、パッド１１６のサイズおよ
び形状にしたがってハンダバンプ接続部１２０の最終形
状を抑制する。この判定に基づいて、本発明は、入力／
出力パッド１１６の形状を調整することによりそれらの
結果として生じるハンダバンプ接続１２０の高さを制御
することを提供する。
【００１１】入力／出力パッド１１６のある種の形状
は、ハンダバンプ接続部１２０について１つ以上の追加
の処理上および機械的な利点を助長することが分かっ
た。例えば、リフローしたハンダの形状を制御すること
によりハンダバンプ接続部１２０内のストレスを最小限
する等である。本発明によれば、そのような形状はま
た、その作用により、導体間の距離を増大させるという
ことに頼らずに隣接したハンダバンプ接続部１２０間の
距離を増大させ、リフロー中に導体の長さに沿って溶融
ハンダを外方に引っ張ることにより隣接したハンダバン
プ接続部１２０間のハンダ・ブリッジングを回避し、チ
ップ１１０の隅にある入力／出力パッド１１６を最適な
形状とすることによりチップ１１０のその導体パターン
の導体に対する位置合わせ（alignment）を改善し、ま
たパッド１１６の形状を定めてチップ１１０の下にエポ
キシを導くことにより一層容易なエポキシ・アンダーフ
ィルを可能にする。
【００１２】本発明の入力／出力パッド１１６を形成す
るハンダ付け可能な材料に対し、種々の組成物を使用す
ることができる。好ましい冶金は、多層金属構造であっ
て、ビア１１８内の導電性材料上に直接付着させたアル
ミニウムの底部層と、これに続きニッケル−バナジウム
合金の層、そして次に銅層を備えたものである。銅層
は、容易にハンダ付け可能である、すなわちハンダバン
プに対し使用するタイプのハンダ合金により濡れしたが
ってそれと冶金学的的に接合することになる。これによ
り、銅層は、既知のバンプ形成技術によるハンダバンプ
１１２の形成を助長する。入力／出力パッド１１６に対
する別の適当な組成物は、既知の無電解ニッケルであっ
て、容易にハンダ合金で濡れそしてそれと接合する金の
最上部層をもつものである。
【００１３】入力／出力パッド１１６の寸法をフォトイ
メージング技術で調整することができる精度による生み
出されるハンダバンプ接続部１２０は、図１に示したタ
イプの従来技術の円形形状の入力／出力パッドで可能な
ものと比べ、寸法、形状および高さがより正確にでき、
しかも容易に得ることができる。図２に示した楕円形状
に加え、本発明のパッド１１６として可能なその他の幾
何学的形状には、長方形、三角形、菱形の形状が含まれ
る（これらの各々は図６に示す）。但し、その他の形状
も使用することができることが予期でき、それには、六
角形、五角形、正方形、並びに、入り組んだ形状（cont
oured shapes）例えば“コンマ"形状のパッド１１６が
含まれる。以下の説明から明らかとなるように、入力／
出力パッド１１６に特に望ましい形状は、図２に示した
ように、チップ１１０の隣接したエッジ１１４に直角の
方向において細長い形状のものである。図２、図３およ
び図６に示したもののような長形タイプの形状（Oblong
-type shapes）は、本発明の目的を実現するためのパッ
ド１１６に要求されるものである。各入力／出力パッド
１１６の長手軸（パッド１１６の最大寸法と一致）を、
図２および図３に示したようにチップ１１０の隣接する
エッジ１１４に実質上直角となるように配向すること
は、ハンダバンプの間隔を最適化するように働く。
【００１４】パッド１１６のこの長形形状は、バイア１
１８（これを通してパッド１１６がフリップチップ１１
０の回路と電気的に相互接続する）の位置を変更せずに
ハンダバンプ１１２の相対的位置を変更することを可能
にする。図２から分かるように、バイア１１８はチップ
１１０のエッジ１１４から等しく隔置されているが、１
つのハンダバンプ１１２のアウトボード・エッジ（outb
oard edge）は、エッジ１１４を越えて突き出ているよ
うに示されている一方、第２のバンプ１１２はエッジと
一致して示され、また第３のバンプ１１２はエッジ１１
４から内方に隔置されている。図２に示されているよう
にエッジ１１４に対するパッド１１６の位置のシフト
は、アンダーフィルを容易にし、また互いに隣接する接
続１２０間のハンダ・ブリッジングの機会を減少させ
る。
【００１５】ハンダバンプ１１２は、一般には、導体パ
ターンとの重ね合わせの前にパッド１１６上に直接形成
する。バンプ１１２のためのハンダ合金は、在来のよう
に、スクリーン印刷により、または既知の電気めっきま
たは蒸着技術により、ハンダペーストとしてパッド１１
６上に付着させることができる。これに対し適当なハン
ダ合金には、約１０パーセント−約６０パーセントのス
ズ（合金添加物を含むことが可能）を含むスズ−鉛合金
が含まれるが、但しこれに限定されるものではない。こ
のハンダは、パッド１１６上に付着させて、リフロー後
に、その結果の各ハンダバンプ１１２が、チップ１１０
をその相補的な導体パターン１２６に重ね合わせたとき
に、対応する導体と正確にしかも固有に重ね合わさるこ
ととなるようにする。その後、ハンダバンプ１１２は、
加熱することによりリフローさせて、ハンダが濡れそし
て導体に接着し、これによって図３に示したように、チ
ップ１１０を導体パターン１２６並びにその下に位置す
る基板１２２に付着させる。リフローは、当該分野では
周知の多くの技術の内の任意のもので実現することがで
き、したがってここではこれ以上詳細には説明しない。
図３は、溶融したハンダバンプ１１２がリフローの間に
フローする導体の表面を限定する補助を行う、ハンダス
トップ１２４のオプションの使用を示している。
【００１６】本発明の評価の間、リフローさせたハンダ
バンプは、図２のものと同様の形状にした長楕円形入力
／出力パッドと、図１に示したもののような従来技術の
円形形状の入力／出力パッドと、を有するフリップチッ
プ上に形成した。各タイプの互いに隣接したパッド間の
中心間距離は、約０．５ミリメートルあるいはそれ以下
であった。次に、これらハンダバンプを検査して、ハン
ダバンプ高とハンダバンプ体積との間の関係と、ハンダ
バンプ間隔とハンダバンプ体積との間の関係を判定し、
そしてその結果は、正規化してそれぞれ図４および図５
に示したようにプロットした。
【００１７】図４は、本発明による形状としたパッド１
１６が、従来技術のパッドに比べ、ハンダバンプ高につ
いて約３％−５％の一貫した改善をもたらすことを証明
している。図５は、本発明のパッド１１６上に形成した
互いに隣接するハンダバンプ間の間隔が、従来技術のパ
ッドに比べ、約１３％−１７％の増加を立証している。
本発明による形状としたパッドにより実現できるハンダ
バンプ間隔の増加は、微細ピッチの端子をもつフリップ
チップに対しては、そしてリフローの間およびその後に
おける互いに隣接したハンダバンプ接続部１２０間のハ
ンダ・ブリッジングを避けるという見地から、特に意義
がある。図２から、この改善は、リフローの間各パッド
１１６の長手に沿って溶融ハンダを引っ張る長楕円形パ
ッド１１６の結果としてみることができる。より大きな
ハンダバンプ間隔に関係する別の重要な利点は、ハンダ
バンプ１１２の長楕円形形状がチップ１１０の下にエポ
キシを導くように作用するため、エポキシ・アンダーフ
ィルを容易にすることである。また、ハンダバンプ高に
ついての上記の増加は、このような改善が、ハンダバン
プ間隔の増加と同時に実現でき、しかもハンダ体積の付
加なしに実現できることを特に考慮すれば、重要であ
る。本発明のこの点に起因する利点には、結果として生
じるハンダバンプ接続部内のストレスが最小限となり、
またエポキシ・アンダーフィルが一層容易となることが
含まれる。
【００１８】上記から、当業者には分かるように、図６
に示したように、入力／出力パッド１１６の互いに隣接
した対が三角形状をもつようにし、しかもその隣接対１
１６の角が互いに反対方向を向くようにすることによ
り、本発明の教示内容にしたがって増加したハンダバン
プ間隔を実現することができる。さらにまた、本発明の
入力／出力パッド１１６がハンダバンプの後の形状を決
定することができる度合いは、その他の利点を得るのに
使用することができる。例えば、菱形形状のパッド１１
６（例えば、図６）は、パッド１１６の長手方向に厚さ
が徐々に薄くなりしかもパッド１１６の中間近くが最大
の厚さをなるハンダバンプを生じることができる。この
ような結果は、傾斜形のハンダ−導体界面であって熱的
往復(thermal excursion)中のその界面におけるストレ
スを低減するような界面をもたらすことができる。加え
て、正方形または長方形の入力／出力パッド１１６とこ
れに相補的な形状の支柱をチップ１１０の隅の近くに形
成することにより、フリップチップのその導体パターン
に対する位置合わせを容易にすることができる。以上、
本発明について好ましい実施形態で説明したが、明らか
なように、当業者であればその他の形態を採用すること
もできる。したがって、本発明の範囲は、特許請求の範
囲の記載のみによって定められるものである。
【図面の簡単な説明】
【図１】従来技術によりコンフィギュレーションをした
円形形状の入力／出力パッドをもつフリップチップの隅
の平面図。
【図２】本発明によりコンフィギュレーションをした長
楕円形の入力／出力パッドをもつフリップチップの隅の
平面図。
【図３】本発明による導体パターンと重ね合わせた図２
のフリップチップの断片的な透視図。
【図４】本発明による入力／出力パッドの使用により実
現した改善したハンダバンプ高を立証するグラフ。
【図５】本発明による入力／出力パッドの使用により実
現した改善したハンダバンプ間隔を立証するグラフ。
【図６】本発明の入力／出力パッドに対し適当な形状を
示す。
【符号の説明】
１１０ フリップチップ １１２ ハンダバンプ １１４ エッジ １１６ 入力／出力パッド １１８ ビア １２０ ハンダバンプ接続部 １２２ 基板 １２４ ハンダストップ １２６ 導体パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アパーナ・ヴァイディアンサン アメリカ合衆国インディアナ州46032, カーメル，ローズウェル・ドライブ 13702 (72)発明者 カーティス・エイ・エリクソン アメリカ合衆国インディアナ州46033, カーメル，アヴィアン・ウェイ 5138 (56)参考文献 特開 平10−135224（ＪＰ，Ａ) 特開 平４−368130（ＪＰ，Ａ) 特開 平７−273119（ＪＰ，Ａ) 特開 平６−37095（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面実装半導体デバイスであって、 前記デバイスの周辺部を画定する少なくともひとつのエ
    ッジを有する基板と、 基板を通るバイアと、少なくとも２つのバイアは互いに
    隣接し且つ前記基板のエッジから実質的に等しく離間
    し、 前記少なくとも２つのバイア上のハンダ付け可能な入力
    ／出力パッドと、第１の前記入力／出力パッドは第２の
    前記入力／出力パッドよりも前記基板のエッジに接近
    し、各前記入力／出力パッドは前記基板のエッジに垂直
    な方向に細長い形状を有する、 を含む表面実装半導体デバイス。
  2. 【請求項２】 各前記入力／出力パッド上のリフローさ
    れたハンダバンプを含み、各前記ハンダバンプは対応す
    る入力／出力パッドの形状に適合する形状を有する、 を含む請求項１に記載の表面実装半導体デバイス。
  3. 【請求項３】 各前記入力／出力パッドは、長方形状、
    三角形状、楕円形状および菱形形状から成るグループか
    ら選択した形状をもつこと、を特徴とする請求項１に記
    載の表面実装半導体回路デバイス。
  4. 【請求項４】 全ての前記バイアは前記デバイスの周辺
    部から実質的に等しく離間され、全てのバイアはハンダ
    付け可能な入力／出力パッドにより覆われ、前記入力／
    出力パッドの幾つかは残りの前記入力／出力パッドより
    も前記デバイスの周辺部に接近して置かれている、請求
    項１に記載の表面実装半導体回路デバイス。
  5. 【請求項５】 前記バイアは前記装置上の回路と共に前
    記入力／出力パッドに電気的に接続し、各隣接する対の
    前記入力／出力パッドのそれぞれは前記デバイスの周辺
    部から異なる距離離間している、請求項１に記載の表面
    実装半導体回路デバイス。
  6. 【請求項６】 各前記入力／出力パッドは三角形状をも
    ち、各隣接する対の入力／出力パッドは反対方向に向い
    た角を有する、請求項１に記載の表面実装半導体回路デ
    バイス。
  7. 【請求項７】 各前記入力／出力パッドは、アルミニウ
    ム層と、該アルミニウム層の上に位置するニッケル−バ
    ナジウム層と、該ニッケル−バナジウム層の上に位置す
    る銅層との多層構造を含む、請求項１に記載の表面実装
    半導体回路デバイス。
  8. 【請求項８】 前記第１と第２の入力／出力パッド上の
    リフローされたハンダバンプを含み、前記第１の入力／
    出力パッド上の前記ハンダバンプは、前記デバイスの前
    記エッジを越えて突出する、請求項１に記載の表面実装
    半導体回路デバイス。
  9. 【請求項９】 前記第１の入力／出力パッドの下のバイ
    アは前記基板のエッジから最も遠い前記第１の入力／出
    力パッドの端部の下にあり、前記第２の入力／出力パッ
    ドの下のバイアは前記基板のエッジから最も近い前記第
    ２の入力／出力パッドの端部の下にある、請求項１に記
    載の表面実装半導体回路デバイス。
  10. 【請求項１０】 前記デバイスはフリップチップであ
    る、請求項１に記載の表面実装半導体回路デバイス。
  11. 【請求項１１】 前記デバイスには複数の導体を含む導
    体パターンを有する回路ボードが設けられ、前記デバイ
    スは入力／出力パッドを前記導体に機械的および電気的
    に接続するハンダ接続を有する、前記請求項１に記載の
    表面実装半導体回路デバイス。
JP10326490A 1997-11-24 1998-11-17 表面実装回路デバイス用のハンダバンプ入力／出力パッド Expired - Fee Related JP3143441B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US977525 1997-11-24
US08/977,525 US6184581B1 (en) 1997-11-24 1997-11-24 Solder bump input/output pad for a surface mount circuit device

Publications (2)

Publication Number Publication Date
JPH11219968A JPH11219968A (ja) 1999-08-10
JP3143441B2 true JP3143441B2 (ja) 2001-03-07

Family

ID=25525228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10326490A Expired - Fee Related JP3143441B2 (ja) 1997-11-24 1998-11-17 表面実装回路デバイス用のハンダバンプ入力／出力パッド

Country Status (3)

Country Link
US (1) US6184581B1 (ja)
EP (1) EP0918355A3 (ja)
JP (1) JP3143441B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919515B2 (en) * 1998-05-27 2005-07-19 International Business Machines Corporation Stress accommodation in electronic device interconnect technology for millimeter contact locations
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
US6274474B1 (en) * 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
JP2002334901A (ja) * 2001-05-08 2002-11-22 Nec Corp 半導体装置
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
US7472360B2 (en) * 2006-06-14 2008-12-30 International Business Machines Corporation Method for implementing enhanced wiring capability for electronic laminate packages
US8618678B2 (en) * 2008-11-05 2013-12-31 Himax Technologies Limited Chip structure and chip package structure
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
JPS5723233A (en) * 1980-07-16 1982-02-06 Toshiba Corp Semiconductor device
JPS59136949A (ja) * 1983-01-27 1984-08-06 Seiko Epson Corp 半導体集積回路
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPH0228933A (ja) * 1988-07-19 1990-01-31 Seiko Instr Inc 半導体装置用バンプ
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
JPH02251146A (ja) * 1989-03-24 1990-10-08 Nec Corp Ｉｃチップ
JP3101000B2 (ja) 1991-06-17 2000-10-23 シャープ株式会社 接合用バンプ形成方法
CA2138032A1 (en) * 1992-06-19 1994-01-06 Allen D. Hertz Self-aligning electrical contact array
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH07273119A (ja) 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JPH088260A (ja) * 1994-04-19 1996-01-12 Fujitsu Ltd 半導体装置
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
JP2803664B2 (ja) * 1996-02-27 1998-09-24 日本電気株式会社 基板接続構造
JPH10135224A (ja) 1996-11-01 1998-05-22 Citizen Watch Co Ltd 半導体素子のバンプ形成方法
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height

Also Published As

Publication number Publication date
EP0918355A3 (en) 2001-04-25
EP0918355A2 (en) 1999-05-26
JPH11219968A (ja) 1999-08-10
US6184581B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
US5926731A (en) Method for controlling solder bump shape and stand-off height
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
US5891756A (en) Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US5547740A (en) Solderable contacts for flip chip integrated circuit devices
JP2682807B2 (ja) はんだ付方法およびソルダーバンプ形成方法
US5641113A (en) Method for fabricating an electronic device having solder joints
US6659512B1 (en) Integrated circuit package employing flip-chip technology and method of assembly
US6657124B2 (en) Advanced electronic package
US6344234B1 (en) Method for forming reflowed solder ball with low melting point metal cap
US20090289360A1 (en) Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
US20010048158A1 (en) Solder balls and columns with stratified underfills on substrate for flip chip joining
EP0769346A1 (en) Composite solder paste for flip chip bumping
EP0747954A2 (en) Reflowed solder ball with low melting point metal cap
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3143441B2 (ja) 表面実装回路デバイス用のハンダバンプ入力／出力パッド
US7923125B2 (en) Apparatus for solder crack deflection
JP2003007960A5 (ja)
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
US6148512A (en) Method for attaching an electronic device
WO2003071842A1 (en) Method of mounting a semiconductor die on a substrate without using a solder mask
US6402012B1 (en) Method for forming solder bumps using a solder jetting device
US6531664B1 (en) Surface mount devices with solder
EP1039527A2 (en) Semiconductor device mounting structure
US20020079595A1 (en) Apparatus for connecting a semiconductor die to a substrate and method therefor
US9793232B1 (en) All intermetallic compound with stand off feature and method to make

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees