JPH0745024Y2 - 入力保護回路 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、測定器などにおける過電圧入力に対する保護
回路の改良に関するものである。

〈従来の技術〉 第２図に従来の入力保護回路の回路図を示す。図中、In
は入力電圧Eiが印加される端子、Ａは増幅器、R1は電圧
制限用の抵抗である。なお、電圧制限用の抵抗R4は、入
力電源の内部インピーダンスが大きい場合には、特に設
ける必要はない。D1は第１のダイオードで、アノードが
入力端子Inに接続され、カソードが正の電位＋Vsupに接
続されている。D2は第２のダイオードで、カソードが入
力端子Inに接続され、アノードが負の電位−Vsup側に接
続されている。なお、ダイオードの電圧降下はVdとす
る。

入力電圧EiがEi＜＋Vsup＋VdおよびEi＞−Vsup−Vdのと
きは、ダイオードD1、D2は逆バイアスとなり、大きな抵
抗となる。このためにダイオードD1、D2には電流は流れ
ず、増幅器Ａに直接に入力電圧Eiが印加される。逆に入
力電圧Eiが＋Vsup＋Vdより大きくなるとダイオードD1が
順バイヤスとなって電流が流れるために、増幅器Ａの入
力端には、＋Vsup＋Vdの電圧が印加される。−Vsup−Vd
の場合についても同様である。

このように、入力電圧EiがEi＞＋Vsup＋Vd及びEi＜−Vs
up−Vdになったとしても増幅器Ａに印加される電圧は、
±Vsup±Vd以下に押さえられる。

〈考案が解決しようとする課題〉 しかしながら、このような従来の入力保護回路は、電源
Vsupが増幅器の電源電圧として共通に用いられているの
で、過電圧が印加された場合、ダイオード電圧降下Vdの
影響を受けて入力電圧がVdだけ、増幅器の電源電圧Vsup
を超えて入力されてしまう。この時、増幅器は飽和状態
になり、正常な動作をするのには、一定の回復時間が必
要であった。

本考案は、このような点に鑑みてなされたもので、増幅
器に入力される入力電圧Eiを増幅器の電源電圧Vsup以下
におさえて入力できる入力保護回路を提供することにあ
る。

〈課題を解決するための手段〉 このような目的を達成するために、本考案は、入力電圧
を電圧制限用の第１の抵抗を介して増幅器に加えるよう
にした回路において、 前記入力電圧を印加する入力端子にアノード側を接続し
た第１のアイオードと、カソード側を接続した第２のダ
イオードとを設け、前記第１のダイオードのカソード側
を正の電位を接続し、前記第２のダイオードのアノード
側を負の電位を接続した第１の保護回路と、 前記増幅器の入力端にアノード側を接続した第３のダイ
オードとカソード側を接続した第４のダイオードとを設
け、前記第３のダイオードのカソード側を第２の抵抗を
介して正の電位に接続し、前記第４のダイオードのアノ
ード側を第３の抵抗を介して負の電位が接続するととも
に、前記第３のダイオードのカソード側をアノードに、
前記第４のダイオードのアノード側にカソードに接続し
た第５の定電流ダイオードを設けた第２の保護回路と、 を有したことを特徴とした入力保護回路。

〈作用〉 第１の保護回路が、入力電圧を、一定の電圧以下に押さ
え、第２の保護回路が、増幅器に印加される電圧を、増
幅器の電源電圧に以下に押さえる。

〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。

第１図は、本考案の入力保護回路の回路図である。図
中、第２図と同一作用をするものは同一の符号を付けて
説明する。Inは入力電位Eiが印加される入力端子で、電
圧制限用の抵抗R1を介して、増幅器Ａの非反転入力端子
に接続されている。増幅器Ａの駆動用電源には、共通電
源Vsupから三端子レギュレータで適性電圧に落とされた
電圧Vregが供給され、反転入力端子には、負帰還回路が
設けられている。１は第１の保護回路で、従来例で説明
したものと同じ保護回路が、入力端子Inと接続されてい
る。２は第２の保護回路で、増幅器Ａの非反転入力端子
に第３のダイオードD3のアノード側と第４のダイオード
D4のカソード側が接続されていて、第３のダイオードD3
は、カソードが第２の抵抗R2を介して正電位＋Vregに接
続され、第４のダイオードD4は、アノードが第３の抵抗
を介して負電位−Vregに接続されている。D5は定電流ダ
イオードで、アノード側が第３のダイオードD3のカソー
ド側に接続され、カソード側が第４のダイオードD4アノ
ード側に接続されている。

次に、このように構成された入力保護回路において、入
力電圧が変化した場合、増幅器Ａへ印加される電圧がど
のように変化するかを第２の保護回路を中心に説明し、
更に各電子部品に実際の容量数値をあてはめて計算した
結果を示す。

なお、第５のダイオードD5の端子電圧をｖは、ｖ＜Vreg
の関係になっている。

|Ei|≦（ｖ＋Vd）の場合 第３のダイオードD3と第４のダイオードD4は逆バイヤス
となっていて、電流は流れない。よって、電圧制限用の
抵抗R1の増幅器側の電圧Ei^-はEi^-＝Eiの関係が保たれ、
増幅器の非反転入力端子には入力電圧Eiがそのまま印加
されることになる。

|Ei|＞（ｖ＋Vd）の場合 第３のダイオードとD3と第４のダイオードD4は順バイア
スとなって電流が流れる。この時、電圧制限用の抵抗R1
には、電流irが流れ、以下に示す関係がなりたってい
る。

Ei^-＝Ei−ir・R1 なお、定電流ダイオードD5には電流Idが流れていので、
電流irとは、以下に示す関係がなりたつ。

ir＝Id−｛（Vreg−ｖ）/R2｝ 又は、ir＝Id＋｛（−vreg＋ｖ）/R3｝ ^- 従って、ir＜Idになるように、各抵抗R1〜R3、各ダイオ
ードD1〜D4及び定電流ダイオードD5の容量を選べば、Ei
が増幅器の電源電圧Vregを越えたとしても、非反転入力
端子に印加される電圧Ei^-は電源電圧Vreg未満に保持で
きる。

次式は、式及びから導かれた式で、Ei^-とこれら
の関係を示したものである。

Ei^-＝（1/R1＋R2）［｛（Vreg＋Vd）・R1｝＋Ei ・R2−Id・R1・R2］ なお、第２の保護回路２は、大きな電流を流すことがで
きる範囲に制限があるため、第１の保護回路１によって
入力電圧Eiが、ある一定値に押さえられている。

次に、各電子部品が以下に示す値を有する場合の例を上
げて説明する。

Vsup＝18V、Vreg＝15V、、Ｒ＝1KΩ、R2、R3＝150Ω、D
1、D2,D3、D4＝0,7V、D5＝13,5mA、 Ei^-＝±（Vsup＋Vd）＝±18,7V ｖ＝Vreg−Id・R2＝12,98V 入力電圧EiがEi＞Vsup＋Vdで入力された場合、入力電圧
Eiは第一の保護回路で18,7Vの電圧に押さえられる。こ
の時、第２の保護回路の電圧ｖは、12,98Vとなっている
ので、ダイオードD3、D4は順バイヤスとなり電流が流
れ、電圧制限用の抵抗R1に電流irが流る。第３式より、
この時、増幅器Ａに印加される電圧は、14,33Vであるこ
とがわかる。

このような回路によって、増幅器Ａに入力する電圧を、
増幅器Ａの電源電圧15Vよりも低く押さえることができ
ることがわかる。

〈考案の効果〉 以上詳細に説明したように、本考案の入力保護回路は、
増幅器の駆動電源に共通電源を用いても、増幅器に過電
圧が印加されるようなことはない。

このため、従来、増幅器に過電圧が加わった場合、増幅
器が正常動作に回復するまで、必要であった動作回復時
間を必要としない。また、このような保護回路構成は、
安価な電子部品で構成できるので、コスト・メリットが
大きい。

【図面の簡単な説明】

第１図は本考案の入力入力保護回路、第２図は従来の入
力保護回路である。 １……第１の保護回路、２……第２の保護回路、D1……
第１のダイオード、D2……第２のダイオード、D3第３の
ダイオード、D4……第４のダイオード、D5……定電流ダ
イオード、R1……第１の抵抗、R2……第２の抵抗、R3…
…第３の抵抗、Vsup……共通電源電圧、Vreg……増幅器
の電源電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力電圧を電圧制限用の第１の抵抗を介し
   て増幅器に加えるようにした回路において、 前記入力電圧を印加する入力端子にアノード側を接続し
   た第１のダイオードと、カソード側を接続した第２のダ
   イオードとを設け、前記第１のダイオードのカソード側
   を正の電位に接続し、前記第２のダイオードのアノード
   側を負の電位に接続した第１の保護回路と、 前記増幅器の入力端にアノード側を接続した第３のダイ
   オードとカソード側を接続した第４のダイオードとを設
   け、前記第３のダイオードのカソード側を第２の抵抗を
   介して正の電位点に接続し、前記第４のダイオードのア
   ノード側を第３の抵抗を介して負の電位に接続するとと
   もに、前記第３のダイオードのカソード側をアノード
   に、前記第４のダイオードのアノード側をカソードに接
   続した第５の定電流ダイオードを設けた第２の保護回路
   と、 を有したことを特徴とした入力保護回路。