JPH0744558B2

JPH0744558B2 - ポート接続のための再構成装置ならびに障害素子の隔離および迂回方法

Info

Publication number: JPH0744558B2
Application number: JP3202234A
Authority: JP
Inventors: ロバート・ベントン・ホブグッド; ジェイ・リー・スミス; ブラッドリー・スコット・トゥルービィ; アンソニー・ディーン・ウォーカー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-12-20
Filing date: 1991-07-18
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: DE69122368T2; JPH05316136A; EP0493156A2; EP0493156B1; US5132962A; DE69122368D1; EP0493156A3

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシリアル通信網に関し、
更に詳しくはデュアル・リング・シリアル網で使用され
る障害隔離および迂回のためも再構成装置に関する。

【０００２】

【従来の技術】シリアル通信網は他のよく知られる通信
網、例えばマルチポイント、スターまたはメッシュ網等
よりも数多くの利点を提供する。その中でも特に、公平
に分散されるポーリング機能は大多数のステーションの
中でのピア・ツー・ピア通信を支援し、通信網能力の高
度利用を達成する。

【０００３】シリアル網の１つの欠点は、通信網のいず
れかの素子に障害が生じた場合に致命的な障害につなが
る傾向である。

【０００４】過去数年に亙り、シリアル通信網における
障害の検出または隔離に関する数多くの技術が開発され
てきた。今日ＩＥＥＥ８０２．５トークン・リングで
使用される有効な技術の１つが米国特許第３５６４１４
５号で開示されている。ビーコン法として知られるこの
技術では、障害を来した通信網素子もしくはステーショ
ンのすぐ下流のステーションをそのアドレスにより識別
する。静的通信網（例えば、通信網トポロジーが固定ま
たは既知の通信網）においては、障害を来した通信網素
子を迂回するか修復するための修正措置が取られる。

【０００５】他の技術即ちデュアル・リング再構成では
シリアル網における障害の隔離に有用であり、通信網素
子の障害後も完全もしくは部分的な通信網オペレーショ
ンを提供することが知られている。この技術は障害を来
した通信網素子を迂回するために、スイッチ手段を介し
て単一リングに変換されるデュアル・シリアル・リング
を使用する。以下に示す特許はデュアル・リング再構成
の様々な例を開示するものである。米国特許第３５１９７５０米国特許第４５２７
２７０米国特許第３８７６９８３米国特許第４５３８
２６４米国特許第４００９４６９米国特許第４５９４
７９０米国特許第４３５４２６７米国特許第４７０９
３６５米国特許第４３９０９８４また、下記に示す特許では、単一リングのシリアル網の
中で障害を来した素子を迂回するための様々な手動およ
び自動的技術を開示する。米国特許第３４５８６６１米国特許第４０３５７７０米国特許第４０４８４４６米国特許第４２４５３４３米国特許第４７６３３２９上記技術は全て単独でまたは組み合わせて使用できる
が、シリアル・リング網の全ての種類の障害に対応する
高速且つ効率的なまたは完全な復元を提供することはで
きない。

【０００６】ＩＥＥＥ８０２.５トークン・リング網の
ような最近のシリアル網は、一般的に数百以上の数多く
のポートを使用する。これらポートの多くは利用されな
いか、または非活動状態のステーションに接続される。
更に、各々が独自の識別またはアドレスを有するこれら
のステーションは、しばしばオペレータの都合によりあ
るポートから他のポートに移動される。

【０００７】複数のステーションおよびステーションに
未接続かまたは非活動状態のステーションに接続された
数多くのポートの移動性に関し、ビーコン・メッセージ
を伴うステーションの識別またはアドレスは、障害を来
した通信網素子の地理的位置を示す情報をほとんど提供
しない。

【０００８】米国特許第４５０７７７７号"Next Active
Upstream Neighbor"に開示された技術はシリアル網に
おける障害回復の管理に関して非常に有用である。しか
し、この技術による順次的ステーション識別もしくはア
ドレスは、障害を来している素子の物理アドレスを正確
に指し示すのに十分な通信網トポロジー情報を提供しな
い。例えば、２つの隣接する活動状態のステーションは
物理的な通信網上で多くの未接続または非活動状態のポ
ートにより隔離される可能性がある。従って、ステーシ
ョンＸが障害を検出し、またステーションＣがステーシ
ョンＸに先行していることが分かっていても、物理的に
障害素子を特定できない。

【０００９】

【発明が解決しようとする課題】今日のシリアル・リン
グ通信網は、各物理的なポートをそれが接続された活動
状態のステーションの識別もしくはアドレスに正確に関
連づけるための通信網トポロジーを自動的に展開させる
手段を持っていない。現実的ではないが、２つの解決方
法が考慮されてきた。１つの方法は、データベースまた
はマネジャに対し、各活動状態のステーションが自己の
識別またはアドレスを通信網で定義されたロケーション
と共に入力する。この仕事はオペレータにより手操作に
より行われることになり、複雑な作業となり且つ各ステ
ーションにおいて協力するオペレータが必要となる。も
う１つの方法は、各ポートに十分なインティジェンスが
与えられ、データベースもしくは通信網マネジャに対す
る自動転送のためにステーションへ自動的にロケーショ
ン情報を提供するか、または接続されたステーションが
活動状態の場合には直接提供するものである。しかしこ
のような解決方法はコストの観点からは現実的ではな
い。

【００１０】本発明の目的は、デュアル・リング・シリ
アル通信網に使用するための且つ障害を来した内部およ
び外部素子の検出、隔離および迂回を行う再構成および
アクセス装置を提供することである。

【００１１】

【課題を解決するための手段】本発明は、信号を第１の
方向に転送する１次リングおよび信号を前記第１の方向
とは反対の第２の方向に転送する２次リングを有するデ
ュアル・リング通信網に複数のポートを接続し、前記通
信網内に障害が発生した場合にポートを含めて内部素子
を隔離し、テストし、迂回するための再構成装置に係
り、この装置は、それぞれ前記１次リングおよび前記２
次リングからの信号を終端し受信する第１および第２入
力端と、それぞれ前記１次リングおよび前記２次リング
上に信号を転送する第１および第２出力端と、それぞれ
信号を受信し、再転送しおよび／または生成する第１、
第２および第３アダプタ手段と、データ・デバイスから
信号を受信する複数のポートと、前記ポートを選択的に
直列接続する第１スイッチ手段と、前記第１および第２
入力端、前記第１および第２出力端、前記第１、第２お
よび第３アダプタ手段ならびに前記第１スイッチ手段に
接続され、少なくとも２つの異なる制御信号に応答して
前記第１および第２入力端ならびに前記第１および第２
出力端を選択的に相互接続するマルチステート再構成ス
イッチ手段と、前記第１、第２および第３アダプタ手段
に接続され、該アダプタ手段から信号を受信し対応する
第１制御信号を発生して前記マルチステート再構成スイ
ッチ手段に印加し、次いで第２制御信号を発生し前記第
１スイッチ手段に印加する制御手段とより構成される。
そして、前記第１制御信号は、前記マルチステート再構
成スイッチ手段をして、前記第１入力端、前記第１アダ
プタ手段および前記第２出力端を直列に接続せしめ、前
記第２入力端、前記第２アダプタ手段および前記第１出
力端を直列に接続せしめ、そして前記第３アダプタ手段
および前記第１スイッチ手段を直列に接続せしめ、前記
第２制御信号は障害ポートを迂回するように前記第１ス
イッチ手段をして前記ポートを選択的に接続および遮断
せしめる。

【００１２】

【実施例】図１はデュアル・トークン・リング網を表
し、４つの再構成装置ＲＣＵ１−ＲＣＵ４を含む。これ
らの装置は１次リングＰおよび２次リングＳにより相互
接続された。各ＲＣＵには８０個のポートが与えられて
おり、通常オペレーション即ち無障害オペレーションで
は、１次リングに対して端末Ｔのようなデバイスを８０
個まで接続可能である。このように接続されると、いず
れのデバイスＴｉも他のデバイスＴｉ＋ａと１次リング
Ｐを介して通信できる。但し、該他のデバイスが接続さ
れており、作動可能であることを条件とする。

【００１３】１次リング内の素子もしくはリンクが障害
の場合には、１次および２次リングはＲＣＵ内のスイッ
チング網を介して再構成されて単一のリングを形成し、
障害を来たした素子が取替えられるか修理されるまで、
該リング上で全てのもしくはいくつかのデバイスＴが通
信を継続する。これについては後に図を参照しながら説
明する。再構成を支援するために、ＰおよびＳリングに
おける信号の流れは１方向であり、図１に示すリンク・
セグメントＰおよびＳの矢印方向により示されるように
互いに反対方向である。

【００１４】図２および図３は単一のＲＣＵのブロック
図である。図２では情報信号（またはデータ）の流れだ
けが表されており、図３ではＲＣＵの様々な素子の間の
内部通信だけを表している。図２および図３において、
同一の素子には同一の参照番号が使用されている。

【００１５】再構成スイッチ１１はアダプタ１０、１
５、１６、４つの直列に接続されたセグメント・スイッ
チ１２および８０個のポート１３を通じて１次および２
次リングに接続される。スイッチ１１は図４−図７に示
すいずれかのスイッチング状態にあってアダプタおよび
セグメント・スイッチに接続されたポートを相互接続す
る。これらの状態については後に更に詳細に説明する
が、以下の説明はスイッチ１１が図４に示す通常状態の
場合を仮定したものである。

【００１６】ＰＩアダプタ１０によりパスされた情報信
号は再構成スイッチ１１を介して、導体１上の第１のセ
グメント・スイッチ１２に供給される。セグメント・ス
イッチ１２はリレー動作による多極双投スイッチであ
り、１つの位置において、導体１を導体２に、また導体
３を導体４に接続する。別の位置では、導体１を直接導
体４に、また導体２を導体３に接続する。

【００１７】導体２は２０個のポートを有するポート・
モジュール１３の１つの入力に接続され、各ポートには
端末Ｔのようなデバイスが接続される。各ポートにはセ
グメント・スイッチ１２と同様なリレー動作による多極
双投スイッチ１４が設けられ、１つの状態では導体１´
を導体２´に、また導体３´を導体４´に接続する。第
１のポートの導体４´は第２のポートの導体１´に接続
され、このように全てのポートのスイッチ状態を維持す
ることにより全ポートの直列接続を形成する。

【００１８】全てのポートが活動状態であれば（すなわ
ち活動状態のデバイスＴがポートに接続されると）、全
てのスイッチ１４は既に述べた第１の状態にあり、デバ
イスＴ１−Ｔ２０は直列に接続され、ＰＩアダプタ１０
によりパスされた情報信号はデバイスＴ１−Ｔ２０を通
じて直列にパスされ、第１のセグメント・スイッチ１２
に戻される。第２、第３、第４のセグメント・スイッチ
１２およびそれに関連するポートに接続されたデバイス
についても同様に動作する。

【００１９】第４のセグメント・スイッチ１２の導体４
は、再構成スイッチ１１によりＰＯアダプタ１５の入力
に接続され、アダプタ１５の出力は１次リングＰ（ＯＵ
Ｔ）に接続される。

【００２０】通常モードでは、Ｐ（ＩＮ）経路に到達し
た情報信号はＰＩアダプタ１０、第１のセグメント・ス
イッチ１２および活動状態の接続されたデバイスＴ１−
Ｔ２０を通じて直列に伝達される。その後、残りのセグ
メント・スイッチ１２およびそれに関連する活動状態の
接続されたデバイスＴ、そしてＰＯアダプタ１５を通じ
て直列に伝わる。

【００２１】また通常モードでは、２次リングＳ経路上
の情報信号は再構成スイッチ１１を介してＳアダプタ１
６を通じ、Ｓリングの出力側に直接伝達される。全ての
ＲＣＵがこのモードの時は、ＳリングはデバイスＴから
の情報信号を伝搬しない。他のモード（図５−図７）で
は、デバイスＴからの情報信号は単一のリングに再構成
された１次および２次リングの両方を通って伝搬され
る。

【００２２】セグメント・スイッチ１２およびポート・
スイッチ１４は、図３で実線で示された導体１８を介し
てマイクロプロセサ１７により制御される。アダプタ１
０、１５、１６は図３で鎖線で示されたバス１９を介し
てマイクロプロセサ１７と通信する。

【００２３】アダプタ１０、１５、１６は構成および作
用においてIBM 16/4 Token Ring Adapter/A と本質的に
類似である。このアダプタはトークン・リング媒体との
インタフェースを行い、ＩＢＭＰＣまたは同等のパー
ソナル・コンピュータの入出力バスに接続される。アダ
プタとＰＣとの間の情報交換は共有メモリ技術により達
成される。

【００２４】この技術では、各デバイスが読込み／書込
みできるメモリ領域が設けられる。デバイスは定期的に
メモリをチェックし、デバイスの１つがメモリ内容の１
部または全部を変更した場合の変化を検出する。このメ
モリ領域の１部は多くのフラグ・ビットを含み、各ビッ
トは意味合いおよび機能に関して定義される。

【００２５】アダプタ機能を変更するために、３つの追
加フラグが定義される。第１のフラグ（ＴＢＦ）がセッ
トされると、アダプタはビーコン再構成（ＢＮＲ）フレ
ームの転送を許可される。ＢＮＲフレームおよびビーコ
ン通常（ＢＮＮ）フレームはＩＥＥＥ８０２.５標準に
よりフォーマットおよび内容に関して定義される。第２
のフラグＭＢＦはアダプタに対し、受信中の内容の代わ
りにＢＮＲフレームを転送するよう指示する。第３のフ
ラグＤＩＳ＿ＴＸはアダプタに対し、受信中の内容が何
であれ、その代わりにＢＮＮフレームを転送することに
より達成された転送経路を遮断するように指示する。後
述するマイクロプロセサ１７により成される図８−図２
６のフロー図で示されるこれらの機能は、適正にプログ
ラムされたＩＮＴＥＬ社の８０Ｃ１８６マイクロプロセ
サにより実行される。

【００２６】前述したように、図４で示されるスイッチ
１１の状態はＲＣＵの通常状態である。すなわち障害が
検出されていない場合である。スイッチ１１がこの状態
の場合は、全てのポートはＰリング上でアダプタ１０と
１５の間において直列な回路として接続され、アダプタ
１６はＳリングに挿入される。

【００２７】アダプタ１０はＰリング上で上流の障害を
検出すると、通常ビーコン・フレーム（ＢＮＮ）を生成
し、シリーズ回路を介して下流のアダプタ１５にＢＮＮ
フレームを転送する。更に、バス１９を介してこの状態
を示すメッセージをマイクロプロセサ１７に送る。障害
としてはいくつかの形態があるが、最も一般的なのはケ
ーブル内の断線による信号の途絶か、または上流のＲＣ
Ｕの回路素子の障害である。この時には、マイクロプロ
セサ１７は障害を記録し、スイッチ１１の状態を変更す
る以前に追加情報を待機する。

【００２８】アダプタ１５はＢＮＮフレームを受信する
と、ビーコン再構成フレームＢＮＲを下流の１次リング
Ｐ（ＯＵＴ）に転送する。同時に、バス１９を介してマ
イクロプロセサ１７に伝える。アダプタ１５からのメッ
セージは記録され、マイクロプロセサ１７はバス１９を
介してメッセージをアダプタ１６に送る。これによりア
ダプタ１６はＢＮＮフレームを下流のＳリング上に転送
する。上流のＰリングおよび下流のＳリングの両者が共
に断線している場合には、アダプタ１６からのＢＮＮフ
レームはどのデバイスによっても検出されない。しか
し、この場合には隣接するＲＣＵのＳリング上の次に来
る下流のアダプタ１６が断線または障害を検出し、Ｓリ
ング上でのＢＮＮフレームの転送を初期化することにな
る。また、上流のＰリングだけが障害を来たした場合
は、ＢＮＮフレームはＳリング上の次の下流に位置する
ＲＣＵのアダプタ１６に到達する。

【００２９】アダプタ１５からのＢＮＲフレームは下流
に転送され、各アダプタ１０は接続されているマイクロ
プロセサ１７にＢＮＲフレームを受信したことを知らせ
る。マイクロプロセサ１７はタイマをセットし、Ｓリン
グ上の関連するアダプタ１６がＢＮＮフレームの受信に
関し、上流のＳリングの障害を検出したか否かを確認す
る。アダプタ１６が障害を検出していない場合は、タイ
マが終了するまで何らの措置も取られない。

【００３０】リングの伝搬時間を考慮して時間間隔が十
分に長い場合は、１次リング内の障害が発生したすぐ上
流のＲＣＵは、２次リングＳ上の障害を検出するか、ま
たは他の介在するＲＣＵがタイムアウトする以前に、同
リング上でＢＮＮを、また１次リング上でＢＮＲを受信
する。

【００３１】Ｐリング上で受信されるＢＮＲおよびＳリ
ング上のＢＮＮまたは障害検出等に関する上述の条件を
満足するために、マイクロプロセサ１７はスイッチ１１
を図６で表される状態に再構成する。この状態では、受
信されたＢＮＲフレームは２次リングＳ上にループ・バ
ックされる。このＢＮＲが介在するアダプタ１６により
受信されると、関連するマイクロプロセサはタイムアウ
ト期間をリセットし、通常モードを維持する。

【００３２】上流のＰリング障害を検出するＲＣＵのア
ダプタ１６が、関連するアダプタ１５により初期化され
たＢＮＲフレームを受信すると、このフレームはマイク
ロプロセサ１７に送られて、マイクロプロセサ１７はア
ダプタ１５の識別を認識し、内部チェックの後に図５に
示す状態にスイッチする。この時にはデュアル・リング
は再構成されており、検出したＲＣＵを終端に有する場
合（図５）と、断線またはＰリング内の障害の上流に位
置するＲＣＵを他の終端に有する場合（図６）と、また
多くの介在するＲＣＵが通常状態に接続された場合（図
４）とがある。

【００３３】障害を来たしたリング・セグメントは最初
に障害を検出したアダプタ１０（図５）とＰリング上の
障害のすぐ上流に位置するＲＣＵのアダプタ１６とを含
む。これら２つのアダプタはＢＮＮフレームを送信する
が、このフレームは障害のために効果的ではなく、デュ
アル・リング・オペレーションを復元しない。障害が取
り除かれると、１つのアダプタが最初に完全なＢＮＮフ
レームを受信し、再転送する。これらのアダプタの１つ
が自己の識別と共にＢＮＮを受信すると、非動作リング
部分が完全かまたは復元されたことを知ることができる
（すなわちＢＮＮフレームが１周したことになる）。こ
の時、ＩＥＥＥ８０２.５標準に従う通常の回復が実行
される。これが完了すると、関連するマイクロプロセサ
はスイッチ１１を通常状態（図４）に指示し、デュアル
・リング・オペレーションは復元される。

【００３４】図４、図５、図６ではＲＣＵ内の全てのポ
ート１−８０は２つのアダプタにより挟まれている。図
４および図６ではアダプタ１０および１５はポート１−
８０を挟み、一方、図５ではアダプタ１６および１５が
ポート１−８０を挟んでいる。図７に示す状態では、ポ
ート１−８０はアダプタ１６だけに接続されるが、通信
網上の他の全てのポートからは隔離される。

【００３５】ＩＥＥＥ８０２.５標準で公表されている
リング・ポール機能に関するこの回路構成は、マイクロ
プロセサ１７によるデバイスの識別の相関を可能とす
る。リング・ポール機能はＩＥＥＥ８０２.５トークン
・リングで実施されており、以下で簡単に説明する。リ
ングが最初に開始されるかまたは障害から回復されると
（これは通常、デバイスがリングに入る場合かまたはリ
ングから去る場合に発生する）、全てのデバイスは処理
に入り、リング上で最も高いアドレスまたは識別を有す
る活動状態のデバイスを活動状態モニタとして選択す
る。一方、他の全てのデバイスはスタンバイ状態モニタ
の役を演ずる。

【００３６】処理が完了すると、活動状態モニタは活動
状態モニタ存在（ＡＭＰ）フレームを転送する。このフ
レームは同報通信アドレスを送信先（ＴＯ）アドレス・
フィールドに含み、自己のアドレスを発信元（ＦＲＯ
Ｍ）アドレス・フィールドに含む。更に、該フレームは
フレーム・コピー・ビットを有する。リングは直列なの
で、下流に位置する次の活動状態であるステーション
は、他のどのステーションよりも以前にフレームを受信
する（そのフレームが同報通信アドレスを含んでいるの
で）。フレーム・コピー・ビットがセットされていない
ので、当該ステーションは活動状態モニタが自己の上流
に隣接する活動状態のデバイス（ＮＡＵＮ）であること
を知り、この情報を記憶する。また、当該ステーション
はフレーム・コピー・ビットを再転送する以前にセット
するので、リング上のその後のデバイスは活動状態モニ
タが自己のＮＡＵＮであると誤判断することはない。

【００３７】このデバイスはトークン・フレームを待機
し、フレームの受信後にスタンバイ・モニタ存在（ＳＭ
Ｐ）フレームを転送する。ＡＭＰフレームと同様に、Ｓ
ＭＰフレームもＦＲＯＭアドレス・フィールド内に自己
のデバイスアドレスを含み、ＴＯアドレス・フィールド
内に同報通信アドレスを含み、またフレーム・コピー・
ビットを含む。下流に位置する次の活動状態のデバイス
は上述した処理を繰り返す。

【００３８】この処理は、活動状態モニタが、フレーム
・コピー・ビットがセットされていないＳＭＰフレーム
を受信するまで繰り返される。受信した時には、リング
上の各活動状態のデバイスは自己のＮＡＵＮのアドレス
または識別を獲得しており、リング・ポール処理は完了
している。しかし、上述した処理では情報が不十分なた
め、デバイスとそれに接続されたポートとを相関させる
ことができない。いずれのステーションもデバイスの識
別を順番にコピーできる。しかし、ステーションはデバ
イスの識別を特定のポートまたは物理ロケーションと相
関させるのに十分な情報を得ていない。

【００３９】本発明によれば、１つのアダプタ１０また
は１５は、マイクロプロセサ１７で受信された全てのリ
ング・ポール・メッセージをパスする。この中には自己
のリング・ポール・メッセージも含まれる。このように
してマイクロプロセサ１７は、リング・モニタが行うよ
うに、順番にリング上のデバイスの全ての識別を受信す
る。しかし、リング・モニタとは異なり、自己のアダプ
タ１０、１５、１６が挟み込むところの識別および８０
個のポートの状態とを知り、従ってこれらの識別を活動
状態のポートと相関させるのに十分な情報を有してい
る。受信された識別またはアドレスの数が活動状態のポ
ートの数と一致すれば、この相関は正しいものと見なさ
れる。更に信頼性が望まれる場合には、マイクロプロセ
サは相関が正しいと決断するまでに、２回のリング・ポ
ール・サイクルを待機することが可能である。

【００４０】一旦この情報が獲得されると、これはマイ
クロプロセサによりアダプタ（１０、１５、１６）の内
の１つを介して、デバイスの１つに常駐する IBM LAN
ネットワーク・マネジャ・プログラムのようなマネジャ
・プログラムに転送される。管理者プログラムはこのよ
うにして、全てのＲＣＵから全通信網のための正確なト
ポロジー情報を受信する。本発明の１つの優れた利点
は、現存のデバイスに対する変更または各ポートに対す
るインテリジェント・デバイスの追加無しに、このトポ
ロジー情報を生成できることである。

【００４１】ＩＥＥＥ８０２.５標準に従い、ポートに
接続されて通信網への加入を所望するデバイスはＤＣ信
号を供給しなければならない。この信号はプロセサ１７
がポートの使用を可能としていれば、スイッチ１４に対
しデバイスを挿入するよう指示する。また、信号はバス
１８上をプロセサ１７に送られる。こうしてプロセサ１
７は活動状態／非活動状態のポートのテーブルを保持す
るのに十分な情報を入手する。デバイスは活動状態であ
る間は、ＤＣ電流を維持し、パワー・ダウンまたは他の
理由により非活動状態になる場合は、ＤＣ電流は除去さ
れ、マイクロプロセサ１７はこの状態およびＤＣ電流の
欠如によりスイッチ１４が代替状態またはバイパスに変
化したことを感知し、ポートの状態をテーブル内バイパ
スに変更する。

【００４２】リング・ポール処理の間、マイクロプロセ
サ１７は、３つの接続されたアダプタ（１０、１５、１
６）の内の選択された２つの識別により挟み込まれた識
別を有するステーションの識別を含むテーブルを作成す
る。障害が存在しない場合（例えばデバイスがＤＣ信号
を除去せずにリング・ポール・シーケンスに応答しない
場合）は、報告するステーションの数が活動状態のポー
トの数と一致し、また識別が順次提供されるために、こ
れらはそれらが存在する特定のポートと容易に相関され
ることができる。

【００４３】リング・ポールがデバイスに対応するポー
トを通過した後に、但しリング・ポール・シーケンスが
完了する以前にデバイスが活動状態になる場合には、別
のエラー源が発生しうる。収集されたデータの信頼性を
高めるために、データが正確であると判断する以前に２
回のリング・ポール・シーケンスを行うことが望まし
い。

【００４４】上述のように、３つのアダプタ１０、１
５、１６を設けることにより、図４−図６で表した構成
の下でトポロジー生成が実施され、またスイッチ状態の
変化を生ぜしめた障害が消滅した場合には、非作動のリ
ング部分（図５および図６）に接続されたアダプタの回
復に対処する。図７の状態においては、アダプタ１６を
介して接続されたデバイスは通信網の残りのデバイスか
ら隔離され、アダプタ１６により提供された全てのリン
グ・ポール・メッセージまたは他の情報は、マイクロプ
ロセサ１７が制御するポートに接続されたデバイスに関
連づけられる。

【００４５】隔離状態（図７）においては、アダプタ１
６は自己のポートを介してＲＣＵに接続された活動状態
のデバイスと共に、単一のリングに接続される。ＲＣＵ
のパワー・ダウン状態に加え、ＲＣＵ内部の障害または
接続されたデバイスもしくはケーブルの障害が検出され
るとこの状態になる。この状態により通信網の残りのデ
バイスは単一のループとして動作することとなり、マイ
クロプロセサ１７は内部障害箇所を決定し、ポート・ス
イッチ１４および／またはセグメント・スイッチ１２の
オペレーションを適宜介することにより、局所オペレー
ションを復元する。

【００４６】第５番目の状態（アダプタＳおよびＰＯが
置き換わる以外は図７と同様）は２つの障害がリング上
で同時に発生した場合に存在する。障害の１つはＲＣＵ
のアダプタ１０の上流で発生し、もう一方の障害はＲＣ
Ｕのアダプタ１５の下流で発生する。この状態ではアダ
プタ１０はＲＣＵの上流側の非作動のリングに接続さ
れ、アダプタ１６は下流側の非作動のリングに接続され
る。アダプタ１５は隔離された作動リングに、ＲＣＵに
接続された活動状態のデバイスと共に接続される。

【００４７】図８−図２６は上述した機能を実施するた
めのマイクロプロセサ１７のプログラムのフロー図であ
る。更に詳しくは、図８−図１３は指示に従い結合され
ることにより、全体的な処理ルーチンを定義する。図１
４−図２０は図中に示されている名称の個々のモジュー
ルを表し、図２１および図２２はタイマーが終了したと
きに実施されるルーチンを示す。

【００４８】下記にリストされ定義される用語は図８−
図２６のフロー図の中で使用されるものである。

【００４９】Ｔ１Ａ、Ｔ１Ｂ、Ｔ２−Ｔ６および回復活
動化タイマー（ＲＡＴ）はフロー図の中でセットおよび
リセットされる異なるタイマーを識別する。

【００５０】ＢＮＲ＝ビーコン再
構成ＢＮＮ＝ビーコン通常ＲＲ１＝回復要求１（この状態は
ＰＯがＢＮＮを受信或いはＢＮＲを送信するときに存
在）ＲＲ２＝回復要求２（この状態は
ＰＯがＢＮＲを送受信するときに存在）ＷＲＡＰＲＩ／ＲＯ＝スイッチ状態（図７）ＷＲＡＰＲＯ＝スイッチ状態（図６）ＷＲＡＰＲＩ＝スイッチ状態（図５）ＵＮＷＲＡＰＲＩ／ＲＯ＝スイッチ状態変化（図７
から図４）ＵＮＷＲＡＰＲＩ＝スイッチ状態変化（図５
から図４または図７または図６）ＵＮＷＲＡＰＲＯ＝スイッチ状態変化（図６
から図４または図７または図５）ＬＭ＝ＬＡＮＭＡＮＡＧＥＲ
（IBM LAN ネットワーク・マネジャ等のプログラム製
品でネットワーク・オペレーション情報を収集し、ネッ
トワーク上のデバイスにコマンドを発行する）ＭＲＯ＝マージ・リング・アウト
・フラグ（このフラグはリング・インが非作動の場合は
常時０にセットされる）ＭＲＩ＝マージ・リング・イン・
フラグ（このフラグはリング・インが非作動の場合は常
時０にセットされる）ＡＭＰ＝活動状態モニタ存在（Ｉ
ＥＥＥ８０２.５標準で規定されるメッセージ）ＲＦ＝回復フラグＲＣ＝回復カウンタＮＲＥ＝回復不可エラー・フラグＮＡＵＰ＝次の活動状態上流ポートＡＭ＝接続モジュール（セグメ
ント・スイッチ及び接続ポート）ＡＭＴ＝テスト下の接続モジュー
ル図８−図２６の説明では、通信網は図１に示すように構
成され、少なくとも３つのＲＣＵを含む。もしもＲＣＵ
間でブレークが発生すると、１つのＲＣＵが１次リング
Ｐ上でブレークのすぐ下流に位置し、別の１つがブレー
クの上流に位置することになる。そして他のＲＣＵは上
記定義された２つのＲＣＵの中間に位置する。ブレーク
がＰＩアダプタおよびＰＯアダプタの間で発生すると、
ブレークを検出したＲＣＵは図７に示す再構成スイッチ
状態を取り、他の全てのＲＣＵはブレークの中間に介在
することになる。

【００５１】プログラムはパワー・オン時に図８に示す
ように起動される。開始ブロックで示されるように、フ
ラグ・ビットＤＩＳ＿ＴＸ、ＭＢＦ、およびＴＢＦはア
ダプタＰＩ、ＰＯそしてＳに対してＯＦＦにセットされ
る。この時スイッチ１１は図７に示す状態であり、プロ
グラムは図１３の（Ｇ）で示すメイン・プログラムのサ
ブルーチンへ分岐する。障害がない場合には、Ｓアダプ
タはＡＭＰフレームを受信しており（８０１）、タイマ
Ｔ６はリセットされているので（８０２）、プログラム
は図１２の６に分岐する。ＲＩはラップされており（８
０３）、ＭＲＩ＝１（８０５）、またＰＩがＡＭＰを受
信しているので（８０４）、ＲＩはラップを解除する
（８０６）。

【００５２】再びプログラムは図１２の６に分岐する。
この時ＲＩはラップされていない。ＰＯがＢＮＮを受信
（８０７）または送信（８０８）中であれば、タイマＴ
６が活動状態でない場合（８０９´）にはロードされ始
動される（８０９）。タイマＴ６が活動状態の場合に
は、８１０に移行する。しかし、ここではＲＯは作動可
能であり、プログラムが直接８１０に移行する場合を想
定している。その際、既に説明したように、ＳはＡＭＰ
フレームを受信済みである。８１１ではＲＯは作動可能
であり、ＭＲＯ＝１であるのでＲＯはラップを解除さ
れ、タイマＴ１Ａ、Ｔ１Ｂはリセットされる（８１
２）。プログラムは図５のＡに戻り、ここでＴＢＦ（Ｐ
ＯおよびＳ）がＯＮされ（５０２´）、ＲＩ、ＲＯまた
は内部（ＰＩとＰＯの間の）障害が発生しない場合には
ブロック５０２−５０５をループする。この時のＲＣＵ
スイッチの状態は図４に示す状態である。

【００５３】通信網はデュアル・リング網または単一リ
ング再構成網として作用する。デュアル・リング網とし
て作用するのは、全てのＲＣＵがパワー・オンされ、障
害が存在しない場合だけである。単一の障害が存在する
か、または１つもしくは複数の隣接するＲＣＵがパワー
・ダウンされると、２次リングの１部を含む単一リング
が作動可能となる。２つ以上の障害または２つ以上の非
隣接ＲＣＵがパワー・ダウンすると、２つまたはそれ以
上の独立の単一リングが作動可能となる。以下の説明は
これらの状態には影響されず、類似の状況にある全てＲ
ＣＵに適応する。

【００５４】障害または断線が１次リングで発生する
と、１つのＲＣＵが断線のすぐ下流に位置し、別のＲＣ
Ｕが断線のすぐ上流に来ることになる。他のＲＣＵは上
記上流および下流のＲＣＵの中間に介在することにな
る。

【００５５】最初に断線の下流のＲＣＵについて考察す
る。ＰＩアダプタが断線を検出し、ＢＮＮを転送して状
態がプログラムに通信される。ＰＯアダプタはＢＮＮを
繰り返さないが、ＢＮＲを１次リングの下流側に転送
し、このことをプログラムに報告し、プログラムをＲＲ
１状態に入力する。するとプログラム（図８）はブロッ
ク５０２からブロック５０７に移行する。図８では２つ
の回復要求状態ＲＲ１およびＲＲ２が使用される。ＲＲ
１はＰＯアダプタがＢＮＲフレームを送信するか、また
はＢＮＮフレームを受信するとき発生し、ＲＲ２はＰＯ
アダプタがＢＮＲフレームを受信し、ＢＮＲフレームを
繰り返すときに発生する。この情報はＰＯアダプタによ
りプログラムに提供される。この時タイマＴ１Ａは活動
状態ではなく、タイマＴ１ＡおよびＴ１Ｂはロードされ
始動されて（５０８）、プログラムは１に戻る。プログ
ラムはタイマＴ１Ａが終了するのを待って処理を継続す
る（５０９）。タイマＴ１Ａが終了すると、プログラム
はＳアダプタ内のＤＩＳ＿ＴＸビットをＯＮまたＴＢＦ
ビットをＯＦＦし、ＳアダプタにＢＮＮフレームを送信
させ、ＰＯアダプタはＢＮＲフレームを送信する。すな
わち、ＰＯアダプタのＴＢＦビットは以前にＯＮされて
おり、ＰＩアダプタより転送されたＢＮＮフレームを受
信済みであるからである（５１０）。ＰＯが自己のＢＮ
Ｒフレームを受信すると（図９の５１１）、タイマＴ１
ＡおよびタイマＴ１Ｂはリセットされ、ＤＩＳ＿ＴＸ
（ｓ）はＯＦＦされ（５１２）、プログラムは１に戻
る。ＰＯは自己のＢＮＲを受信しているので、１次リン
グはそのままの状態で断線の指示は消滅する。

【００５６】ＰＯが他のアダプタよりＢＮＲを受信する
と（５１３）、タイマＴ３をロードおよび始動し、ＤＩ
Ｓ＿ＴＸ（ｓ）をＯＦＦしてＴＢＦ（ｓ）をＯＮする
（５１６）。そして、プログラムは図１０のＢに分岐す
る。しかし、今回はこのようには移行せず、ブロック５
１３´においてプログラムはＳアダプタがＰＯのＢＮＲ
を受信したかどうかを判定する。受信していれば、タイ
マＴ５はリセットされ、ＤＩＳ＿ＴＸ（ｓ）はＯＦＦさ
れ、再構成スイッチ１１を図４の状態から図７の状態に
変化することにより、リング・イン（ＲＩ）およびリン
グ・アウト（ＲＯ）がラップされる（５１４）。プログ
ラムは次に図１１のＣに分岐する。この時点で、内部回
復モジュールを実行し（７０１）、ＴＢＦ（ＰＯおよび
Ｓ）はＯＦＦされる（７０１´）。内部回復ルーチンは
図９で詳細に示される。仮定された状態におけるこのモ
ジュールの機能は、Ｓアダプタと図７に示すＲＣＵによ
り制御される全ての活動状態ポートを含む隔離されたリ
ングの完全性をチェックすることである。もしも隔離さ
れたリング上に障害が存在しない場合には、Ｓアダプタ
はＡＭＰフレームを受信し（７０２）、リング・アウト
（ＲＯ）が作動可能となり、ＭＲＯは１となる（７０
３）。リング・アウト（ＲＯ）はラップを解除され（７
０４）、再構成スイッチは図７の状態から図５の状態に
変化する。タイマＴ１ＡおよびＴ１Ｂはリセットされ
（７０５）、プログラムは図８のＡに戻る。

【００５７】次に、断線または障害のすぐ上流のＲＣＵ
について考察することにする。このＲＣＵが取る動作
は、ＰＯのＢＮＲを下流のＲＣＵのＳに戻し、上述の単
一の作動リングのその後のフォーメーションを決定す
る。図８に戻り、上流のＲＣＵは前述の下流のＲＣＵの
ところで説明したのと同じパワー・オン自己テストを通
過する。図８のＡから説明を再開する。

【００５８】プログラムはブロック５０２、５０３およ
び５０４を否定結果で通過するものと仮定する。ＰＯア
ダプタはＢＮＲフレームを受信して繰り返すので、ＲＲ
２が満足されブロック５０５を肯定で通過する。タイマ
Ｔ１Ｂはブロック５１５でチェックされ、その結果は活
動状態ではない。タイマＴ３がロードされて始動され、
Ｓアダプタ・フラグ・ビットが変化され（５１６）、プ
ログラムは図１０のＢに分岐する。

【００５９】図１０においてブロック６０１でＳアダプ
タがＢＮＲを受信したかどうかをチェックする。受信し
ている場合は、タイマＴ１ＡおよびＴ１Ｂがリセットさ
れ、プログラムは図８のＡに分岐する。ブロック６０
２、６０３、６０４において応答が肯定の場合は、タイ
マＴ４がロードされて始動され、ＳアダプタのＭＢＦフ
ラグ・ビットがＯＮされる（６０５）。応答が否定の場
合には、Ｓアダプタが断線を検出すると（６０６）、タ
イマＴ６がリセットされ（６０７）、プログラムはＲＯ
をラップし、図１２のＤに分岐する。また、ブロック６
０２−６０４のいずれかの条件が満足されてタイマＴ４
が始動される場合は、ブロック６０８がすぐ上流のＲＣ
Ｕのために否定され、タイマＴ４が終了か（６１０）ま
たはＳアダプタが断線を検出すると（６１１）は、プロ
グラムはＲＯをラップし、タイマＴ６をリセットし、Ｍ
ＢＦ（ｓ）をＯＦＦして（６０９）、図１２のＤに分岐
する。

【００６０】図１２のＤに分岐の後、ＰＯおよびＳのＴ
ＢＦフラグ・ビットはＯＦＦされ（８０３´）、仮定さ
れた条件下ではプログラムはブロック８０３を否定側で
通過し、ブロック８０７、８０８、８１０および８１３
−８１５をループし、ラップ・リング・アウト（Ｗｒａ
ｐＲＯ）状態（図６）となる。このループでは、プロ
グラムはＳアダプタからの入力をモニタする（ブロック
８１０）。ＳがＡＭＰフレームを受信すると、上流のＲ
ＣＵのＳアダプタおよび下流のＲＣＵのＰＩアダプタ間
の２次および１次リング経路が作動可能であることを示
し、ＭＲＯが１となり、ループ内のブロック８１１およ
び８１２を通過する（その際ＲＯはラップを解除され
る）。プログラムは図８のＡに戻り、ここでブロック５
０２−５０５をループする。障害が発生しない限り、プ
ログラムはブロック５０２−５０５をループする。

【００６１】下流のＲＣＵは前述したように、ＲＯのラ
ップを解除した後（図１１のブロック７０４）、図８の
Ａの戻る。但し、ＲＩはラップされたままである。ブロ
ック５０２−５０５をループする間、ＰＩはＡＭＰを受
信するのを待つ（５０４）。受信すると、自己のＲＩと
上流のＲＣＵのＲＯ間の１次および２次リング内の障害
が除去されたことが判断でき、ＭＲＩが１であれば（５
０６´）、ＲＩはブロック５０６においてラップ解除さ
れる。上流のＲＣＵが自己のＲＯを同様の条件におい
て、すなわちＳがＡＭＰを受信したことによりラップ解
除するので、デュアル・リングは復元される。

【００６２】上流および下流のＲＣＵの間に介在するＲ
ＣＵは、上流のＲＣＵとして図８、図９の同一の経路を
取る。しかし、図１０では、ＳアダプタによるＢＮＲの
受信は、ＢＮＲをタイマＴ３またはＴ４のどちらの終了
以前に受信したかに応じて、ブロック６１２または６１
３でタイマＴ１ＡおよびタイマＴ１Ｂをリセットの後、
ＲＣＵ内のプログラムを図８のＡに戻す。これらのＲＣ
Ｕはスイッチの状態を変化することはないが、図４の状
態を維持する。

【００６３】ＰＯアダプタが断線を検出すると（５０
３）、タイマＴ２がロードおよび始動され（５１７）、
プログラムはループ５１０、５１１、５１３´および５
１８をループする。ＰＯがＢＮＲフレームを受信する以
前、またはＳがＰＯのＢＮＲフレームを受信する以前に
タイマＴ２が終了すると、ＲＩ／ＲＯがラップされ、Ｄ
ＩＳ＿ＴＸ（ｓ）がＯＦＦされ（５１９）、プログラム
は図１３のＥに分岐する。この時、内部回復モジュール
（図１４）が呼出される（８１７）。このモジュールは
隔離されたリング（図７）内の障害を来たした素子を突
きとめ、またバイパスするために使用される。問題の素
子がバイパスされると、ＳアダプタはＡＭＰフレームを
受信し（８０１）、タイマＴ６をリセットして（８０
２）、前述のように図８の６に移行する。

【００６４】一方、バイパスが可能でないと、プログラ
ムはＰＯアダプタがＡＭＰフレームを受信するまで（８
１８）、ブロック８１８、８１９および８０１をループ
する。受信すると、タイマＴ５はリセットされ（８２
０）、プログラムは図１１のＣに分岐する。

【００６５】プログラムが図８の８２０から図１１の５
に分岐する時には、ＲＩ／ＲＯがラップされ回復不能エ
ラーが隔離されたリング上に存在することになる。この
場合は、ＳはＡＭＰフレームを受信せず（７０２）、プ
ログラムはブロック７０７−７１１および７０２をルー
プし、障害の修正をペンディングとするか、またはタイ
マＴ５が７０９で終了すると、図１３のＥに分岐する。
プログラムがブロック７０７または７０８を肯定で通過
すると、タイマＴ５が活動状態かどうかがチェックされ
る（７１３´）。活動状態でないと、タイマＴ５がロー
ドされて始動され（７１３）５に戻る。活動状態の場合
は、ブロック７０９を実施して前述のように移行する。
アダプタＰＯがＢＮＲフレームを受信すると、タイマＴ
５はブロック７１４でリセットされる。ＰＯアダプタが
断線を検出すると（７１０）、図８のＥへの分岐がまた
発生する。ブロック７０３でＭＲＯが１でないと（すな
わちＲＯが非作動状態である）、タイマＴ６をリセット
して、図１２のＤに分岐する。

【００６６】図１２でタイマＴ６が終了するか（８１
３）、またはＰＯアダプタが断線を検出すると（８１
４）、ＲＩをラップし（８２１）、プログラムはブロッ
ク８１７´に分岐し、図９（図１４、図１５）に示す内
部回復ルーチンを遂行して、そこから前述のように制御
を続行する。

【００６７】図９に示す内部回復モジュールは、ＲＩ／
ＲＯがラップされたとき（図７）だけ入力される。ブロ
ック９０１では回復フラグが１にセットされる。ＲＡＴ
タイマが活動状態であれば（９０２）、同タイマはブロ
ック９０３でリセットされ、ＮＲＥがブロック９０４で
偽状態にセットされる。内部リングが回復すると（９０
５）（すなわちＡＭＰフレームを受信する）、回復カウ
ンタ値がブロック９０６でチェックされる。同値が３で
ないと、すなわち隔離したリング上で障害が存在しない
と、ＲＡＴタイマがロードされて始動され（９０７）、
全ての不良素子がＬＡＮマネージャに報告される。もし
リング上に常駐する場合は（９０８）、ＲＦフラグは０
にセットされる（９０８´）。回復カウンタＲＣは障害
もしくはエラーが見い出されない場合だけ３となり、こ
の時エラーが発見されなかったことが報告されて（９０
９）、回復再試行カウンタが始動される（９１０）。そ
の後プログラムは分岐点へ戻る。

【００６８】隔離したリング上に障害またはエラーが存
在すると、ＮＲＥが偽状態でＲＣが０と仮定すると、プ
ログラムはブロック９１１および９１２を通過する。回
復カウンタＲＣは、ＲＡＴタイマが終了すると０にリセ
ットされる（図２２のブロック１５０１参照）。このカ
ウンタはリングが隔離されていて障害が発見されない場
合に、発振を回避するために使用されるが、再接続が行
われると再発生する。カウンタはこの試行を３回に制限
する。このときプログラムがファインド・フォルトを呼
び出す。

【００６９】図１０のファインド・フォルトは１８秒待
機（１００１）からスタートする。内部リングが回復す
ると（１００２）、プログラムは図９のブロック９１４
に戻る。障害が発見されなかったため、ＲＣはブロック
９１５で１だけインクリメントされる。どのリング素子
も非活動化（バイパス）されなかった場合は、この情報
がブロック９１６で保管される。こうした状況では、プ
ログラムはブロック９０５、９０６、９０７および９０
８に戻り通過する。

【００７０】もっと典型的なケースとしては、内部リン
グがブロック１００２において回復されない場合に、次
の活動状態上流ポート（ＮＡＵＰ）が除去される（１０
０３）。ＮＡＵＰはビーコン送信器の上流の第１の活動
状態ポートであり、一般的にはＮＡＵＮが接続されたポ
ートである。ＮＡＵＮの識別はビーコンを設定するデバ
イスが提供し、プログラムはこの識別をポートと相関連
する。これについては後に詳しく説明する。内部リング
が回復すると（１００４）、プログラムはテスト・ポー
ト（図１９）を呼び出す（１００５）。

【００７１】テスト・ポート（図１９）はＮＡＵＰのポ
ートを復元する（１２０１）。内部リングが障害の場合
は（１２０２）、このポートが除去され（１２９３）、
不良（ＢＡＤ）とフラグ指示され、プログラムは以前に
肯定で通過した９１４に戻り前述の処理を継続する。

【００７２】図１０（図１６、図１７）においてリング
が回復しない場合は（１００４）、ビーコン送信器が接
続されたポートが除去される（１００６）。内部リング
が回復すると（１００７）、テスト・ポートが呼び出さ
れる（１００５）。回復しない場合は接続された全ての
モジュールが除去される（１００８）。内部リングが回
復しないと（１００９）、ＮＲＥが真状態にセットされ
（１０１０）、プログラムは９１４に戻り、この時には
既に障害が識別されているので（すなわちＳアダプタま
たはそれ以前）、９１４を肯定で通過する。

【００７３】１００９において内部リングが回復してい
ると、テスト・フレームが転送され（１０１１）、この
フレーム・テストが失敗すると（１０１２）、ＮＲＥが
真状態にセットされ（１０１３）、プログラムは９１４
に戻り前述の処理を継続する。

【００７４】テスト・フレームが失敗でない場合は、Ａ
ＭＴがＮＡＵＰのＡＭにセットされて（１０１４）、Ａ
ＭＴが回復される（１０１５）。ＡＭＴのフレーム・テ
ストは１０１６で達成される。フレーム・テストが失敗
すると（１０１７）、ＡＭＴは不良とフラグ指示され、
ＡＭＴを除く全てのＡＭが回復され（１０１８）、ＲＣ
フラグが０にセットされる（１０１８´）。プログラム
は９１４に戻り前述の処理を継続する。１０１７でフレ
ーム・テストが失敗でない場合は、ＡＭＴが除去され
（１０１９）、ＡＭＴは１だけモジューロ４（またはＡ
Ｍの数ｎ）でインクリメントされ（１０２０）、新たな
ＡＭＴが検査されＮＡＵＰのＡＭＴであるかが決定され
る（１０２１）。そうでない場合は、プログラムは１０
１５、１０１６などをループする。

【００７５】１０２１でＡＭＴがＮＡＵＰのＡＭＴであ
る場合は、全てのＡＭが１０１７においてフレーム・テ
ストの失敗を検出されることなくループを通過し、プロ
グラムは図１８のＦに分岐し更にテストされる。

【００７６】図１８では全てのＡＭが回復され（１１０
１）、ＡＭＴがＮＡＵＰのＡＭに等しくセットされ（１
１０２）、ＡＭＴは除去される（１１０３）。内部リン
グが回復しないと（１１０４）、ＡＭＴは１だけモジュ
ロ４でインクリメントされ（１１０５）、ＡＭＴはＮＡ
ＵＰのＡＭＴであるかどうか確認するために調査される
（１１０６）。そうでない場合は、プログラムは１１０
３−１１０６をループする。全てのＡＭが除去された後
も内部リングが回復しない時は、ＮＲＥが真状態にセッ
トされ（１１０７）、エラー状態が通知され（１１０
８）プログラムは９１４に戻る。

【００７７】１１０４で内部リングが回復すると、プロ
グラムはテスト・モジュール（図２０）を呼び出す（１
１０９）。図２０のテスト・モジュールでは、ＡＭＴ上
の全てのポートが除去され（１３０１）、ＡＭＴは回復
され（１３０２）、ポート２０（または最も大きい番号
のポートｎ）が回復される（１３０３）。このポートが
活動状態の場合は（１３０４）、前述のテスト・ポート
・モジュール（図１９）が呼び出され実行される（１３
０５）。もしもポートが不良とフラグ指示されれば（１
３０６）、プログラムは図１８の１１１０に戻り、全て
の良好なポートおよびモジュールが回復されて９１４に
戻る。また、１３０４においてポートが活動状態でも不
良でもない場合は、ポート番号が１だけディクリメント
とされ（１３０７）、その結果ポート番号が０でない場
合は（１３０８）、プログラムは１３０４にループして
戻る。ポート番号が０の場合には、プログラムは図１８
の１１１０に戻る。

【００７８】回復再試行タイマ終了モジュール（図２
１）は試行された回復の回数と頻度を管理する。前述し
たように、タイマはリング・エラーが発見されない場合
に、図９のブロック９１０で始動される。別に試行され
た回復はこのタイマの終了を待機しなければならない。
タイマが終了すると、ＲＣが２にセットされ（図２１の
１４０１）、ＲＦが０にセットされる（１４０２）。も
しも内部リングが障害を来たしていると（１４０３）、
内部回復（図９）が前述のように実行される（１４０
４）。障害でない場合は、リング・エラー無しがクリア
され（１４０５）、ＲＣは１４０６で０にセットされ
る。

【００７９】図１６（図２３、図２４）および図１７
（図２５、図２６）で示すフロー図は、ポートをローブ
に接続された特定の端末またはデバイスと、またはポー
トに接続されたワイヤーとを相関連するプログラム・モ
ジュールを示し、プログラムは接続されたデバイスによ
る追加機構または特定の報告機能を必要とすることな
く、各端末またはデバイスが接続された特定のポートま
たはローブを識別する。

【００８０】プログラムは図１６および図１７に示され
るモジュールに関連する下記の４つのテーブルを有す
る。１．ローブまたはポート・テーブル２．ステーション組込みテーブル３．ステーション良好テーブル４．接続モジュールまたはセグメント・テーブルローブまたはポート・テーブルは各ポートのステータス
（挿入／離脱）を含み、通信網へのアクセスを希望する
ステーションまたは端末により与えられるＤＣまたは重
信電流をモニタすることにより維持される。特定の要求
がない場合は、プログラムは全てのポートを使用可能と
し、ステーションからのＤＣ電流はポートを直列に回路
へ挿入する。更に、プログラムはバス１８を介してポー
トが活動状態であることを通知され、ポートに対応する
ポート・テーブルの入力を“挿入”と記す。同様に、Ｄ
Ｃ電流が除去されると、ポートはバイパスされ、そのポ
ートに対するテーブルへの入力は“離脱”と記される。
更に前述のように、ポートがバイパスまたは挿入される
と、テーブルは更新されてポートのステータスを指示す
る。接続モジュール（ＡＭ）またはセグメント・テーブ
ルも同様であり、前述したようにプロセサにより制御さ
れる４つのセグメントまたは接続モジュールの各々に対
応するステータス（挿入／離脱）を含む。

【００８１】更に、プログラムはステーション組込みお
よびステーション良好テーブルを有する。これらの各テ
ーブルは各ローブまたはポートに接続されたステーショ
ンのアドレスまたは識別を含む。まずプログラムはポー
トに接続されたステーションを認識すると、ステーショ
ンの識別が組込みテーブルに挿入され、それに続く認識
の際、このステーションの識別は良好テーブルに入力さ
れる。良好テーブル内の情報は信頼性があり、通信網管
理に使用される。

【００８２】図１６はＡＭおよびそれらのポートの挿入
ステータスを維持する割り込みルーチンであり、すべて
の６４ＭＳで実行される（１６０１）。タイマが終了す
ると、現在のＡＭが１にセットされ（１６０２）、もし
も現在のＡＭが４以下の場合には（４つのＡＭが存在す
るので）（１６０３）、プログラムはＡＭテーブルから
現在のＡＭ挿入ステータスを獲得する（１６０４）。現
在のＡＭが離脱されると（１６０５）、プログラムはロ
ーブおよび組込みテーブルをクリアし、良好テーブルに
おけるそのＡＭに接続された全てのポートに対応する挿
入ステータスを変更する（１６０６）。

【００８３】現在のＡＭが離脱されていない場合には、
プログラムはＡＭテーブルをチェックし、それが挿入さ
れているかを判断する（１６０７）。挿入されていない
場合は、現在のＡＭ値が１だけインクリメントされ（１
６０８）、プログラムは２に戻り、次のＡＭに対して前
述のステップが繰り返される。現在のＡＭが挿入される
と、現在のローブまたはポートが１にセットされ（１６
０９）、プログラムはループして現在のＡＭに接続され
た２０個のポートまたはローブの挿入ステータスを維持
する。

【００８４】ブロック１６１０において、プログラムは
現在のローブが２０以下であるかをチェックする。そう
でない場合は、現在のＡＭ内の全てのポートが維持され
たことを表し、現在のＡＭがブロック１６１１で１だけ
インクリメントされ、プログラムは２に戻り、次のＡＭ
がブロック１６０３において４以下の場合には次のＡＭ
の処理を行う。現在のローブが２０以下である場合に
は、プログラムはローブ／ポート・テーブルから現在の
ローブの挿入ステータスを取得し（１６１２）、これが
離脱されたかどうかを確認する（１６１３）。この判断
を決するために、テーブルは最後の３つのステータスの
変更または状態（例えば１１０または１００など。ここ
で１は挿入、０は離脱を表す。）に関する過去の履歴を
含む。ローブが離脱されると、プログラムはローブおよ
び組込みテーブルをクリアし、現在のローブに対して良
好テーブル内のこのポートの挿入ステータスを変更し
（１６１４）、現在のローブを１だけインクリメントし
（１６１５）、その後３に戻り次のローブに対するテー
ブルの処理を行う。

【００８５】ローブが離脱されない場合は、ローブ・テ
ーブルがチェックされ（１６１６）、このローブが挿入
されているか確認する。挿入されていれば、現在のロー
ブに対するローブ・テーブル・ステータスが更新され
（１６１７）、現在ローブは１だけインクリメントされ
る（１６１５）。

【００８６】図１７はリング・ポール・フレームまたは
メッセージを扱うプログラム・モジュールのフロー図で
ある。前述したように、リング・ポール・フレームは転
送元のアドレスまたは識別および自己の上流に隣接する
活動状態のステーション（ＮＡＵＮ）のアドレスまたは
識別を含むが、これらの２つのステーションが接続され
たポートまたはローブに関する情報は含まない。このモ
ジュールは、順次アドレスまたは識別を、挿入されるも
しくは活動状態のポートまたはローブと相関連する組込
みおよび良好テーブルを生成する。

【００８７】各アダプタ１０、１５、１６はプロセサ１
７に自己が生成するリング・ポール・フレームのコピー
を提供し、更に転送元に無関係にプロセサ１７に対して
リング・ポール・フレームを提供する。このプログラム
・モジュールは１からスタートし、バス１９上で受信さ
れたリング・ポール・フレームのコピーを調査する。も
しもフレームの転送元がアダプタ１０／１６内のリング
であれば（スイッチ１１の現在の構成に依存する。図４
−図６参照）、プログラムはブロック１７０１を肯定で
通過する。それ以外ではループする。以下の説明では、
この技術の一般的な実施例に従い、アダプタはリング・
インまたはリング・アウトの媒体アクセス制御（ＭＡ
Ｃ）として参照される。ＭＡＣ内のリングからのリング
・ポール・フレームが受信されると、プログラムは変
数、旧発信元アドレスＯＳＡをＭＡＣ内リングの転送元
アドレスに等しくセットする（１７０２）。プログラム
はフレームが受信されるのを１７０３で待ち、受信され
るとＮＡＵＮアドレスが比較される（１７０４）。フレ
ームが適切に順番付けされたリング・ポール・フレーム
であれば、転送元アドレスはリング・アウトＭＡＣアド
レスと比較される（１７０５）。

【００８８】転送元アドレスがリング・アウトＭＡＣア
ドレスと等しくない場合は（１７０５）、Ｏ.Ｓ.Ａがフ
レームの転送元アドレスに等しくセットされ、次の挿入
ポートが検索される（１７０６）。これが見い出されな
い場合は（１７０７）、組込みテーブルがクリアされ
（１７０８）、プログラムは１に戻る。すなわち、これ
はクリア・エラー状態であり、現在のリング・ポール・
サイクルにおける新たな情報はいずれも信頼性がないこ
とになる。ポートが検出されると転送元アドレスに対応
する良好テーブルがチェックされ（１７０９）、存在す
る場合には特に処置が取られずにプログラムは２に戻
る。

【００８９】転送元／ステーション・アドレスが良好テ
ーブル内に見い出されない場合には、プログラムは組込
みテーブルをチェックし（１７１０）、組込みテーブル
に転送元アドレスが存在すれば、このアドレスが良好テ
ーブルにコピーされて（１７１１）、プログラムは２に
戻り次に受信されたフレームの処理を行う。ステーショ
ン・アドレスが組込みテーブル内に見い出されない場合
は（１７１０）、これが組込みテーブル内にコピーされ
（１７１２）、プログラムは２に戻る。

【００９０】転送元アドレスがリング・アウトＭＡＣア
ドレスに等しい場合は（１７０５）、プログラムは次の
物理的に挿入されたポートを検索する（１７１３）。こ
れが見つかると（１７１４）、エラー状態が指摘され、
組込みテーブルがクリアされる（１７１５）。その後プ
ログラムは１に戻り、他のリング・ポール・サイクルが
開始されるのを待機する。１７１４においてもはや他に
挿入されているポートが見つからない場合には、現在の
リング・ポール・サイクルが首尾良く完了したことを示
し、プログラムは１に戻り他のリング・ポール・サイク
ルを待機する。ブロック１７０７および１７１４はそれ
ぞれ挿入されたポート数と受信されたリング・フレーム
数とのミスマッチ、またＭＡＣ内のリングとリング・ア
ウトＭＡＣアドレスの間のミスマッチを検出する。

【００９１】図２７−図２９はアダプタ１０、１５、１
６（それぞれＰＩ、ＰＯ、Ｓ）で要求された追加コード
のフロー図であり、ＩＢＭトークン・リング・アダプタ
で現在使用される追加フラグ・ビットに応答する。フラ
グ・ビットはプロセサ１７によりバス１９上を転送さ
れ、図５−図８で前述したようにオン、オフにセットさ
れる。

【００９２】ＤＩＳ＿ＴＸが図２７でオンされると（１
８０１）、アダプタはビーコン通常（ＢＮＮ）フレーム
を転送する（１８０２）。ＤＩＳ＿ＴＸがターンオフさ
れると（１８０３）、アダプタはＢＮＮフレームの転送
を中断し（１８０４）、スタートに戻る。ＤＩＳ＿ＴＸ
がターンオフされない場合は、ＢＮＮフレームの転送を
継続する。

【００９３】図２８ではアダプタがＢＮＮを転送中であ
り（１９０１）、且つＴＢＦフラグがオンであれば（１
９０２）、ＢＮＲフレームを転送する（１９０３）。１
９０４でＴＢＦフラグがオフでなく、ビーコン状態がま
だ存在すれば（１９０５）、ループしてＢＮＲを転送す
る。ＴＢＦがオフであれば（１９０４）、アダプタはＢ
ＮＲ転送を中断し（１９０６）、標準ＩＥＥＥ８０２.
５クレーム・トークン・フレームを転送し（１９０
６）、スタートに戻る。

【００９４】図２９ではフラグ・ビットＭＢＦがオンで
あれば（２００１）、アダプタはＢＮＲフレームを転送
し（２００２）、ＭＢＦがオンの間、転送を継続する。
しかし、ＭＢＦがターンオフされると（２００３）、ア
ダプタはＢＮＲフレーム転送を停止し（２００４）、ス
タートに戻る。

【００９５】

【発明の効果】以上説明したように、本発明によれば、
デュアル・リング・シリアル網における障害の検出なら
びに障害を起した内部および外部の接続されたデバイス
の隔離および迂回を可能とする再構成およびアクセス装
置が提供される。

【図面の簡単な説明】

【図１】本発明による再構成を含むデュアル・リング網
のブロック図である。

【図２】通信網情報信号の流れを表す新たな再構成装置
のブロック図である。

【図３】再構成装置内の内部通信（非通信網）を表す図
２と同様のブロック図である。

【図４】再構成装置の異なるスイッチング状態を表す図
である。

【図５】再構成装置の異なるスイッチング状態を表す図
である。

【図６】再構成装置の異なるスイッチング状態を表す図
である。

【図７】再構成装置の異なるスイッチング状態を表す図
である。

【図８】図２および図３に示すマイクロプロセサの動作
フロー図である。

【図９】図２および図３に示すマイクロプロセサの動作
フロー図である。

【図１０】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１１】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１２】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１３】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１４】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１５】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１６】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１７】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１８】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図１９】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２０】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２１】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２２】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２３】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２４】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２５】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２６】図２および図３に示すマイクロプロセサの動
作フロー図である。

【図２７】アダプタで実施される新たな機能の動作フロ
ー図である。

【図２８】アダプタで実施される新たな機能の動作フロ
ー図である。

【図２９】アダプタで実施される新たな機能の動作フロ
ー図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ブラッドリー・スコット・トゥルービィアメリカ合衆国ノースカロライナ州、ラリー、ティンバーミル・コート 4631−302 番地 (72)発明者アンソニー・ディーン・ウォーカーアメリカ合衆国ノースカロライナ州、ダラム、コール・ミル・ロード 3305番地 (56)参考文献特開平２−181546（ＪＰ，Ａ) 特開昭61−187444（ＪＰ，Ａ) 特開昭62−169543（ＪＰ，Ａ) 特開昭60−86945（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】信号を第１の方向に転送する１次リングお
よび信号を前記第１の方向とは反対の第２の方向に転送
する２次リングを有するデュアル・リング通信網に複数
のポートを接続し、前記通信網内に障害が発生した場合
にポートを含めて内部素子を隔離し、テストし、迂回す
るための再構成装置であって、それぞれ前記１次リングおよび前記２次リングからの信
号を終端し受信する第１および第２入力端と、それぞれ前記１次リングおよび前記２次リング上に信号
を転送する第１および第２出力端と、それぞれ信号を受信し、再転送し、および／または生成
する第１、第２および第３アダプタ手段と、データ・デバイスから信号を受信する複数のポートと、前記ポートを選択的に直列接続する第１スイッチ手段
と、前記第１および第２入力端、前記第１および第２出力
端、前記第１、第２および第３アダプタ手段ならびに前
記第１スイッチ手段に接続され、少なくとも２つの異な
る制御信号に応答して前記第１および第２入力端ならび
に前記第１および第２出力端を選択的に相互接続するマ
ルチステート再構成スイッチ手段と、前記第１、第２および第３アダプタ手段に接続され、該
アダプタ手段から信号を受信し対応する第１制御信号を
発生して前記マルチステート再構成スイッチ手段に印加
し、次いで第２制御信号を発生し前記第１スイッチ手段
に印加する制御手段とよりなり、前記第１制御信号は、前記マルチステート再構成スイッ
チ手段をして、前記第１入力端、前記第１アダプタ手段
および前記第２出力端を直列に接続せしめ、前記第２入
力端、前記第２アダプタ手段および前記第１出力端を直
列に接続せしめ、そして前記第３アダプタ手段および前
記第１スイッチ手段を直列に接続せしめ、前記第２制御信号は障害ポートを迂回するように前記第
１スイッチ手段をして前記ポートを選択的に接続および
遮断せしめることを特徴とする、デュアル・リング再構成装置。
【請求項２】前記第１スイッチ手段は、各々が第１および第２入力端子、第１および第２出力端
子ならびに制御入力端子を有し、前記制御入力端子に印
加された前記制御手段からの制御信号の１つに応答し
て、前記制御信号が第１状態のとき前記第１入力端子が
前記第１出力端子に接続される第１スイッチ状態をと
り、前記制御信号が第２状態のとき前記第１入力端子が
前記第２出力端子に接続され前記第２出力端子が前記第
１出力端子に接続される第２スイッチ状態をとる、複数
の２状態スイッチ手段と、前記２状態スイッチ手段の各々の前記第２入力端子と前
記第１出力端子の間に直列に接続された少なくとも１つ
のアクセス・ポートと、前記２状態スイッチ手段を直列に且つ前記マルチステー
ト再構成スイッチに接続する手段と、を含むデュアル・リング再構成装置。
【請求項３】１次リングおよび２次リングを有する再構
成可能なデュアル・リング通信網において複数のアクセ
スポートを含む障害素子を隔離し迂回する方法であっ
て、前記１次リングおよび前記２次リングの各々からの入力
端および各々への出力端を設定するステップと、障害を検出するために前記通信網上の信号を監視するス
テップと、前記通信網に障害がない場合はデータ・デバイスの接続
された複数のアクセス・ポートを前記１次リングの前記
入力端および前記出力端の間に接続し、前記２次リング
の前記入力端を前記２次リングの前記出力端に接続する
ステップと、前記１次リングの前記入力端および前記１次リングの前
記出力端の間の素子に障害が検出された場合、前記１次
リングの前記入力端を前記２次リングの前記出力端に接
続し、前記２次リングの前記入力端を前記１次リングの
前記出力端に接続し、データ・デバイスの接続されたア
クセス・ポートを含む隔離された直列リングを構成する
ステップと、前記アクセス・ポートおよび該ポートに接続されたデー
タ・デバイスを選択的に接続およびテストし、障害状態
のアクセスポートおよび該ポートに接続されたデータ・
デバイスを迂回するステップと、前記１次リングの前記入力端および前記１次リングの前
記出力端の間で迂回されたポートを除くアクセス・ポー
トを再構成し、前記２次リングの前記入力端を前記２次
リングの前記出力端に接続するステップと、よりなる障害素子の隔離および迂回方法。
【請求項４】前記アクセス・ポートをグループに分け、
アクセス・ポートのグループを選択的に接続しテスト
し、障害状態にあるグループのポートを選択的に接続し
テストするステップと、障害状態にあるテスト済ポートを迂回するステップと、前記１次リングの前記入力端と前記１次リングの前記出
力端の間で迂回されたポートを除くアクセス・ポートを
再構成し、前記２次リングの前記入力端を前記２次リン
グの前記出力端に接続するステップと、を更に含む請求項３記載の障害素子の隔離および迂回方
法。