JPH0738142B2 - マイクロプロセッサ装置 - Google Patents

マイクロプロセッサ装置

Info

Publication number
JPH0738142B2
JPH0738142B2 JP3140701A JP14070191A JPH0738142B2 JP H0738142 B2 JPH0738142 B2 JP H0738142B2 JP 3140701 A JP3140701 A JP 3140701A JP 14070191 A JP14070191 A JP 14070191A JP H0738142 B2 JPH0738142 B2 JP H0738142B2
Authority
JP
Japan
Prior art keywords
flip
flop
clock
microprocessor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3140701A
Other languages
English (en)
Other versions
JPH04232518A (ja
Inventor
ジェフリー・アラン・ミニック
ウォレン・ジョン・スピナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04232518A publication Critical patent/JPH04232518A/ja
Publication of JPH0738142B2 publication Critical patent/JPH0738142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にクロック・パル
スに応答して動作するディジタル・プロセッサに関し、
より詳しくは種々のタイプのメモリ装置をアクセスする
プロセッサに関する。
【０００２】
【従来の技術】ディジタル・プロセッサはアクセス実行
に必要なプロセッサのサイクルの長さに基づいた特定の
時間間隔で（読取り及び書込みのために）外部メモリを
アクセスする。メモリ読取り動作を実行する場合に、メ
モリをアクセスするために、例えば、該マイクロプロセ
ッサの５つの状態（即ち５クロック・サイクル）を必要
とすることがある。
【０００３】このような場合、要求されたデータをメモ
リ装置時間がマイクロプロセッサのデータ線に乗せるの
に１以上の状態が必要である。もしこの時間が１つの状
態の時間（クロック・サイクル時間）よりも長ければ、
該メモリはこの機能を果たすには２つ以上の状態を必要
とする。
【０００４】メモリをアクセスするのに必要な状態数
は、マイクロプロセッサ・クロック周波数及びメモリ"
読取り"動作に関連するメモリ装置のアクセス時間によ
り増減する。理想的には、マイクロプロセッサのクロッ
ク速度が与えられると、該マイクロプロセッサがアクセ
スするメモリは、該メモリをアクセスできる該マイクロ
プロセッサの状態数を最小にするように選択される。
【０００５】マイクロプロセッサは、多くの場合、異な
るアクセス時間を持つメモリ又は他の装置とのインタフ
ェースを要求される。メモリをアクセスするマイクロプ
ロセッサ・サイクル数が選択された後は、メモリ装置の
可能な最大アクセス時間は該マイクロプロセッサ・クロ
ック速度によりほぼ確定する。もしマイクロプロセッサ
とインタフェースするメモリ装置のアクセス時間が遅
く、且つ他に調整装置がなければ、接続された最も遅い
装置に適応するようにクロック周波数を遅くしなければ
ならない。
【０００６】マイクロプロセッサ・クロック速度を維持
する代案は、遅い装置のためにマイクロプロセッサのメ
モリ・アクセス・サイクルの範囲内で待ち状態を追加導
入することである。これらの待ち状態のあいだ、マイク
ロプロセッサはメモリ装置がその動作を終了するのを待
つ。そのために、通常はメモリ装置又はその関連制御装
置からの信号線がマイクロプロセッサに結合され、該マ
イクロプロセッサは、該メモリ装置から要求されたデー
タが読取り可能なことを知らせる信号を受取るまで非活
動状態の待ちサイクルを加える。
【０００７】例えば、異なるアクセス時間を持つ２つの
周辺装置がマイクロプロセッサにインタフェースされる
場合、より速い（アクセス時間が短い）装置に適合し且
つより遅い装置をアクセスするときもマイクロプロセッ
サ・アクセス・サイクルに待ち状態を導入しない速いク
ロック速度の維持が望ましいことがある。場合によって
は、マイクロプロセッサは装置アクセス・サイクル中に
待ち状態を加えることができないことがある。
【０００８】
【発明が解決しようとする課題】本発明の目的は、マイ
クロプロセッサの基本クロック周波数を低くせずに、即
ちマイクロプロセッサ待ち状態を加えずに、可変アクセ
ス時間を有する周辺装置と共にディジタル・プロセッサ
を使用できるようにすることである。
【０００９】
【課題を解決するための手段】本発明を実行するとき、
通常は高周波クロック・パルスをマイクロプロセッサに
結合するが、マイクロプロセッサがより遅い周辺装置を
アクセスしていることを表わす信号を受取ると、該マイ
クロプロセッサからのセットされたクロック・パルス数
を阻止するように動作することができるマイクロプロセ
ッサ・クロック回路が設けられる。
【００１０】本明細書では、"低速"周辺装置又はメモリ
装置は、当該装置のマイクロプロセッサの通常のアクセ
ス・サイクル中に与えられるよりも長いアクセス時間を
持つ装置を意味する。"高速"周辺装置又はメモリ装置
は、マイクロプロセッサの通常のクロック速度の動作に
よって与えられるアクセス時間に等しいか又はそれより
も短いアクセス時間を持つ装置を意味する。
【００１１】本発明の１つの実施例では、低速周辺装置
のアクセス中にマイクロプロセッサに結合されないクロ
ック・パルスの数は調整可能であるので、クロック回路
は、例えば周辺回路の変更に適応できる。
【００１２】
【実施例】本発明は種々の変更が可能であるが、図示の
実施例により詳細に説明する。
【００１３】図１で、マイクロプロセッサ・システム１
０はクロック回路１２からクロック・パルスを受取り、
ランダム・アクセス・メモリ（ＲＡＭ）１３及び読取専
用記憶機構（ＲＯＳ）１４をアクセスするマイクロプロ
セッサ１１を含む。
【００１４】高周波クロック・パルスのソース１６はこ
れらのパルス（ＣＬＫＩ）をクロック回路１２に供給
し、そしてクロック回路１２はクロック・パルス信号Ｃ
ＬＫＯを出力し、該信号はマイクロプロセッサ１１に供
給される。
【００１５】マイクロプロセッサ１１は、ＲＡＭ１３を
アクセスするとき "高速選択" 信号ＦＳＥＬ* を生成
し、ＲＯＳ１４をアクセスするときは "低速選択" 信号
ＳＳＥＬ* を生成する。これらの"選択" 信号は実際に
はメモリ・アドレス線上の信号に含まれていてもよい。
【００１６】読取又は書込動作のためにＲＡＭ１３をア
クセスするとき又はＲＯＳ１４を読取るとき、マイクロ
プロセッサ１１により、アドレス情報はバス１７に送ら
れ、データはバス１８に送られる。マイクロプロセッサ
１１がＦＳＥＬ* 信号を生成してＲＡＭ１３をアクセス
するとき、入力クロック・パルスＣＬＫＩはクロック回
路１２を介してマイクロプロセッサ１１に結合され、ク
ロック出力パルスＣＬＫＯを形成する。更にアドレス及
び制御バス１９がマイクロプロセッサ１１からクロック
回路１２に結合される。
【００１７】本発明に従って、マイクロプロセッサ１１
が低速選択信号ＳＳＥＬ* を生成してアクセス時間の遅
いＲＯＳ１４を読取るとき、クロック回路１２はＣＬＫ
Ｏ信号中のクロック・パルスの間に遅延を導入する。
【００１８】図２はクロック回路１２の簡略図を示す。
クロック回路１２は、線２３にクロック出力信号ＣＬＫ
Ｏを生成するために、線２１で低速選択信号ＳＳＥＬ*
を、線２２でクロック入力信号ＣＬＫＩを受取る。回路
１２はフリップ・フロップ２４、２６、ＡＮＤゲート２
７及び遅延回路２８を含む。線２１に低速選択信号がな
い（ロジック・レベルが低い）とき、線２２の入力クロ
ック・パルスは単に線２３に結合され、クロック出力信
号になる。入力クロック・パルスはＡＮＤゲート２７へ
の１つの入力を形成し、他の入力は、低速選択信号がな
いとき、フリップ・フロップ２６により高いロジック・
レベルに維持される。
【００１９】図３に示すように、この状況では出力クロ
ック・パルスは入力クロック・パルスと同じ速度で生
じ、回路１２のロジック回路遅延により僅かに遅延す
る。例えば、ＲＡＭ１３を読取るために高速選択信号が
生成されると、マイクロプロセッサ１１は次の出力クロ
ック・パルスの立下りでアドレス情報をバス１７に送
り、その後でデータを読取る。 "データ読取" 動作は、
データ・バス１８でデータが使用可能になり安定した後
の時点で起きる高速選択信号の立上りで生じる。図３に
示すように、プロセッサ１１がデータを読取る前の読取
サイクルの開始後に２つの出力クロック・サイクルの立
下りがある。メモリ装置をアドレス指定し且つデータ線
でデータを安定させるために必要なクロック・サイクル
の数により、この間のサイクルの数は、例えば４サイク
ルよりも多いことがある。
【００２０】図２に戻って、図４の波形を参照すると、
低速選択信号ＳＳＥＬ* をクロック回路１２が受取る
と、データ・バス１８の線に安定したデータを乗せるの
に十分な時間を低速アクセスの読取専用記憶装置１４に
与えるために、出力クロック・パルスは遅延間隔のあい
だ中断される。
【００２１】そのために、低速選択信号は低いレベルに
移行し、フリップ・フロップ２４をクロックする。フリ
ップ・フロップ２４へのデータ入力は高いロジック・レ
ベルに保持されるから、そのＱ出力は線３１で高いレベ
ルになる。線２２上の次の入力クロック・パルスの立下
りはフリップ・フロップ２６をクロックする。このと
き、線３１は高いレベルであり、これはフリップ・フロ
ップ２６へのデータ入力であるので、フリップ・フロッ
プ２６のＱノット出力３２は低いロジック・レベルにな
る。線３２はＡＮＤゲート２７への１つの入力であり、
それが低いロジック・レベルである限り、ＡＮＤゲート
２７の出力も低いレベルに保持される。即ち、クロック
・パルスＣＬＫＯはマイクロプロセッサ１１に送られな
い。
【００２２】線３２の信号は遅延回路２８を介してフリ
ップ・フロップ２４の活動状態が低いレベルのクリア、
即ちリセット端子に結合される。回路２８に遅延がない
とき、フリップ・フロップ２４のＱ出力は、フリップ・
フロップ２６のＱノット出力が低いレベルになると直ち
に低いロジック・レベルにセットされる。次の入力クロ
ック信号の立下りで、線３１の低いロジック・レベルは
フリップ・フロップ２６のＱ出力に結合され、そのＱノ
ット出力は高いロジック・レベルになる。これはＡＮＤ
ゲート２７に入力される線３２を高いロジック・レベル
に戻し、出力クロック信号ＣＬＫＯは再び入力クロック
信号ＣＬＫＩの状態に追随する。
【００２３】図４の波形の調査により、ＲＯＳ１４の"
読取"サイクルは低速選択信号の立下りで開始し、低速
選択信号が高いレベルになると、プロセッサ１１はＲＯ
Ｓ１４のデータを読取ることが分かる。これはデータ線
でデータを安定させる時間が与えられた後の時点であ
る。ＲＡＭ１３よりも遅いＲＯＳ１４の応答時間に合わ
せるために、クロック出力信号ＣＬＫＯから１クロック
・サイクルが削除されている。これはプロセッサ１１の
動作を延期し、プロセッサ１１がデータを読取る前に、
データ線で該データを安定させるための時間を追加する
ことができる。
【００２４】遅延回路２８は、フリップ・フロップ２４
がクリアされる前に遅延のための追加のクロック・サイ
クルを導入するために、手動により、例えばスイッチの
セッティング、又はマイクロプロセッサ１１からの適切
な信号によりセットすることができる。その結果、１つ
だけではなく２つ以上のクロック・サイクルが出力クロ
ック・パルス・トレーンから取り除かれる。
【００２５】図５及び図６は図１及び図２のクロック回
路１２の特定の実施例を示す。一般に、図５の回路は、
図６のフリップ・フロップ４４、４５、４６、４７及び
４８を含めて考慮すると、図２の回路２８のようなプロ
グラム式遅延回路として動作する。図６で、フリップ・
フロップ４１は一般に図２のフリップ・フロップ２４と
機能的に同等であり、図６のフリップ・フロップ４２及
び４３は図２のフリップ・フロップ２６と機能的に同等
である。
【００２６】図６で、入力クロック信号ＣＬＫＩはＡＮ
Ｄゲート５１の１つの入力５２に結合される。ＡＮＤゲ
ート５１のもう１つの入力５３が高いロジック・レベル
にある限り、該入力クロック・パルスは該ＡＮＤゲート
を介して結合され出力クロック・パルス信号ＣＬＫＯを
形成する。低速選択信号ＳＳＥＬ* が低いレベルになる
と、フリップ・フロップ４１のデータ入力の高いロジッ
ク・レベル（ＶＣＣ）はそのＱ出力に結合される。この
高いロジック・レベルは、入力クロック信号の次の立下
りでフリップ・フロップ４２のＱ出力をクロックし、そ
して次の入力クロック信号の立下りでフリップ・フロッ
プ４３のＱ出力をクロックする。
【００２７】フリップ・フロップ４３のＱ出力が高いレ
ベルになると、フリップ・フロップ４３のＱノット出力
は低いレベルになり、よって線５３も低いレベルにな
る。線５３はＡＮＤゲート５１の入力の１つである。こ
の状態は後続の入力クロック・パルスがＡＮＤゲート５
１を通過してクロック出力信号線に届くのを妨げる。フ
リップ・フロップ４１のＱ出力が高いロジック・レベル
にとどまる限り、この状態はフリップ・フロップ４２及
び４３のＱ出力を高いロジック・レベルに、フリップ・
フロップ４３のＱノット出力を低いロジック・レベルに
保持する。
【００２８】後で説明するように、前述のフリップ・フ
ロップ４３のＱノット出力の低いロジック・レベルの状
態は、フリップ・フロップ４１が線５４の低いロジック
・レベルによってクリアされる。線５４はクロック回路
の可変遅延部分のＮＯＲゲート５６（図５）の出力であ
る。本実施例では、可能な遅延時間（ＣＬＫＯから遮断
されるＣＬＫＩクロック・サイクルの数）は４、５、６
又は７クロック・サイクルである。
【００２９】フリップ・フロップ４２及び４３を設ける
ことにより、ＳＳＥＬ* 信号でフリップ・フロップ４１
のＱ出力が高いロジック・レベルになった後、入力クロ
ック・パルスがクロック出力線に届くのを阻止する前
に、２つのクロック・パルスはＡＮＤゲート５１を通過
することができる。これにより、メモリ・アクセス・サ
イクルの始めにプロセッサ・サイクルを完了した後にプ
ロセッサ１１の動作を延期し同時にクロック・パルスを
阻止することを可能にする。本実施例では、２つのクロ
ック・パルスが供給され、アドレス線に連続したアドレ
ス情報を乗せることができる。
【００３０】フリップ・フロップ４３のＱ出力の高いロ
ジック・レベルは、次の５つの入力クロック・パルスの
立下りで、フリップ・フロップ４４、４５、４６、４７
及び４８のＱ出力に結合される。フリップ・フロップ４
５、４６、４７及び４８のＱ出力は連続して高いロジッ
ク・レベルの状態になり、それぞれ線５７、５８、５９
及び６０に出力される。高いロジック・レベルが線５７
〜６０に沿ってどこまで遠くに伝播するかが遅延時間の
長さを決める。その後、新たなクロック・パルスがＡＮ
Ｄゲート５１を通過して出力クロック線に到達できるよ
うになる。
【００３１】遅延に必要なクロック・サイクル数は一連
のフリップ・フロップ６１、６２及び６３で形成された
レジスタに保持される。遅延時間を設定したいとき、マ
イクロプロセッサ１１はフリップ・フロップ６１〜６３
で形成されたレジスタのアドレスをアドレス・バス６４
に送る。該アドレスはマイクロプロセッサ１１が必要な
遅延データをデータ線６８、６９及び７０を含むデータ
・バス６７に送った後に復号回路６６によって復号され
る。アドレス・バス６４及びデータ・バス６７は図１の
アドレス及び制御線１９に対応する。アドレス・バス６
４は "ストローブ書込" 線を含む。アドレスが復号され
ると、データは "ストローブ書込" 線上の信号によりフ
リップ・フロップ６１〜６３のＱ出力でクロックされ
る。
【００３２】これらのＱ出力及び関連したＱノット出力
はＮＯＲゲート７１、７２、７３及び７４によって復号
され、必要な数の入力クロック・パルスの後にフリップ
・フロップ４１をリセットすることができる。例えば、
もしＮＯＲゲート７４の出力が高いロジック・レベルに
あれば、出力クロック・パルス・シーケンスから７サイ
クルを脱落させる遅延時間がセットされる。フリップ・
フロップ６１〜６３のＱ出力の各々が高いロジック・レ
ベルにあり且つ該フリップ・フロップのＱノット出力の
各々が低いロジック・レベルにあるとき、ＮＯＲゲート
７４の出力は高いレベルである。Ｑノット出力の各々は
ＮＯＲゲート７４の入力として働き、その出力を高いロ
ジック・レベルにする。
【００３３】図示のように、入力データ線の最下位ビッ
トＤ０はフリップ・フロップ６３のＤ入力に結合される
線７０にある。次に上位のビットＤ１は線６９にあり、
そして最上位のビットＤ２は線６８にある。
【００３４】ＡＮＤゲート８１の１つの入力はＮＯＲゲ
ート７１の出力であり、そのもう１つの入力はフリップ
・フロップ４５のＱ出力である。もし４パルス遅延する
ようにフリップ・フロップ６１〜６３がセットされてい
れば、ＮＯＲゲート７１の出力は高いレベルにあり、Ａ
ＮＤゲート８１の入力８２に結合される。（出力クロッ
ク・パルスがＡＮＤゲート５１で阻止されてから２パル
ス後に）フリップ・フロップ４５のＱ出力が高いレベル
になると、ＡＮＤゲート８１の出力は高いレベルにな
る。このＡＮＤゲート８１の高い出力はＮＯＲゲート５
６に結合され、線５４に低いロジック・レベルを生じ、
フリップ・フロップ４１をクリアする。そして該低いロ
ジック・レベルをフリップ・フロップ４３の出力に移す
ために、該"クリア" によりフリップ・フロップ４１の
Ｑ出力に送られる入力クロック・パルス・トレーンに更
に２つのクロック・パルスが必要になる。同時に、フリ
ップ・フロップ４３のＱノット出力は高いレベルにな
り、再びパルスはＡＮＤゲート５１を通過しクロック出
力信号を形成することができる。
【００３５】４入力パルスの遅延は、フリップ・フロッ
プ４３のＱ出力の高いロジック・レベルがフリップ・フ
ロップ４４のＱ出力とフリップ・フロップ４５のＱ出力
をクロックするときの２入力パルスのＣＬＫＯ信号、及
びフリップ・フロップ４１のＱ出力の低いロジック・レ
ベルがフリップ・フロップ４２のＱ出力とフリップ・フ
ロップ４３のＱ出力をクロックするときの更に２入力パ
ルスのＣＬＫＯ信号からのパルスを阻止することにより
得られる。５、６又は７パルス遅延のためのＮＯＲゲー
ト出力も同様にフリップ・フロップ４６、４７及び４８
のＱ出力を持つＡＮＤゲート８３、８４及び８５でそれ
ぞれ比較され、適切な遅延を決める。
【００３６】フリップ・フロップ４１の出力の低いロジ
ック・レベルは（該フリップ・フロップがクリアされる
と）次の入力クロック・パルスでフリップ・フロップの
チェーンに沿って伝播する。新たな遅延要求の前に、後
のフリップ・フロップもクリアされることを保証するた
めに、ＮＯＲゲート８６の１つの入力は線５３に結合さ
れる。線５３が高いレベルになると、ＡＮＤゲート５１
は再びクロック・パルスを通過させることができ、ゲー
ト８６の出力８７を低いロジック・レベルにして、フリ
ップ・フロップ４５をクリアする。実際に、フリップ・
フロップ４５のＱ出力に生じた低いロジック・レベルは
フリップ・フロップのチェーンに沿って次々と送られ、
フリップ・フロップ４６及び４７をクリアする。ＮＯＲ
ゲート８６の出力８７はフリップ・フロップ４８のＳ
（セット）ノット入力にも結合する。フリップ・フロッ
プ４５がリセットされると同時に、フリップ・フロップ
４８のＱ出力は高いレベルになる（フリップ・フロップ
４８がセットされる）。フリップ・フロップ４５のリセ
ットでそのＱ出力に生じる低いロジック・レベルは、該
リセット後の３番目のクロック・パルスでフリップ・フ
ロップ４８のＱ出力に伝播する。
【００３７】ＮＯＲゲート８６のもう１つの入力は回路
がパワー・アップされるとき高いパルスを発生する "パ
ワー・オン・リセット"(ＰＯＲ)信号からの入力であ
る。高いロジック・レベルはＮＯＲゲート８６の出力８
７に低いロジック・レベルを生じ、前述のようにフリッ
プ・フロップ４８をセットする。"パワー・オン"で、フ
リップ・フロップ４８のセットにより生じた線６０の高
いロジック・レベルはフリップ・フロップ６１〜６３の
省略時のセッティングに協同してＡＮＤゲート８５の出
力に高いロジック・レベルを生じる。この高いロジック
・レベルはＮＯＲゲート５６に結合され、フリップ・フ
ロップ４１をリセットする。これは、前述のように回路
がパワー・アップされるとき、遅延回路をリセットす
る。
【００３８】フリップ・フロップ６１〜６３の省略時の
セッティングはそれらのＱ出力の各々を高いレベルにす
る。このセッティングは７パルス遅延時間を設定する。
省略時のセッティングは "パワー・オン・リセット" 信
号によって取得され、フリップ・フロップ６１〜６３の
各々をセットする。
【００３９】
【発明の効果】本発明によれば、マイクロプロセッサの
基本クロック周波数を低くせずに、即ちマイクロプロセ
ッサ待ち状態を加えずに、可変アクセス時間を有するデ
ィジタル・プロセッサを使用することができる。
【図面の簡単な説明】
【図１】本発明によるクロック回路を含むマイクロプロ
セッサ・システムのブロック図である。
【図２】図１のクロック回路の概要図である。
【図３】"高速"メモリをアクセスするときの図１のマイ
クロプロセッサのクロック信号波形を示す図である。
【図４】"低速"メモリをアクセスするときの図１のマイ
クロプロセッサのクロック信号波形を示す図である。
【図５】図２のクロック回路の実施例の詳細な回路図で
ある。
【図６】図２のクロック回路の実施例の詳細な回路図で
ある。
【符号の説明】
１０ マイクロプロセッサ・システム １１ マイクロプロセッサ １２ クロック回路 １３ ランダム・アクセス・メモリ １４ 読取専用記憶機構 １６ ソース ２４ フリップ・フロップ ２６ フリップ・フロップ ２７ ＡＮＤゲート ２８ 遅延回路 ４１ フリップ・フロップ ４２ フリップ・フロップ ４３ フリップ・フロップ ４４ フリップ・フロップ ４５ フリップ・フロップ ４６ フリップ・フロップ ４７ フリップ・フロップ ４８ フリップ・フロップ ５１ ＡＮＤゲート ５６ ＮＯＲゲート ６１ フリップ・フロップ ６２ フリップ・フロップ ６３ フリップ・フロップ ６６ 復号回路 ７１ ＮＯＲゲート ７２ ＮＯＲゲート ７３ ＮＯＲゲート ７４ ＮＯＲゲート ８１ ＡＮＤゲート ８３ ＡＮＤゲート ８４ ＡＮＤゲート ８５ ＡＮＤゲート ８６ ＮＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォレン・ジョン・スピナ アメリカ合衆国40517、ケンタッキー州レ キシントン キャリッジ・レーン 3212番 地 (56)参考文献 特開 平２−67655（ＪＰ，Ａ) 特開 昭54−29940（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサと、一定周波数のク
    ロック・パルスを発生するパルス源と、前記マイクロプ
    ロセッサが前記パルス源のクロック速度で動作するとき
    のアクセス時間と同じか短いアクセス時間を有する、前
    記マイクロプロセッサによってアクセスされる高速メモ
    リ装置と、前記マイクロプロセッサが前記パルス源のク
    ロック速度で動作するときのアクセス時間より長いアク
    セス時間を有する、前記マイクロプロセッサによってア
    クセスされる低速メモリ装置と、前記マイクロプロセッ
    サが前記低速メモリ装置のアクセスを選択するとき選択
    信号を発生する手段と、通常は前記パルス源からの一定
    周波数のクロック・パルスを前記マイクロプロセッサに
    結合するが、前記選択信号に応答して、前記クロック・
    パルスの幾つかを前記マイクロプロセッサに結合しない
    結合手段と、を含み、前記結合手段は、 (ａ)前記選択信号に応答して第１の状態から第２の状態
    に変わる第１のフリップ・フロップと、 (ｂ)前記第１のフリップ・フロップの出力に結合され該
    第１のフリップ・フロップが第２の状態に変わることに
    応答して第１の状態から第２の状態に変わる、前記パル
    ス源にクロック入力端子が結合された第２のフリップ・
    フロップと、 (ｃ)一方の入力が前記パルス源に結合され、前記第２の
    フリップ・フロップの出力を他方の入力とし、該第２の
    フリップ・フロップが第２の状態にあるとき前記クロッ
    ク・パルスを阻止するゲート手段と、 （ｄ）前記第２フリップ・フロップの出力および前記第
    １フリップ・フロップのリセット端子に結合し、該第２
    フリップ・フロップが第２の状態に変化することに応答
    して所定の遅延の後に前記第１フリップ・フロップにリ
    セット信号を提供して前記第１フリップ・フロップを第
    １状態にさせる遅延手段と、 を備え、前記第２フリップ・フロップは第１フリップ・
    フロップが第１状態に変化することに応答して第１状態
    に帰り、前記ゲート手段によるクロック・パルスの阻止
    を終わらせるようにしたマイクロプロセッサ装置。
  2. 【請求項２】前記遅延手段は、前記マイクロプロセッサ
    によってプログラムすることができる請求項１に記載の
    マイクロプロセッサ装置。
JP3140701A 1990-05-31 1991-05-17 マイクロプロセッサ装置 Expired - Lifetime JPH0738142B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US531500 1990-05-31
US07/531,500 US5247636A (en) 1990-05-31 1990-05-31 Digital processor clock circuit

Publications (2)

Publication Number Publication Date
JPH04232518A JPH04232518A (ja) 1992-08-20
JPH0738142B2 true JPH0738142B2 (ja) 1995-04-26

Family

ID=24117883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3140701A Expired - Lifetime JPH0738142B2 (ja) 1990-05-31 1991-05-17 マイクロプロセッサ装置

Country Status (3)

Country Link
US (1) US5247636A (ja)
EP (1) EP0459930A3 (ja)
JP (1) JPH0738142B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412795A (en) * 1992-02-25 1995-05-02 Micral, Inc. State machine having a variable timing mechanism for varying the duration of logical output states of the state machine based on variation in the clock frequency
GB2265480B (en) * 1992-03-24 1995-11-01 Technophone Ltd Microprocessor controlled apparatus
US5574866A (en) * 1993-04-05 1996-11-12 Zenith Data Systems Corporation Method and apparatus for providing a data write signal with a programmable duration
US5448717A (en) * 1993-07-06 1995-09-05 Intel Corporation Transparently inserting wait states into memory accesses when microprocessor in performing in-circuit emulation
GB2315347B (en) * 1993-08-23 1998-04-01 Advanced Risc Mach Ltd Testing integrated circuits
US5513152A (en) * 1994-06-22 1996-04-30 At&T Global Information Solutions Company Circuit and method for determining the operating performance of an integrated circuit
US5727171A (en) * 1995-11-16 1998-03-10 International Business Machines Corporation Method and apparatus for allowing multi-speed synchronous communications between a processor and both slow and fast computing devices
FR2773625B1 (fr) * 1998-01-13 2003-01-03 Sgs Thomson Microelectronics Microcontroleur a vitesse de fonctionnement amelioree
US7308686B1 (en) 1999-12-22 2007-12-11 Ubicom Inc. Software input/output using hard real time threads
US7120783B2 (en) * 1999-12-22 2006-10-10 Ubicom, Inc. System and method for reading and writing a thread state in a multithreaded central processing unit
JP4693326B2 (ja) 1999-12-22 2011-06-01 ウビコム インコーポレイテッド 組込み型プロセッサにおいてゼロタイムコンテクストスイッチを用いて命令レベルをマルチスレッド化するシステムおよび方法
US7047396B1 (en) 2000-06-22 2006-05-16 Ubicom, Inc. Fixed length memory to memory arithmetic and architecture for a communications embedded processor system
US7010612B1 (en) 2000-06-22 2006-03-07 Ubicom, Inc. Universal serializer/deserializer
US6684342B1 (en) * 2000-06-22 2004-01-27 Ubicom, Inc. Apparatus and method of dynamic and deterministic changes in clock frequency for lower power consumption while maintaining fast interrupt handling
US6693449B1 (en) * 2001-05-08 2004-02-17 Inapac Technology, Inc. Circuit and method for determining the operating point of a semiconductor device
JP2003058272A (ja) * 2001-08-21 2003-02-28 Mitsubishi Electric Corp 半導体装置およびそれに用いられる半導体チップ
US7822950B1 (en) 2003-01-22 2010-10-26 Ubicom, Inc. Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984812A (en) * 1974-04-15 1976-10-05 Burroughs Corporation Computer memory read delay
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
US4095265A (en) * 1976-06-07 1978-06-13 International Business Machines Corporation Memory control structure for a pipelined mini-processor system
US4153941A (en) * 1976-11-11 1979-05-08 Kearney & Trecker Corporation Timing circuit and method for controlling the operation of cyclical devices
GB1561961A (en) * 1977-04-20 1980-03-05 Int Computers Ltd Data processing units
JPS5429940A (en) * 1977-08-10 1979-03-06 Fujitsu Ltd Microprocessor controller
US4191998A (en) * 1978-03-29 1980-03-04 Honeywell Inc. Variable symmetry multiphase clock generator
US4282572A (en) * 1979-01-15 1981-08-04 Ncr Corporation Multiprocessor memory access system
US4435757A (en) * 1979-07-25 1984-03-06 The Singer Company Clock control for digital computer
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
JPS584468A (ja) * 1981-06-30 1983-01-11 Sharp Corp マイクロプロセツサシステム
US4507732A (en) * 1981-10-05 1985-03-26 Burroughs Corporation I/O subsystem using slow devices
JPS58165125A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd バスの動作タイミング制御装置
US4486833A (en) * 1982-09-30 1984-12-04 At&T Bell Laboratories Microprocessor peripheral control circuit
US4546269A (en) * 1983-12-01 1985-10-08 Control Data Corporation Method and apparatus for optimally tuning clock signals for digital computers
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
US4636656A (en) * 1984-05-21 1987-01-13 Motorola, Inc. Circuit for selectively extending a cycle of a clock signal
US4835681A (en) * 1984-06-27 1989-05-30 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4727491A (en) * 1984-06-27 1988-02-23 Compaq Computer Corporation Personal computer having normal and high speed execution modes
JPS6222128A (ja) * 1985-07-22 1987-01-30 Sharp Corp デ−タ処理装置
US4918586A (en) * 1985-07-31 1990-04-17 Ricoh Company, Ltd. Extended memory device with instruction read from first control store containing information for accessing second control store
US4794523A (en) * 1985-09-30 1988-12-27 Manolito Adan Cache memory architecture for microcomputer speed-up board
JPS62191961A (ja) * 1986-02-19 1987-08-22 Seiko Epson Corp 情報処理装置
DE3752017T2 (de) * 1986-03-20 1997-08-28 Nippon Electric Co Mikrorechner mit Zugriffsfähigkeit auf einen internen Speicher mit gewünschter variabler Zugriffszeit
FR2608863B1 (fr) * 1986-12-19 1994-04-29 Nec Corp Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions
JPS63311553A (ja) * 1987-06-15 1988-12-20 Mitsubishi Electric Corp 同期制御方式のマイクロプロセツサ周辺回路
US4839796A (en) * 1987-07-16 1989-06-13 Icon International, Inc. Static frame digital memory
US5034917A (en) * 1988-05-26 1991-07-23 Bland Patrick M Computer system including a page mode memory with decreased access time and method of operation thereof
JPH0267655A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp メモリ制御回路
JPH02209008A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd クロック信号変換回路
US5043943A (en) * 1990-06-18 1991-08-27 Motorola, Inc. Cache memory with a parity write control circuit

Also Published As

Publication number Publication date
US5247636A (en) 1993-09-21
EP0459930A2 (en) 1991-12-04
JPH04232518A (ja) 1992-08-20
EP0459930A3 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
JPH0738142B2 (ja) マイクロプロセッサ装置
EP0426329A1 (en) Combined synchronous and asynchronous memory controller
US6356987B1 (en) Microprocessing device having programmable wait states
JPH03129548A (ja) デュアル・ポート・メモリとその通信方法
JPH0810445B2 (ja) 動的バス調停方法及び装置
US20040128580A1 (en) Method and apparatus for flexible and programmable clock crossing control with dynamic compensation
US5333293A (en) Multiple input frequency memory controller
JP2762138B2 (ja) メモリコントロールユニット
US6918016B1 (en) Method and apparatus for preventing data corruption during a memory access command postamble
US5313621A (en) Programmable wait states generator for a microprocessor and computer system utilizing it
US5265243A (en) Processor interface controller for interfacing peripheral devices to a processor
US5442775A (en) Two clock microprocessor design with stall
JP2551338B2 (ja) 情報処理装置
KR910008547A (ko) 슬리프 기능을 갖춘 컴퓨터 시스템 및 그 제어방법
US8806066B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
JP5000514B2 (ja) Ｒａｍ制御装置及びこれを用いたメモリ装置
JP3093374B2 (ja) 割り込みコントローラ
US6597628B1 (en) Auto-disable receive control for DDR receive strobes
JP3565603B2 (ja) マイクロコントローラシステム及びマイクロコントローラ
JP3481156B2 (ja) データ読み出し回路
JPH02183844A (ja) デコード信号制御方法
KR900008237Y1 (ko) 대기상태 신호 발생회로
JPH0528093A (ja) バースト転送終了割込信号発生回路
JPS58129618A (ja) マイコン装置
JP2000099449A (ja) Ｃｐｕデータバス用インターフェース回路およびそれを備えたメモリ制御システム