JPH0734483B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0734483B2
JPH0734483B2 JP7200387A JP7200387A JPH0734483B2 JP H0734483 B2 JPH0734483 B2 JP H0734483B2 JP 7200387 A JP7200387 A JP 7200387A JP 7200387 A JP7200387 A JP 7200387A JP H0734483 B2 JPH0734483 B2 JP H0734483B2
Authority
JP
Japan
Prior art keywords
optical
signal
semiconductor device
semiconductor chip
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7200387A
Other languages
English (en)
Other versions
JPS63237486A (ja
Inventor
勝彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7200387A priority Critical patent/JPH0734483B2/ja
Publication of JPS63237486A publication Critical patent/JPS63237486A/ja
Publication of JPH0734483B2 publication Critical patent/JPH0734483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に1GHz以上の高周波の入
出力信号の授受を行なう半導体チップを高周波半導体装
置用パッケージに実装した半導体装置に関する。
〔従来の技術〕
従来、高周波半導体装置用パッケージ（以後パッケーと
呼ぶ）の構造は、第１層セラミック基板の中央部にメタ
ライズダイアタッチ部を設け、その上部に第２層セラミ
ック基板を積層しこの基板上に複数本の放射状メタライ
ズパターンを形成し、さらに、この放射状メタライズパ
ターン上に第３層セラミック基板を積層してこの放射状
メタライズパターンを絶縁すると共にキャップ搭載部を
形成している。
またさらに、各積層されたこれら基板の側面に、第２層
セラミック基板上の放射状メタライズパターンから第１
層セラミック基板底面まで印刷された複数本のロウ付用
メタライズパターンに金属リードをロウ付している。
次に、この従来のパッケージの構造について図面を参照
して説明する。
第６図は、半導体チップを実装し従来の第１の半導体装
置を構成するパッケージの平面図であり、第７図はその
断面図である。
第６図および第７図のそれぞれを参照すると、半導体チ
ップ７を実装し従来の第１の半導体装置を構成するパッ
ケージは、第１層セラミック基板１の中央部にタングス
テンペーストを印刷してダイアタッチ部２とする。この
第１層セラミック基板１の上部にダイアタッチ部２が露
出するように第２層セラミック枠基板３を積層し、セラ
ミック枠基板３の上面にタングステンペーストを導体と
する放射状メタライズパターン４を印刷し、次にダイア
タッチ部２の周辺の放射状メタライズパターン４の先端
が1mm程度露出する様に第３層セラミック枠基板５を積
層し、メタライズパターン４を絶縁保護すると共にキャ
ップ搭載部となるシールフレーム18を取付ける。次に積
層した基板側面に側面メタライズパターン６を施す。こ
の様な状態で1500〜1600℃の酸化雰囲気で焼成するとタ
ングステンペーストがセラミックと反応してメタライズ
化される。このメタライズ化されたパターンにNiメッキ
とAuメッキを施して高周波半導体装置用パッケージがで
きあがる。
再び、第６図および第７図のそれぞれを参照すると、従
来の第１の半導体装置は、このパッケージのダイアタッ
チ部２に半導体チップ７をAu-Siロウ材を用いて固着す
る。次に半導体チップ７のパッドと放射状メタライズパ
ターン４との間をアルミワイヤー８で接続する。さらに
キャップ封止をして従来の第１の半導体装置が完成す
る。
しかしながら、上述した従来構造のパッケージは材料の
誘電率が大きく、隣接メタライズパターンの間隔が狭い
のでリードー間の静電容量が大きくなり、リード間のア
イソレーションが悪くなり、従来の第１の半導体装置の
利得および共振周波数のそれぞれが低くなり、従来の第
１の半導体装置の高周波特性の劣化を生じていた。
この高周波特性の劣化を防止した従来の第２の半導体装
置は、例えば、特開昭56-147490号公報または特開昭62-
52961号公報に開示されている。
第４図は、半導体チップを実装し従来の第２の半導体装
置を構成するキャップ封止前のパッケージの平面図であ
り、第５図はキャップ封止後のC-C′断面図である。
第４図および第５図のそれぞれを参照すると、半導体チ
ップ７を実装し従来の第２の半導体装置を構成するパッ
ケージの構造は、アルミナセラミックまたはコバー等の
金属基板９に半導体チップ７を搭載するダイアタッチ部
２を形成し、その上部に外部端子10を電源用端子と接地
用端子とし、信号用入出力光ファイバー端子11を取り出
す目的とキャップシールの目的のためにアルミナセラミ
ック枠部19を積層した構造である。外部端子10はコバー
金属から成りセラミック枠部19の積層部のタングステン
メタライズされたその上にAg-Cuロウ付けされている。
この外部端子10は、半導体パッケージのダイアタッチ部
２の対辺に１本以上設けられていて、半導体チップ７の
駆動に必要な電源端子と接地端子として用いられる。
従来の第２の半導体装置の光ファイバー端子11は、信号
入力用と信号出力用に分けて用いられる。信号入出力部
は、発光ダイオードおよび受光ダイオードのそれぞれを
用いて光変調器および光復調器に使用される。この光変
調器および光復調器の変換素子であるレーザーダイオー
ドまたは発光ダイオードが半導体チップ７の論理回路部
（図示してない）を形成する工程と同時に半導体チップ
７上に作り込まれる。
従来の第２の半導体装置は、このようにして作成された
半導体チップ７をパッケージのダイアタッチ部２にAu-S
iロウ材で接着した後に、光ファイバー端子11の光軸を
レーザーダイオードまたは発光ダイオードの発光部また
は受光部の光軸に合せて接着剤等で固定し、さらに金属
キャップ17をシームフレーム18上に載置して抵抗溶接法
に依り機密封止して形成される。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の第２の半導体装置は、光
ファイバー端子11の光軸をレーザーダイオードまたは発
光ダイオードの発光部または受光部の光軸に合せて固定
する際に、その光学上の位置精度が充分でない欠点、す
なわち、光ファイバー端子の光軸を光変調器および光復
調器の光軸に合せて固定する際に、その光学上の位置精
度が充分でない欠点があった。
したがって、本発明の目的は、高周波特性の劣化を防止
し、光ファイバー端子の光軸を光変調器および光復調器
の光軸に合せて固定する際に、実質的にその光学上の位
置精度が確保できる半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、複数のセラミック基板をメタラ
イズ化し積層させて得られる半導体パッケージのダイア
タッチ部に固着され1GHz以上の高周波の入出力信号の授
受を行なう半導体チップと、この半導体チップの一表面
上に設けられた電源パッドと接地パッドとを前記半導体
パッケージのステッチ部に金属細線で接続する電源供給
部と、一端に前記入出力信号を受け電気信号を光信号に
変換する光変調器を接続し他端に光信号を電気信号に変
換する光復調器を接続して前記入出力信号の授受を行な
う光ファイバーを含む信号用入出力部とからなる半導体
装置において、前記半導体チップ上の入出力パッドおよ
び前記光変調器駆動用電源パッドまたは前記光復調器駆
動用電源パッドのそれぞれと、前記光変調器または前記
光復調器の各端子とを金属細線で直接接続した構成であ
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の半導体装置の半導体チッ
プを実装したキャップ封止前の平面図であり、第２図は
本発明の一実施例の半導体装置のキャップ封止後のA-
A′断面図であり、第３図は本発明の一実施例の半導体
装置のキャップ封止後のB-B′断面図である。
第１図、第２図および第３図のそれぞれを参照すると、
半導体チップ７を実装した本発明の一実施例の半導体装
置を構成するパッケージの構造は、アルミナセラミック
またはコバー等の金属基板９に半導体チップ７を搭載す
るダイアタッチ部２を形成し、その上部に外部端子10を
電源用端子と接地用端子とし、信号用入出力光ファイバ
ー端子11を取り出す目的とキャップシールの目的のため
にアルミナセラミック枠部19を積層した構造である。外
部端子10はコバー金属から成りセラミック枠部19の積層
部のタングステンメタライズされたその上にAg-Cuロウ
付けされている。電源供給部22の外部端子10は、半導体
パッケージのダイアタッチ部２の対辺に１本以上設けら
れていて、半導体チップ７の駆動に必要な電力を供給す
る電源端子と接地端子として用いられる。
さらに金属キャップ17をシームフレーム18上に載置して
抵抗溶接法に依り機密封止して形成される。
本発明の一実施例の半導体装置の信号用入出力部21の光
ファイバー端子11は、信号入力側と信号出力側に分けて
用いられる。光ファイバー端子11の信号入力側は、外部
からの電気信号が光ファイバー端子11の入口に取り付け
られているレーザーダイオードまたは発光ダイオードか
ら構成される光変調器12に入り、光信号に変換される。
この光変調器12は、上述のレーザーダイオードまたは発
光ダイオードのバイアス電流に重畳することによって光
信号の強度を容易に変調できる。
変換された光信号は、光ファイバー端子11内を通っても
う一方の端部に接続されている光復調器14で受光され、
再び電気信号に変換された後入力パッド13に接続された
金属細線15を介して半導体チップ７の内部回路に供給さ
れる。
入力パッド13から入力された電気信号は、半導体チップ
７の内部回路で処理された後、出力すべき電気信号を出
力パッド16に導かれ光変調器12で光信号に変換され、光
ファイバー端子11内を通って光ファイバー端子11の端部
に接続された光復調器14で再度元の電気信号に変換さ
れ、外部のプリント板の導体へ電気信号が送り込まれ
る。
入力パッド13と出力パッド16のそれぞれは、光変調器12
と光復調器14とを駆動する電源パッド２個１組が配置さ
れ、そのうち片方のパッドに信号をバイアスして光信号
の強度変調させる。
〔発明の効果〕
以上説明したように本発明は、光ファイバーを用いて半
導体チップとプリント板の配線を直接接続することがで
き、半導体パッケージの材料および寸法に起因する浮遊
容量または半導体パッケージのメタライズパターンの導
通抵抗およびインダクタンスの影響が実質的になくな
り、高周波特性の劣化を防止し、光ファイバー端子の光
軸を光変調器および光復調器の光軸に合せて固定する際
に、実質的にその光学上の位置精度が確保できる効果が
ある。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の半導体チップ
を実装したキャップ封止前の平面図、第２図は本発明の
一実施例の半導体装置のキャップ封止後のA-A′断面
図、第３図は本発明の一実施例の半導体装置のキャップ
封止後のB-B′断面図、第４図は半導体チップを実装し
従来の第２の半導体装置を構成するキャップ封止前のパ
ッケージの平面図、第５図は従来の第２の半導体装置の
キャップ封止後のC-C′断面図、第６図は半導体チップ
を実装し従来の第１の半導体装置を構成するパッケージ
の平面図であり、第７図は第６図に示す従来の第１の半
導体装置を構成するパッケージの断面図である。 １……第１層セラミック基板、２……ダイアタッチ部、
３……第２層セラミック基板、４……放射状メタライズ
パターン、５……第３層セラミック基板、６……側面メ
タライズパターン、７……半導体チップ、８……アルミ
ワイヤー、９……セラミックまたは金属基板、10……外
部端子、11……光ファイバー端子、12……光変調器、13
……入力パッド、14……光復調器、15……金属細線、16
……出力パッド、17……金属キャップ、18……シールフ
レーム、19……アルミセラミック枠、21……信号用入出
力部、22……電源供給部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数のセラミック基板をメタライズ化し積
    層させて得られる半導体パッケージのダイアタッチ部に
    固着され1GHz以上の高周波の入出力信号の授受を行なう
    半導体チップと、この半導体チップの一表面上に設けら
    れた電源パッドと接地パッドとを前記半導体パッケージ
    のステッチ部に金属細線で接続する電源供給部と、一端
    に前記入出力信号を受け電気信号を光信号に変換する光
    変調器を接続し他端に光信号を電気信号に変換する光復
    調器を接続して前記入出力信号の授受を行なう光ファイ
    バーを含む信号用入出力部とからなる半導体装置におい
    て、前記半導体チップ上の入出力パッドおよび前記光変
    調器駆動用電源パッドまたは前記光復調器駆動用電源パ
    ッドのそれぞれと、前記光変調器または前記光復調器の
    各端子とを金属細線で直接接続したことを特徴とする半
    導体装置。
JP7200387A 1987-03-25 1987-03-25 半導体装置 Expired - Lifetime JPH0734483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7200387A JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200387A JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS63237486A JPS63237486A (ja) 1988-10-03
JPH0734483B2 true JPH0734483B2 (ja) 1995-04-12

Family

ID=13476808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7200387A Expired - Lifetime JPH0734483B2 (ja) 1987-03-25 1987-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH0734483B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251717A (ja) * 1992-03-04 1993-09-28 Hitachi Ltd 半導体パッケージおよび半導体モジュール
JP2001148485A (ja) 1999-09-06 2001-05-29 Seiko Epson Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070516A (en) * 1976-10-18 1978-01-24 International Business Machines Corporation Multilayer module having optical channels therein
JPS56147490A (en) * 1980-04-17 1981-11-16 Mitsubishi Electric Corp Signal sending and receiving system of semiconductor integrated circuit
JPS6252961A (ja) * 1985-09-02 1987-03-07 Hitachi Ltd 半導体装置
JPS6381985A (ja) * 1986-09-26 1988-04-12 Hitachi Vlsi Eng Corp 光通信可能な半導体装置

Also Published As

Publication number Publication date
JPS63237486A (ja) 1988-10-03

Similar Documents

Publication Publication Date Title
JP3013831B2 (ja) Ｍｍｉｃパッケージ
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
JPH07135290A (ja) マルチチップモジュール
JP4159778B2 (ja) Ｉｃパッケージ、光送信器及び光受信器
US6046495A (en) Semiconductor device having a tab tape and a ground layer
US5932927A (en) High-frequency device package
JPH09307122A (ja) 光素子モジュール
JP3269025B2 (ja) 半導体装置とその製造方法
JP3483102B2 (ja) 光素子実装体
JP3570887B2 (ja) 高周波用配線基板
JPH0734483B2 (ja) 半導体装置
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2728104B2 (ja) 半導体レーザモジュール
JPH11265964A (ja) 半導体装置とその製造方法
JP2736161B2 (ja) 半導体装置
JP3048707B2 (ja) 混成集積回路
JPH11251488A (ja) セラミックパッケージ
JP2712461B2 (ja) 半導体装置の容器
JP3126503B2 (ja) 半導体装置
JP4511002B2 (ja) 半導体素子収納用パッケージの製造方法
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP3914764B2 (ja) 光半導体装置
KR100489115B1 (ko) 반도체패키지 및 그 제조 방법
JP3441199B2 (ja) 半導体素子収納用パッケージ