JP2001148485A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001148485A JP2001148485A JP2000243735A JP2000243735A JP2001148485A JP 2001148485 A JP2001148485 A JP 2001148485A JP 2000243735 A JP2000243735 A JP 2000243735A JP 2000243735 A JP2000243735 A JP 2000243735A JP 2001148485 A JP2001148485 A JP 2001148485A
- Authority
- JP
- Japan
- Prior art keywords
- optical signal
- semiconductor chip
- light source
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 230000008054 signal transmission Effects 0.000 claims abstract description 29
- 230000003287 optical effect Effects 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000013307 optical fiber Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 2
- 239000003365 glass fiber Substances 0.000 abstract description 49
- 230000000704 physical effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/02—Details
- G01J1/04—Optical or mechanical part supplementary adjustable parts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/02—Details
- G01J1/04—Optical or mechanical part supplementary adjustable parts
- G01J1/0407—Optical elements not provided otherwise, e.g. manifolds, windows, holograms, gratings
- G01J1/0425—Optical elements not provided otherwise, e.g. manifolds, windows, holograms, gratings using optical fibers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/02—Details
- G01J1/0204—Compact construction
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
- G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】
【課題】 信号を高速且つ正確に伝送することが可能な
半導体装置を提供する。 【解決手段】 本発明に係る半導体装置は、半導体チッ
プ１１に形成された、光信号を受ける光源受動素子と、
当該光源受動素子に接続され、前記半導体チップ１１内
に光信号を伝送するための光信号伝送手段としてのガラ
スファイバー１５と、を具備するものである。これによ
り、信号を高速且つ正確に伝送することが可能となる。
半導体装置を提供する。 【解決手段】 本発明に係る半導体装置は、半導体チッ
プ１１に形成された、光信号を受ける光源受動素子と、
当該光源受動素子に接続され、前記半導体チップ１１内
に光信号を伝送するための光信号伝送手段としてのガラ
スファイバー１５と、を具備するものである。これによ
り、信号を高速且つ正確に伝送することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関わ
り、特に、信号を高速且つ正確に伝送することが可能な
半導体装置に関する。
り、特に、信号を高速且つ正確に伝送することが可能な
半導体装置に関する。
【０００２】
【従来の技術】以下、従来の半導体装置について説明す
る。従来、製品システム基板上には導線等をプリントし
た配線パターンが形成されている。システム基板には複
数の半導体チップが実装されており、これら半導体チッ
プには電気信号を受け渡す電極パッドが形成されてい
る。前記電極パッドはボンディングワイヤによりリード
フレームと電気的に接続されている。そして、前記半導
体チップ、ボンディングワイヤ及びリードフレームの一
端は、モールド樹脂により封止されている。一方リード
フレームの他端は、前記配線パターンに半田付け又は圧
着により接続されている。そして、半導体チップの相互
間における信号の受け渡し（入出力）は、配線パターン
及びリードフレームを介して電気信号により行われてい
る。
る。従来、製品システム基板上には導線等をプリントし
た配線パターンが形成されている。システム基板には複
数の半導体チップが実装されており、これら半導体チッ
プには電気信号を受け渡す電極パッドが形成されてい
る。前記電極パッドはボンディングワイヤによりリード
フレームと電気的に接続されている。そして、前記半導
体チップ、ボンディングワイヤ及びリードフレームの一
端は、モールド樹脂により封止されている。一方リード
フレームの他端は、前記配線パターンに半田付け又は圧
着により接続されている。そして、半導体チップの相互
間における信号の受け渡し（入出力）は、配線パターン
及びリードフレームを介して電気信号により行われてい
る。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、電気信号のＯＮ、ＯＦＦによりデジタ
ル信号を生成し、信号の受け渡しを行っている。このた
め、高周波、高速動作又は低電圧化（２Ｖ）によってノ
イズの影響を受け易いという問題がある。また、電圧の
変動等により誤動作が発生する可能性もある。
半導体装置では、電気信号のＯＮ、ＯＦＦによりデジタ
ル信号を生成し、信号の受け渡しを行っている。このた
め、高周波、高速動作又は低電圧化（２Ｖ）によってノ
イズの影響を受け易いという問題がある。また、電圧の
変動等により誤動作が発生する可能性もある。
【０００４】また、上記従来の半導体装置では、モール
ド樹脂（半導体パッケージ）から突出しているリード部
とシステム基板上の配線パターンとを半田付け又は圧着
により接合し、半導体チップに入出力する信号としては
配線パターンによって伝送する電気信号を用いている。
このため、配線パターン等の伝送素子の物性（銅等の物
性）に多大な影響を受け、信号本来の特性を維持し続け
ることが難しいという問題がある。つまり、隣接する配
線の線間容量等の物性の影響で伝搬信号がなまったり、
振幅が不安定となったり、また、次段の装置が誤動作す
る等といった弊害が生じることがある。
ド樹脂（半導体パッケージ）から突出しているリード部
とシステム基板上の配線パターンとを半田付け又は圧着
により接合し、半導体チップに入出力する信号としては
配線パターンによって伝送する電気信号を用いている。
このため、配線パターン等の伝送素子の物性（銅等の物
性）に多大な影響を受け、信号本来の特性を維持し続け
ることが難しいという問題がある。つまり、隣接する配
線の線間容量等の物性の影響で伝搬信号がなまったり、
振幅が不安定となったり、また、次段の装置が誤動作す
る等といった弊害が生じることがある。
【０００５】特に、半導体装置に入出力するクロック信
号等に関しては、この影響を考慮して回路を設計しなけ
ればならない。また、隣接する信号間の電気的な影響を
無視することができないので、誤動作防止回路や信号の
制御を行う必要もある。また、半導体パッケージから突
出しているリードは、その長さや位置の自由度が少ない
ため、システム基板上の限られた場所にしか接続するこ
とができない。
号等に関しては、この影響を考慮して回路を設計しなけ
ればならない。また、隣接する信号間の電気的な影響を
無視することができないので、誤動作防止回路や信号の
制御を行う必要もある。また、半導体パッケージから突
出しているリードは、その長さや位置の自由度が少ない
ため、システム基板上の限られた場所にしか接続するこ
とができない。
【０００６】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、信号を高速且つ正確に伝
送することが可能な半導体装置を提供することにある。
れたものであり、その目的は、信号を高速且つ正確に伝
送することが可能な半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置は、半導体チップに形成さ
れた、光信号を受ける光源受動素子と、前記光源受動素
子に接続され、前記半導体チップ内に光信号を伝送する
ための光信号伝送手段と、を具備することを特徴とす
る。
に、本発明に係る半導体装置は、半導体チップに形成さ
れた、光信号を受ける光源受動素子と、前記光源受動素
子に接続され、前記半導体チップ内に光信号を伝送する
ための光信号伝送手段と、を具備することを特徴とす
る。
【０００８】この半導体装置では、半導体チップに光源
受動素子を介して光信号伝送手段を接続し、半導体チッ
プ内に入力する信号として光信号を用いている。光信号
は電気信号と比較して振幅の減衰が少なく、伝送速度も
高速なため、正確な信号伝送が可能となり、信号を高速
且つ正確に伝送することが可能となる。また、前記光信
号伝送手段が、例えばガラスファイバーのような光ファ
イバーであることが好ましい。
受動素子を介して光信号伝送手段を接続し、半導体チッ
プ内に入力する信号として光信号を用いている。光信号
は電気信号と比較して振幅の減衰が少なく、伝送速度も
高速なため、正確な信号伝送が可能となり、信号を高速
且つ正確に伝送することが可能となる。また、前記光信
号伝送手段が、例えばガラスファイバーのような光ファ
イバーであることが好ましい。
【０００９】また、前記半導体チップ及び前記光ファイ
バーの一部を封止するパッケージをさらに含むことが好
ましい。また、前記半導体チップが実装基板上に実装さ
れていることが好ましい。また、本発明に係る半導体装
置は、実装基板内に配置された、光信号を伝送するため
の光信号伝送手段と、前記実装基板上に実装された複数
の半導体チップと、当該半導体チップに形成され、前記
光信号伝送手段に接続された光信号を受ける光源受動素
子と、を具備し、前記複数の半導体チップの相互間にお
ける信号の受け渡しを前記光信号伝送手段により行うこ
とを特徴とする。
バーの一部を封止するパッケージをさらに含むことが好
ましい。また、前記半導体チップが実装基板上に実装さ
れていることが好ましい。また、本発明に係る半導体装
置は、実装基板内に配置された、光信号を伝送するため
の光信号伝送手段と、前記実装基板上に実装された複数
の半導体チップと、当該半導体チップに形成され、前記
光信号伝送手段に接続された光信号を受ける光源受動素
子と、を具備し、前記複数の半導体チップの相互間にお
ける信号の受け渡しを前記光信号伝送手段により行うこ
とを特徴とする。
【００１０】さらに、本発明に係る半導体装置は、半導
体チップに形成された、光信号を受ける光源受動素子
と、当該光源受動素子に接続され、前記半導体チップ内
に演算処理装置からの信号を光信号で伝送するための光
信号伝送手段と、を具備することを特徴とする。この半
導体装置では、半導体チップに光源受動素子を介して光
信号伝送手段を接続し、演算処理装置から半導体チップ
内に入力する信号として光信号を用いている。光信号は
電気信号と比較して振幅の減衰が少なく、伝送速度も高
速なため、正確な信号伝送が可能となり、信号を高速且
つ正確に伝送することが可能となる。
体チップに形成された、光信号を受ける光源受動素子
と、当該光源受動素子に接続され、前記半導体チップ内
に演算処理装置からの信号を光信号で伝送するための光
信号伝送手段と、を具備することを特徴とする。この半
導体装置では、半導体チップに光源受動素子を介して光
信号伝送手段を接続し、演算処理装置から半導体チップ
内に入力する信号として光信号を用いている。光信号は
電気信号と比較して振幅の減衰が少なく、伝送速度も高
速なため、正確な信号伝送が可能となり、信号を高速且
つ正確に伝送することが可能となる。
【００１１】特に、前記演算処理装置から半導体チップ
内に入力する信号としてクロック信号を適用すれば、高
精度なクロック信号を半導体チップに伝送することが可
能となり好適である。また、前記光信号伝送手段を、前
記半導体チップが実装された実装基板に埋め込む等、実
装基板内に設けるようにしてもよい。
内に入力する信号としてクロック信号を適用すれば、高
精度なクロック信号を半導体チップに伝送することが可
能となり好適である。また、前記光信号伝送手段を、前
記半導体チップが実装された実装基板に埋め込む等、実
装基板内に設けるようにしてもよい。
【００１２】また、前記実装基板上或いは実装基板内に
発光素子面を構成し、これを前記光信号伝送手段として
用いるようにしてもよい。つまり、例えば実装基板上に
発光素子面を形成し、入力される光信号に応じて実装基
板面全体を発光させるようにしてもよい。このようにす
ることによって、実装基板上における半導体チップの実
装位置を考慮することなく光信号伝送手段を配設するこ
とが可能となる。
発光素子面を構成し、これを前記光信号伝送手段として
用いるようにしてもよい。つまり、例えば実装基板上に
発光素子面を形成し、入力される光信号に応じて実装基
板面全体を発光させるようにしてもよい。このようにす
ることによって、実装基板上における半導体チップの実
装位置を考慮することなく光信号伝送手段を配設するこ
とが可能となる。
【００１３】また、実装基板全体に発光素子面を形成す
るのではなく、前記光信号伝送手段を、格子状に形成し
これを前記実装基板に配設するようにしてもよい。ま
た、このとき、前記光源受動素子を前記半導体チップの
前記実装基板と対向する側に凸状に形成し、前記光源受
動素子を、面状或いは格子状に配設された前記光信号伝
送手段に差し込むことにより前記光源受動素子と前記光
信号伝送手段とを接続するようにしてもよい。このよう
にすることによって、光源受動素子と光信号伝送手段と
を容易確実に接続することが可能となる。
るのではなく、前記光信号伝送手段を、格子状に形成し
これを前記実装基板に配設するようにしてもよい。ま
た、このとき、前記光源受動素子を前記半導体チップの
前記実装基板と対向する側に凸状に形成し、前記光源受
動素子を、面状或いは格子状に配設された前記光信号伝
送手段に差し込むことにより前記光源受動素子と前記光
信号伝送手段とを接続するようにしてもよい。このよう
にすることによって、光源受動素子と光信号伝送手段と
を容易確実に接続することが可能となる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の第１の実
施の形態による半導体装置の一部を示す断面図でる。こ
の半導体装置は半導体チップ１１を有している。半導体
チップ１１には、レーザー（赤外線）等による光信号を
受ける光源受動素子（図示せず）が形成されている。光
源受動素子には、光信号伝送手段として例えば指向性素
子であるガラスファイバー１５の一端が光透過性の接着
剤によって接続されている。光信号伝送手段は、半導体
チップ１１内に光信号を伝送するためのものであり。半
導体チップ１１、光源受動素子及びガラスファイバー１
５の一端は、モールド樹脂１３により封止されている。
施の形態について説明する。図１は、本発明の第１の実
施の形態による半導体装置の一部を示す断面図でる。こ
の半導体装置は半導体チップ１１を有している。半導体
チップ１１には、レーザー（赤外線）等による光信号を
受ける光源受動素子（図示せず）が形成されている。光
源受動素子には、光信号伝送手段として例えば指向性素
子であるガラスファイバー１５の一端が光透過性の接着
剤によって接続されている。光信号伝送手段は、半導体
チップ１１内に光信号を伝送するためのものであり。半
導体チップ１１、光源受動素子及びガラスファイバー１
５の一端は、モールド樹脂１３により封止されている。
【００１５】上記半導体装置においては、ガラスファイ
バー１５から光信号が光源受動素子を介して半導体チッ
プ１１内に導入される。即ち、この光信号は、光源受動
素子によって受け渡され、半導体チップ１１内に導入さ
れる。上記第１の実施の形態によれば、半導体チップ１
１に光源受動素子を介してガラスファイバー１５を接続
し、半導体チップ１１内に入力する信号としてレーザー
光等の光信号を用いている。光信号は電気信号と比較し
て振幅の減衰が少なく、伝送速度も高速なため、正確な
信号伝送が可能となり、光信号伝送手段であるガラスフ
ァイバー１５の物性（伝達物性）の影響をほとんど受け
る事なく、信号を高速且つ正確に伝送することが可能と
なる。
バー１５から光信号が光源受動素子を介して半導体チッ
プ１１内に導入される。即ち、この光信号は、光源受動
素子によって受け渡され、半導体チップ１１内に導入さ
れる。上記第１の実施の形態によれば、半導体チップ１
１に光源受動素子を介してガラスファイバー１５を接続
し、半導体チップ１１内に入力する信号としてレーザー
光等の光信号を用いている。光信号は電気信号と比較し
て振幅の減衰が少なく、伝送速度も高速なため、正確な
信号伝送が可能となり、光信号伝送手段であるガラスフ
ァイバー１５の物性（伝達物性）の影響をほとんど受け
る事なく、信号を高速且つ正確に伝送することが可能と
なる。
【００１６】また、光信号を用いることにより、電気信
号に比べてノイズの影響を受け難く、電圧の変動等によ
る誤動作も発生し難い。また、光信号の場合、伝送素子
であるガラスファイバー１５の物性に影響を受けること
がなく、信号本来の特性を維持し続ける事が容易であ
る。また、光信号では、隣接するガラスファイバー間の
物性の影響で伝送する光信号がなまることがなく、振幅
が不安定となることもない。
号に比べてノイズの影響を受け難く、電圧の変動等によ
る誤動作も発生し難い。また、光信号の場合、伝送素子
であるガラスファイバー１５の物性に影響を受けること
がなく、信号本来の特性を維持し続ける事が容易であ
る。また、光信号では、隣接するガラスファイバー間の
物性の影響で伝送する光信号がなまることがなく、振幅
が不安定となることもない。
【００１７】なお、上記第１の実施の形態では、ガラス
ファイバー１５の一端と光源受動素子とを光透過性の接
着剤によって接続しているが、ガラスファイバーの一端
と光源受動素子とをモールドによる圧着によって接続す
ることも可能である。図２は、本発明の第２の実施の形
態による半導体装置の一部を示す平面図であり、図１に
示す半導体チップ１１が実装基板であるシステム基板に
実装されている様子を示す平面図である。
ファイバー１５の一端と光源受動素子とを光透過性の接
着剤によって接続しているが、ガラスファイバーの一端
と光源受動素子とをモールドによる圧着によって接続す
ることも可能である。図２は、本発明の第２の実施の形
態による半導体装置の一部を示す平面図であり、図１に
示す半導体チップ１１が実装基板であるシステム基板に
実装されている様子を示す平面図である。
【００１８】半導体チップ１１の表面には、複数の電極
パッド２３が形成されており、電極パッド２３の一部
は、ボンディングワイヤ２５によりリード２６〜３０に
電気的に接続されている。また、電極パッド２３の一部
は、光信号伝送手段としてのガラスファイバー１５の一
端に光源受動素子（図示せず）を介して接続されてい
る。半導体チップ１３、ボンディングワイヤ２５、リー
ドの一部及びガラスファイバー１５の一端はモールド樹
脂１３により封止されている。
パッド２３が形成されており、電極パッド２３の一部
は、ボンディングワイヤ２５によりリード２６〜３０に
電気的に接続されている。また、電極パッド２３の一部
は、光信号伝送手段としてのガラスファイバー１５の一
端に光源受動素子（図示せず）を介して接続されてい
る。半導体チップ１３、ボンディングワイヤ２５、リー
ドの一部及びガラスファイバー１５の一端はモールド樹
脂１３により封止されている。
【００１９】また、システム基板２１上には、導線等が
プリントされた配線パターン３６〜３９が形成されてい
る。また、システム基板２１上には、半導体パッケージ
１３が実装されている。この半導体パッケージ１３から
突出しているリード２６〜３０は半田付け又は圧着によ
り配線パターン３６〜３９に接続されている。上記半導
体装置においては、ガラスファイバー１５から光信号が
入力され、半導体チップ１１内で光信号が電気信号に変
化されるようになっている。例えば、光信号が変換され
た電気信号を供給する信号ラインに、光信号ＯＮで電源
からＶ DD電位が供給され、光信号ＯＦＦでＧＮＤから接
地電位が供給されるように構成することも可能である。
プリントされた配線パターン３６〜３９が形成されてい
る。また、システム基板２１上には、半導体パッケージ
１３が実装されている。この半導体パッケージ１３から
突出しているリード２６〜３０は半田付け又は圧着によ
り配線パターン３６〜３９に接続されている。上記半導
体装置においては、ガラスファイバー１５から光信号が
入力され、半導体チップ１１内で光信号が電気信号に変
化されるようになっている。例えば、光信号が変換され
た電気信号を供給する信号ラインに、光信号ＯＮで電源
からＶ DD電位が供給され、光信号ＯＦＦでＧＮＤから接
地電位が供給されるように構成することも可能である。
【００２０】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。また、この
第２の実施の形態では、半導体チップ１１にガラスファ
イバー１５を接続する構成を用いているため、リード部
に比べて配置の自由度を大きくすることができる。つま
り、半導体パッケージ１３から突出しているリードは、
その長さや位置が決まっており、システム基板２１上の
限られた場所の配線パターンにしか接続できない。ま
た、システム基板２１においては、配線パターン３６、
３７の相互の間隔Ｌが一定以上必要である。このため、
リード及び配線パターンのみを用いるのでは、回路構成
が制限される。しかしながら、半導体チップ１１に信号
を供給する手段としてさらにガラスファイバー１５を用
いると、回路構成の自由度を上げることができる。
施の形態と同様の効果を得ることができる。また、この
第２の実施の形態では、半導体チップ１１にガラスファ
イバー１５を接続する構成を用いているため、リード部
に比べて配置の自由度を大きくすることができる。つま
り、半導体パッケージ１３から突出しているリードは、
その長さや位置が決まっており、システム基板２１上の
限られた場所の配線パターンにしか接続できない。ま
た、システム基板２１においては、配線パターン３６、
３７の相互の間隔Ｌが一定以上必要である。このため、
リード及び配線パターンのみを用いるのでは、回路構成
が制限される。しかしながら、半導体チップ１１に信号
を供給する手段としてさらにガラスファイバー１５を用
いると、回路構成の自由度を上げることができる。
【００２１】また、リード（ピン）の相互の間隔も一定
以上必要であるため、ピン数を無制限に増やすことはで
きないので回路構成が制限される。しかしながら、半導
体チップ１１に信号を供給する手段としてさらにガラス
ファイバー１５を用いると、回路構成の自由度を上げる
ことができる。なお、上記第２の実施の形態では、１本
のガラスファイバー１５を半導体チップ１１に接続して
いるが、複数のガラスファイバーを半導体チップに接続
することも可能であり、ガラスファイバーはどこに設置
してもよい。
以上必要であるため、ピン数を無制限に増やすことはで
きないので回路構成が制限される。しかしながら、半導
体チップ１１に信号を供給する手段としてさらにガラス
ファイバー１５を用いると、回路構成の自由度を上げる
ことができる。なお、上記第２の実施の形態では、１本
のガラスファイバー１５を半導体チップ１１に接続して
いるが、複数のガラスファイバーを半導体チップに接続
することも可能であり、ガラスファイバーはどこに設置
してもよい。
【００２２】図３は、本発明の第３の実施の形態による
半導体装置を模式的に示す平面図である。システム基板
４１内には、光信号を伝送する手段として例えば指向性
素子であるガラスファイバー４５〜４７が配置されてい
る。システム基板４１上には複数の半導体チップ４２、
４３が実装されている。半導体チップ４２、４３には、
レーザー（赤外線）等による光信号を受ける光源受動素
子及び光信号を発光する発光素子５１〜５６が形成され
ている。
半導体装置を模式的に示す平面図である。システム基板
４１内には、光信号を伝送する手段として例えば指向性
素子であるガラスファイバー４５〜４７が配置されてい
る。システム基板４１上には複数の半導体チップ４２、
４３が実装されている。半導体チップ４２、４３には、
レーザー（赤外線）等による光信号を受ける光源受動素
子及び光信号を発光する発光素子５１〜５６が形成され
ている。
【００２３】半導体チップの相互間４２、４３は、光源
受動素子及び発光素子５１〜５６を介してガラスファイ
バー４５〜４７によって接続されている。ガラスファイ
バーは導線等の配線と同様に使用するものである。すな
わち、ガラスファイバー４７の一端は光源受動素子５１
を介して半導体チップ４２に接続され、ガラスファイバ
ー４７の他端は発光素子５２を介して半導体チップ４３
に接続され、半導体チップ４３から光源半導体チップ４
２に信号が出力されるようになっている。また、ガラス
ファイバー４６の一端は光源受動素子５３を介して半導
体チップ４２に接続され、ガラスファイバー４６の他端
は発光素子５４を介して半導体チップ４３に接続されて
いる。ガラスファイバー４５の一端は発光素子５５を介
して半導体チップ４２に接続され、ガラスファイバー４
５の他端は光源受動素子５６を介して半導体チップ４３
に接続され、半導体チップ４２から半導体チップ４３に
信号が出力されるようになっている。
受動素子及び発光素子５１〜５６を介してガラスファイ
バー４５〜４７によって接続されている。ガラスファイ
バーは導線等の配線と同様に使用するものである。すな
わち、ガラスファイバー４７の一端は光源受動素子５１
を介して半導体チップ４２に接続され、ガラスファイバ
ー４７の他端は発光素子５２を介して半導体チップ４３
に接続され、半導体チップ４３から光源半導体チップ４
２に信号が出力されるようになっている。また、ガラス
ファイバー４６の一端は光源受動素子５３を介して半導
体チップ４２に接続され、ガラスファイバー４６の他端
は発光素子５４を介して半導体チップ４３に接続されて
いる。ガラスファイバー４５の一端は発光素子５５を介
して半導体チップ４２に接続され、ガラスファイバー４
５の他端は光源受動素子５６を介して半導体チップ４３
に接続され、半導体チップ４２から半導体チップ４３に
信号が出力されるようになっている。
【００２４】上記半導体装置においては、半導体チップ
４２、４３の相互間をガラスファイバー４５〜４７及び
光源受動素子５１〜５６を介して光信号が伝送される。
つまり、光信号は、光源受動素子５１〜５６によって受
け渡され、半導体チップ４２、４３内に導入される。し
たがって、この第３の実施の形態においても上記第１の
実施の形態と同様の効果を得ることができる。
４２、４３の相互間をガラスファイバー４５〜４７及び
光源受動素子５１〜５６を介して光信号が伝送される。
つまり、光信号は、光源受動素子５１〜５６によって受
け渡され、半導体チップ４２、４３内に導入される。し
たがって、この第３の実施の形態においても上記第１の
実施の形態と同様の効果を得ることができる。
【００２５】特に、演算処理装置と記憶装置等との間
で、クロック信号を伝送する場合等には、クロック信号
の位相ずれが生じることがないから好適である。また、
この第３の実施の形態では、システム基板４１内に予め
半導体製品の接続配線材としてガラスファイバー４５〜
４７等の指向性物質で配線を行うため、従来の半導体装
置のようなリード部分が不要となる。したがって、シス
テム基板上において半田接合部分が不要となり、半田不
良による装置の誤動作を防ぐことができる。
で、クロック信号を伝送する場合等には、クロック信号
の位相ずれが生じることがないから好適である。また、
この第３の実施の形態では、システム基板４１内に予め
半導体製品の接続配線材としてガラスファイバー４５〜
４７等の指向性物質で配線を行うため、従来の半導体装
置のようなリード部分が不要となる。したがって、シス
テム基板上において半田接合部分が不要となり、半田不
良による装置の誤動作を防ぐことができる。
【００２６】図４は、本発明の第４の実施の形態による
半導体装置を示す。この第４の実施の形態においては、
システム基板６１は例えばフィルム基板で構成されてい
る。そして、このシステム基板６１内には、光信号伝送
手段としてのガラスファイバー６２が格子状に接続され
て埋め込まれており、ガラスファイバー６２の何れかの
場所において信号を発生させると、その信号がガラスフ
ァイバー６２全域に伝達可能に構成されている。このシ
ステム基板６１は、例えば、システム基板６１を形成す
る際にガラスファイバー６２を埋め込むことにより形成
するようになっている。
半導体装置を示す。この第４の実施の形態においては、
システム基板６１は例えばフィルム基板で構成されてい
る。そして、このシステム基板６１内には、光信号伝送
手段としてのガラスファイバー６２が格子状に接続され
て埋め込まれており、ガラスファイバー６２の何れかの
場所において信号を発生させると、その信号がガラスフ
ァイバー６２全域に伝達可能に構成されている。このシ
ステム基板６１は、例えば、システム基板６１を形成す
る際にガラスファイバー６２を埋め込むことにより形成
するようになっている。
【００２７】そして、このシステム基板６１に実装され
る演算処理装置６３には、クロック信号を送信するため
の発光素子６７が形成され、演算処理装置６３からのク
ロック信号を受信する記憶装置６４、６５等の半導体チ
ップには、レーザー（赤外線）等による光信号を受光す
る光源受動素子６８、６９が形成されている。また、上
述のようにしてガラスファイバー６２が形成されたシス
テム基板６１上の、半導体チップ６３〜６５の実装位置
に、その光源受動素子又は発光素子６７〜６９とガラス
ファイバー６２とが対向するようにコンタクトホール６
１ａが形成されている。そして、前記コンタクトホール
６１ａに光源受動素子及び発光素子６７〜６９を差し込
み、図５に示すように、ガラスファイバー６２に光源受
動素子及び発光素子６７〜６９を圧着させることによっ
て、光源受動素子及び発光素子６７〜６９とガラスファ
イバー６２とを接続するようになっている。
る演算処理装置６３には、クロック信号を送信するため
の発光素子６７が形成され、演算処理装置６３からのク
ロック信号を受信する記憶装置６４、６５等の半導体チ
ップには、レーザー（赤外線）等による光信号を受光す
る光源受動素子６８、６９が形成されている。また、上
述のようにしてガラスファイバー６２が形成されたシス
テム基板６１上の、半導体チップ６３〜６５の実装位置
に、その光源受動素子又は発光素子６７〜６９とガラス
ファイバー６２とが対向するようにコンタクトホール６
１ａが形成されている。そして、前記コンタクトホール
６１ａに光源受動素子及び発光素子６７〜６９を差し込
み、図５に示すように、ガラスファイバー６２に光源受
動素子及び発光素子６７〜６９を圧着させることによっ
て、光源受動素子及び発光素子６７〜６９とガラスファ
イバー６２とを接続するようになっている。
【００２８】これによって、半導体チップ６３〜６５
は、光源受動素子及び発光素子６７〜６９を介してガラ
スファイバー６２に接続される。そして、演算処理装置
である半導体チップ６３からのクロック信号は、その発
光素子６７を介してガラスファイバー６２に伝達され、
半導体チップ６４、６５では、ガラスファイバー６２か
らの信号をその光源受動素子６８、６９で受けるから、
クロック信号はガラスファイバー６２から記憶装置６
４、６５に取り込まれることになる。
は、光源受動素子及び発光素子６７〜６９を介してガラ
スファイバー６２に接続される。そして、演算処理装置
である半導体チップ６３からのクロック信号は、その発
光素子６７を介してガラスファイバー６２に伝達され、
半導体チップ６４、６５では、ガラスファイバー６２か
らの信号をその光源受動素子６８、６９で受けるから、
クロック信号はガラスファイバー６２から記憶装置６
４、６５に取り込まれることになる。
【００２９】なお、クロック信号以外の信号は、例えば
システム基板６１上に配線パターンを形成し、この配線
パターンを介して伝送するようにすればよい。したがっ
て、この場合も上記各実施の形態と同様の効果を得るこ
とができる。また、この半導体装置においては、システ
ム基板６１に格子状にガラスファイバー６２を形成して
いるから、システム基板６１を作成するときに、半導体
チップの配置位置等を考慮してガラスファイバー６２を
埋め込む必要はなく、システム基板６１を容易に作成す
ることができる。
システム基板６１上に配線パターンを形成し、この配線
パターンを介して伝送するようにすればよい。したがっ
て、この場合も上記各実施の形態と同様の効果を得るこ
とができる。また、この半導体装置においては、システ
ム基板６１に格子状にガラスファイバー６２を形成して
いるから、システム基板６１を作成するときに、半導体
チップの配置位置等を考慮してガラスファイバー６２を
埋め込む必要はなく、システム基板６１を容易に作成す
ることができる。
【００３０】また、システム基板６１はフィルム基板で
形成されているから、ある程度折り曲げることも可能で
あり、且つ低コスト化を期待することができる。なお、
上記第４の実施の形態においては、ガラスファイバー６
２をシステム基板６１の全域にわたって形成するように
した場合について説明したが、これに限るものではな
く、例えばシステム基板６１の半導体チップの実装位置
を含む領域等、一部分にのみ形成するようにしてもよ
い。
形成されているから、ある程度折り曲げることも可能で
あり、且つ低コスト化を期待することができる。なお、
上記第４の実施の形態においては、ガラスファイバー６
２をシステム基板６１の全域にわたって形成するように
した場合について説明したが、これに限るものではな
く、例えばシステム基板６１の半導体チップの実装位置
を含む領域等、一部分にのみ形成するようにしてもよ
い。
【００３１】また、格子の間隔を小さくするほど、半導
体チップを実装する際にガラスファイバー６２の位置を
考慮しなくてもよいが、実装する半導体チップの設置間
隔に応じて格子間隔を決定するようにしてもよい。図６
は、本発明の第５の実施の形態による半導体装置を示
す。この第５の実施の形態は、上記第４の実施の形態に
おいてシステム基板６１に代えてシステム基板７１を用
いるようになっている。
体チップを実装する際にガラスファイバー６２の位置を
考慮しなくてもよいが、実装する半導体チップの設置間
隔に応じて格子間隔を決定するようにしてもよい。図６
は、本発明の第５の実施の形態による半導体装置を示
す。この第５の実施の形態は、上記第４の実施の形態に
おいてシステム基板６１に代えてシステム基板７１を用
いるようになっている。
【００３２】この第５の実施の形態におけるシステム基
板７１はフィルム基板で構成され、このシステム基板７
１上には、例えば発光ダイオード等の発光素子で構成さ
れる発光面７２が形成されている。この発光面７２に
は、発光面７２への外部からの光の進入を防止するため
の光阻止膜が形成されている。なお、この発光面７２
は、前記システム基板７１内に形成してもよく、また、
システム基板７１を発光素子で形成し、システム基板７
１を発光面７２として用いるようにしてもよい。
板７１はフィルム基板で構成され、このシステム基板７
１上には、例えば発光ダイオード等の発光素子で構成さ
れる発光面７２が形成されている。この発光面７２に
は、発光面７２への外部からの光の進入を防止するため
の光阻止膜が形成されている。なお、この発光面７２
は、前記システム基板７１内に形成してもよく、また、
システム基板７１を発光素子で形成し、システム基板７
１を発光面７２として用いるようにしてもよい。
【００３３】そして、システム基板７１上の前記半導体
チップ６３〜６５の実装位置には、その光源受動素子又
は発光素子６７〜６９と対向する位置にコンタクトホー
ル７１ａが形成されている。このコンタクトホール７１
ａに光源受動素子及び発光素子６７〜６９を差し込み、
発光面７２に光源受動素子及び発光素子６７〜６９を圧
着させることによって、光源受動素子及び発光素子６７
〜６９と発光面７２とを接続する。
チップ６３〜６５の実装位置には、その光源受動素子又
は発光素子６７〜６９と対向する位置にコンタクトホー
ル７１ａが形成されている。このコンタクトホール７１
ａに光源受動素子及び発光素子６７〜６９を差し込み、
発光面７２に光源受動素子及び発光素子６７〜６９を圧
着させることによって、光源受動素子及び発光素子６７
〜６９と発光面７２とを接続する。
【００３４】これによって、半導体チップ６３〜６５
は、光源受動素子及び発光素子６７〜６９を介して発光
面７２に接続される。そして、演算処理装置である半導
体チップ６３からのクロック信号は、その発光素子６７
を介して発光面７２に伝達され、発光面７２からの信号
を半導体チップ６４、６５の光源受動素子６８、６９で
受けるから、クロック信号は発光面７２から記憶装置６
４、６５に取り込まれることになる。
は、光源受動素子及び発光素子６７〜６９を介して発光
面７２に接続される。そして、演算処理装置である半導
体チップ６３からのクロック信号は、その発光素子６７
を介して発光面７２に伝達され、発光面７２からの信号
を半導体チップ６４、６５の光源受動素子６８、６９で
受けるから、クロック信号は発光面７２から記憶装置６
４、６５に取り込まれることになる。
【００３５】なお、クロック信号以外の信号は、システ
ム基板７１上、或いはシステム基板７１の上に発光面７
２が形成されているならば発光面７２上に配線パターン
を形成し、この配線パターンを介して伝送するようにす
ればよい。したがって、この場合も上記第４の実施の形
態と同様の効果を得ることができる。また、この半導体
装置においては、システム基板７１全域に発光面７２が
形成されているから、システム基板７１に半導体チップ
を実装する場合であっても、ガラスファイバーを配設し
た場合のようにその配設位置を考慮する必要はない。
ム基板７１上、或いはシステム基板７１の上に発光面７
２が形成されているならば発光面７２上に配線パターン
を形成し、この配線パターンを介して伝送するようにす
ればよい。したがって、この場合も上記第４の実施の形
態と同様の効果を得ることができる。また、この半導体
装置においては、システム基板７１全域に発光面７２が
形成されているから、システム基板７１に半導体チップ
を実装する場合であっても、ガラスファイバーを配設し
た場合のようにその配設位置を考慮する必要はない。
【００３６】なお、上記第５の実施の形態においては、
発光面７２をシステム基板７１の全域にわたって形成す
るようにした場合について説明したが、これに限るもの
ではなく、例えばシステム基板７１の半導体チップの実
装位置を含む領域等、一部分にのみ形成するようにして
もよい。また、例えば発光面７２を複数積層し、各層毎
に信号を割り当てて、クロック信号だけでなく、例えば
イネーブル信号等といった他の信号をも伝送するように
してもよい。この場合には、例えば発光面間にも光阻止
膜を形成し、外部からの光信号だけでなく、他の発光面
における光信号が進入しないようにすればよい。また、
各光源受動素子及び発光素子を、それぞれ対応する発光
面にのみ信号を伝達し、また対応する発光面のみから信
号を受けるようにし、対応しない発光面に対しては光信
号を伝達せず、また光信号を受けないように形成すれば
よい。
発光面７２をシステム基板７１の全域にわたって形成す
るようにした場合について説明したが、これに限るもの
ではなく、例えばシステム基板７１の半導体チップの実
装位置を含む領域等、一部分にのみ形成するようにして
もよい。また、例えば発光面７２を複数積層し、各層毎
に信号を割り当てて、クロック信号だけでなく、例えば
イネーブル信号等といった他の信号をも伝送するように
してもよい。この場合には、例えば発光面間にも光阻止
膜を形成し、外部からの光信号だけでなく、他の発光面
における光信号が進入しないようにすればよい。また、
各光源受動素子及び発光素子を、それぞれ対応する発光
面にのみ信号を伝達し、また対応する発光面のみから信
号を受けるようにし、対応しない発光面に対しては光信
号を伝達せず、また光信号を受けないように形成すれば
よい。
【００３７】なお、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
ず、種々変更して実施することが可能である。
【００３８】
【発明の効果】以上説明したように本発明によれば、半
導体チップに光源受動素子を介して光信号伝送手段を接
続し、半導体チップ内に入力する信号として光信号を用
いるようにしたから、信号を高速且つ正確に伝送するこ
とが可能な半導体装置を提供することができる。
導体チップに光源受動素子を介して光信号伝送手段を接
続し、半導体チップ内に入力する信号として光信号を用
いるようにしたから、信号を高速且つ正確に伝送するこ
とが可能な半導体装置を提供することができる。
【００３９】また、演算処理装置から半導体チップへ入
力する信号を光信号として送信するようにしたから、特
にクロック信号を伝送する場合等には、クロック信号の
位相ずれを回避し、高精度にクロック信号を伝送するこ
とができる。また、実装基板に格子状に光信号伝送手段
を形成したり、或いは実装基板に発光素子面を形成しこ
れを光信号伝送手段として用いることにより、実装基板
上における半導体チップの実装位置を考慮することなく
光信号伝送手段を配設することができる。
力する信号を光信号として送信するようにしたから、特
にクロック信号を伝送する場合等には、クロック信号の
位相ずれを回避し、高精度にクロック信号を伝送するこ
とができる。また、実装基板に格子状に光信号伝送手段
を形成したり、或いは実装基板に発光素子面を形成しこ
れを光信号伝送手段として用いることにより、実装基板
上における半導体チップの実装位置を考慮することなく
光信号伝送手段を配設することができる。
【００４０】また、このとき、前記光源受動素子を前記
半導体チップの前記実装基板と対向する側に凸状に形成
し、前記光源受動素子を、前記光信号伝送手段に差し込
むことにより前記光源受動素子と前記光信号伝送手段と
を接続するようにすれば、光源受動素子と光信号伝送手
段とを容易確実に接続することができる。
半導体チップの前記実装基板と対向する側に凸状に形成
し、前記光源受動素子を、前記光信号伝送手段に差し込
むことにより前記光源受動素子と前記光信号伝送手段と
を接続するようにすれば、光源受動素子と光信号伝送手
段とを容易確実に接続することができる。
【図１】本発明の第１の実施の形態による半導体装置の
一部を示す断面図である。
一部を示す断面図である。
【図２】本発明の第２の実施の形態による半導体装置の
一部を示す平面図である。
一部を示す平面図である。
【図３】本発明の第３の実施の形態による半導体装置を
模式的に示す平面図である。
模式的に示す平面図である。
【図４】本発明の第４の実施の形態による半導体装置を
模式的に示す平面図である。
模式的に示す平面図である。
【図５】発光素子又は光源受動素子とガラスファイバー
との接続方法を示す説明図である。
との接続方法を示す説明図である。
【図６】本発明の第５の実施の形態による半導体装置を
模式的に示す平面図である。
模式的に示す平面図である。
１１ 半導体チップ １３ モールド樹脂（半導体パッケージ） １５ ガラスファイバー ２１ システム基板 ２３ 電極パッド ２５ ボンディングワイヤ ２６〜３０ リード ３６〜３９ 配線パターン ４１ システム基板 ４２、４３ 半導体チップ ４５〜４７ ガラスファイバー ５１〜５６ 光源受動素子
Claims (11)
- 【請求項１】 半導体チップに形成された、光信号を受
ける光源受動素子と、 前記光源受動素子に接続され、前記半導体チップ内に光
信号を伝送するための光信号伝送手段と、 を具備することを特徴とする半導体装置。 - 【請求項２】 前記光信号伝送手段が、光ファイバーで
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体チップ及び前記光ファイバー
の一部を封止するパッケージをさらに含むことを特徴と
する請求項２記載の半導体装置。 - 【請求項４】 前記半導体チップが実装基板上に実装さ
れていることを特徴とする請求項１乃至３の何れかに記
載の半導体装置。 - 【請求項５】 実装基板内に配置された、光信号を伝送
するための光信号伝送手段と、 前記実装基板上に実装された複数の半導体チップと、 当該半導体チップに形成され、前記光信号伝送手段に接
続された光信号を受ける光源受動素子と、 を具備し、 前記複数の半導体チップの相互間における信号の受け渡
しを前記光信号伝送手段により行うことを特徴とする半
導体装置。 - 【請求項６】 半導体チップに形成された、光信号を受
ける光源受動素子と、 当該光源受動素子に接続され、前記半導体チップ内に演
算処理装置からの信号を光信号で伝送するための光信号
伝送手段と、 を具備することを特徴とする半導体装置。 - 【請求項７】 前記信号はクロック信号であることを特
徴とする請求項６記載の半導体装置。 - 【請求項８】 前記光信号伝送手段は、前記半導体チッ
プが実装された実装基板内に設けられていることを特徴
とする請求項６又は７記載の半導体装置。 - 【請求項９】 前記光信号伝送手段は、前記実装基板に
形成された発光素子面であることを特徴とする請求項６
乃至８の何れかに記載の半導体装置。 - 【請求項１０】 前記光信号伝送手段は、格子状に形成
されて前記実装基板に配設されていることを特徴とする
請求項６乃至８の何れかに記載の半導体装置。 - 【請求項１１】 前記光源受動素子は前記半導体チップ
の前記実装基板と対向する側に凸状に形成され、前記光
源受動素子を前記光信号伝送手段に差し込むことにより
前記光源受動素子と前記光信号伝送手段とを接続するよ
うになっていることを特徴とする請求項８乃至１０の何
れかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243735A JP2001148485A (ja) | 1999-09-06 | 2000-08-11 | 半導体装置 |
| US09/654,550 US6713755B1 (en) | 1999-09-06 | 2000-09-01 | Semiconductor device including a light-receiving element and an optical transfer device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25225299 | 1999-09-06 | ||
| JP11-252252 | 1999-09-06 | ||
| JP2000243735A JP2001148485A (ja) | 1999-09-06 | 2000-08-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001148485A true JP2001148485A (ja) | 2001-05-29 |
Family
ID=26540627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243735A Withdrawn JP2001148485A (ja) | 1999-09-06 | 2000-08-11 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6713755B1 (ja) |
| JP (1) | JP2001148485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9962534B2 (en) | 2013-03-15 | 2018-05-08 | Corium International, Inc. | Microarray for delivery of therapeutic agent, methods of use, and methods of making |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9531645B2 (en) | 2014-07-29 | 2016-12-27 | Mellanox Technologies Ltd. | Cable backplane |
| US10365445B2 (en) | 2017-04-24 | 2019-07-30 | Mellanox Technologies, Ltd. | Optical modules integrated into an IC package of a network switch having electrical connections extend on different planes |
| US10116074B1 (en) | 2017-04-30 | 2018-10-30 | Mellanox Technologies, Ltd. | Graded midplane |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5009476A (en) * | 1984-01-16 | 1991-04-23 | Texas Instruments Incorporated | Semiconductor layer with optical communication between chips disposed therein |
| US5159700A (en) * | 1984-01-16 | 1992-10-27 | Texas Instruments Incorporated | Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates |
| JPH0734483B2 (ja) | 1987-03-25 | 1995-04-12 | 日本電気株式会社 | 半導体装置 |
| JPS649667A (en) | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPH03142866A (ja) | 1989-10-27 | 1991-06-18 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5834841A (en) * | 1990-09-28 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor device enabling temperature control in the chip thereof |
| US5119451A (en) * | 1990-12-31 | 1992-06-02 | Texas Instruments Incorporated | Optical waveguides as interconnects from integrated circuit to integrated circuit and packaging method using same |
| US5250816A (en) * | 1991-04-08 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Multichip system and method of supplying clock signal therefor |
| US5442475A (en) * | 1991-07-15 | 1995-08-15 | Cray Research, Inc. | Optical clock distribution method and apparatus |
| US5199087A (en) * | 1991-12-31 | 1993-03-30 | Texas Instruments Incorporated | Optoelectronic integrated circuit for transmitting optical and electrical signals and method of forming same |
| US5371822A (en) * | 1992-06-09 | 1994-12-06 | Digital Equipment Corporation | Method of packaging and assembling opto-electronic integrated circuits |
| WO1994006052A1 (en) * | 1992-09-10 | 1994-03-17 | Fujitsu Limited | Optical circuit system and its constituents |
| JPH07131063A (ja) | 1993-11-01 | 1995-05-19 | Nec Corp | マルチチップモジュール |
| US6259840B1 (en) * | 1999-03-31 | 2001-07-10 | International Business Machines Corporation | Printed circuit board having fluid-linked optical pathways for coupling surface mounted optoelectric semiconductor devices |
-
2000
- 2000-08-11 JP JP2000243735A patent/JP2001148485A/ja not_active Withdrawn
- 2000-09-01 US US09/654,550 patent/US6713755B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9962534B2 (en) | 2013-03-15 | 2018-05-08 | Corium International, Inc. | Microarray for delivery of therapeutic agent, methods of use, and methods of making |
Also Published As
| Publication number | Publication date |
|---|---|
| US6713755B1 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590152B1 (en) | Electromagnetic shield cap and infrared data communication module | |
| US6831301B2 (en) | Method and system for electrically coupling a chip to chip package | |
| US6940155B2 (en) | IC package, optical transmitter, and optical receiver | |
| US20050056851A1 (en) | Optoelectronic component and optoelectronic arrangement with an optoelectronic component | |
| US6707148B1 (en) | Bumped integrated circuits for optical applications | |
| US20020126456A1 (en) | Optical data link | |
| JP7063695B2 (ja) | 光モジュール | |
| US6759753B2 (en) | Multi-chip package | |
| JP3014045B2 (ja) | 光信号交換手段を備えた半導体装置 | |
| JPH1050734A (ja) | チップ型半導体 | |
| US8008761B2 (en) | Optical semiconductor apparatus | |
| JP2001148485A (ja) | 半導体装置 | |
| JP2000277814A (ja) | 光通信モジュール | |
| KR100632469B1 (ko) | 반도체 칩 패키지 | |
| JP2011091295A (ja) | 光データリンク | |
| KR20090044483A (ko) | 반도체 패키지 | |
| KR20040063784A (ko) | 반도체장치 | |
| JP2005165165A (ja) | レセプタクル及びレセプタクルの製造方法 | |
| KR101210351B1 (ko) | 반도체 칩 모듈 및 반도체 패키지 | |
| JP4127652B2 (ja) | 光モジュール | |
| JP2001015793A (ja) | 光送受信モジュール | |
| JP4801339B2 (ja) | 光通信モジュール | |
| KR100381844B1 (ko) | 반도체패키지용써킷테이프 | |
| KR20010041051A (ko) | 데이터 캐리어 및 이를 구비한 장치 | |
| JPH06343058A (ja) | 光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060119 |